DE4130374A1

DE4130374A1 - Digital circuit for division and multiplication - combines division and multiplier circuits with control stage providing shift signals.

Info

Publication number: DE4130374A1
Application number: DE19914130374
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-09-12
Filing date: 1991-09-12
Publication date: 1993-03-18

Abstract

A digital electron circuit is used for the multiplication and division of two numbers (X1, X2) coded in 5211 weighted code. The inputs are received by bidirectional shift registers (1, 2) that have outputs connected to adder circuitry (3) coupled to a gating circuit (4). The outputs are received by a bidirectional register (5). The multiplication and division process is controlled by a circuit that provides the control inputs for operation of the shift registers. ADVANTAGE - Simplified arrangement for division and multiplication.

Description

Gegenstand der Erfindung ist eine serielle Multiplizier- Dividierschaltung, welche von der Multiplizierschaltung nach P 41 00 015.3 und der Dividierschaltung nach P 41 04 099.6 abgeleitet ist.The invention relates to a serial multiplier Divider circuit, which of the multiplier circuit according to P 41 00 015.3 and the dividing circuit according to P 41 04 099.6 is derived.

Diese serielle Multiplizier-Dividierschaltung ist ohne Haupt-Steuerwerk und ohne Komma-Steuerwerk in Fig. 1 und 5 dargestellt. In Fig. 2 ist die umschaltbare Tetraden- Schaltung 3 dargestellt, welche von Addition auf Subtrak tion und von Subtraktion auf Addition umschaltbar ist. In Fig. 3 ist die Spezial-Neuner-Komplementschaltung 23 dar gestellt. In Fig. 4 ist der duale Voll-Addierer 21 darge stellt. In Fig. 6 ist die Umcodierschaltung 11 dargestellt, welche die Dezimalziffern vom 5211-Code in den Zahl-Code umcodiert. In Fig. 7 ist die Ziffern-Eingabeschaltung 8 dargestellt. In Fig. 8a bis 8c ist das Haupt-Steuerwerk 9 dargestellt. In Fig. 9 ist die Schaltung 16 dargestellt. In Fig. 10 ist die Schaltung 26 dargestellt. In Fig. 11 ist die Schaltung 24 dargestellt. In Fig. 12 ist die Start- Schaltung 15 dargestellt. In Fig. 13 ist die Schaltung 10 dargestellt. In Fig. 14 ist die Impuls-Schaltung 17 darge stellt. In Fig. 15 ist das Komma-Steuerwerk 18 dargestellt.This serial multiplier-divider circuit is shown in FIGS. 1 and 5 without a main control unit and without a comma control unit. In Fig. 2, the switchable tetrad circuit 3 is shown, which is switchable from addition to subtraction and from subtraction to addition. In Fig. 3, the special nine complement circuit 23 is provided. In Fig. 4 the dual full adder 21 is Darge presents. In FIG. 6, the Umcodierschaltung 11 is shown, which re-coded decimal digits from the 5211 code in the number code. In Fig. 7 the digit input circuit 8 is shown. The main control unit 9 is shown in FIGS. 8a to 8c. Circuit 16 is shown in FIG . In Fig. 10, the circuit 26 is shown. Circuit 24 is shown in FIG . The starting circuit 15 is shown in FIG . The circuit 10 is shown in FIG . In Fig. 14, the pulse circuit 17 is Darge provides. In Fig. 15, the point control unit 18 is illustrated.

Diese serielle Multiplizier-Dividierschaltung besteht aus dem Zwei-Richtungs-Schieberegister 1, in welchem sich bei Multiplikation die Produktzahl bildet und bei Division der Dividend befindet und dem Zwei-Richtungs-Schieberegister 2, in welchem sich bei Multiplikation der Multiplikand befin det und bei Division der Divisor befindet. An weiteren Tei len besteht diese Multiplizier-Dividierschaltung aus der umschaltbaren Tetraden-Schaltung 3 und der doppelten Tor- Schaltung 4 und dem Zwei-Richtungs-Schieberegister 5, in welchem am Ende einer Multiplikation die Produktzahl gespei chert ist und zuvor der fertige Teil der Produktzahl ge speichert ist und bei Division der Quotient gespeichert wird. An weiteren Teilen besteht diese serielle Multipli zier-Dividierschaltung aus der Schaltung 10, in welcher die Quotienten-Ziffern gebildet werden und der Ziffern-Eingabe- Schaltung 8 und dem Haupt-Steuerwerk 9, bestehend aus den Teil-Schaltungen 9a bis 9c. An weiteren Teilen besteht diese Multiplizier-Dividierschaltung aus dem Komma-Steuer werk 18.This serial multiplier-divider circuit consists of the two-way shift register 1 , in which the product number is formed when multiplying and the dividend is when dividing, and the two-way shift register 2 , in which the multiplicand is when multiplying and when dividing the divisor is located. At further parts, this multiplier-divider circuit consists of the switchable tetrad circuit 3 and the double gate circuit 4 and the two-direction shift register 5 , in which, at the end of a multiplication, the product number is stored and previously the finished part of the product number is saved and the division is saved when dividing. In other parts, this serial multiplication dividing circuit consists of the circuit 10 , in which the quotient digits are formed and the digit input circuit 8 and the main control unit 9 , consisting of the sub-circuits 9 a to 9 c. In other parts, this multiplier-divider circuit consists of the comma control unit 18 .

Eine Tetraden-Schaltung 3 (Fig. 2) besteht aus 2 Und- Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 2 Oderschaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 7 mit je 2 Ein gängen und der Und-Schaltung 8 und der Oder-Schaltung 9 und 2 Und-Schaltungen 10 mit je 2 Eingängen und der Negier- Schaltung 11 und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Und-Schaltung 14 und der Oder-Schaltung 15 und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und 2 dualen Voll-Addierern 21 und 22 und der Spezial-Neuner-Komplementschaltung 23. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlen werten (Ziffern 5211) gekennzeichnet. Der Übertrag-Ein gang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.A tetrad circuit 3 ( Fig. 2) consists of 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 and 2 AND circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND Circuits 6 with 2 inputs and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 and the OR circuit 9 and 2 AND circuits 10 with 2 inputs each and the negation circuit 11 and 3 AND Circuits 12 with 2 inputs each and the negation circuit 13 and the AND circuit 14 and the OR circuit 15 and the OR circuits 16 and 17 with 3 inputs each and 2 dual full adders 21 and 22 and the special nine -Complement circuit 23 . Inputs A and B and outputs C are marked with the associated numerical values (numbers 5211). The carry input has the designation x. The carry output is called y.

Die Spezial-Neuner-Komplementschaltung 23 (Fig. 3) besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder-Schaltungen 63 mit je 2 Eingängen und der Negier-Schaltung 64 und den zugehörigen Leitungen.The special nine-complement circuit 23 ( FIG. 3) consists of 4 negation circuits 61 and 8 AND circuits 62 , each with 2 inputs and 4 OR circuits 63 , each with 2 inputs, and the negation circuit 64 and the associated lines.

Der duale Voll-Addierer 21 (Fig. 4) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zugehörigen Leitungen. Die Eingänge haben die Bezeich nungen x und k und l. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n.The dual full adder 21 ( FIG. 4) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negation circuits 53 and the associated lines. The inputs have the designations x and k and l. The output has the designation m and the carry output has the designation n.

Die Umcodier-Schaltung 11 (Fig. 6) codiert die Multipli katorziffern vom 5211-Code in den Zähl-Code um und besteht aus der Und-Schaltung 1 mit 2 Eingängen und der Oder- Schaltung 2 mit 2 Eingängen und 4 Und-Schaltungen 3 mit je 2 Eingängen und 4 Oder-Schaltungen 4 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge A sind mit den Ziffern 5211 gekennzeichnet. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.The recoding circuit 11 ( FIG. 6) encodes the multiplicator numbers from the 5211 code into the counting code and consists of the AND circuit 1 with 2 inputs and the OR circuit 2 with 2 inputs and 4 AND circuits 3 with 2 inputs each and 4 OR circuits 4 with 2 inputs each and the associated lines. Inputs A are marked with the numbers 5211. The outputs are marked with the numbers 1 to 9.

Die Ziffern-Eingabeschaltung 8 (Fig. 7) besteht aus 11 Tippschaltern 20 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder- Schaltung 4 mit 5 Eingängen und 2 Oder-Schaltungen 5 mit je 4 Eingängen und der Oder-Schaltung 6 mit 8 Eingängen und den Tor-Schaltungen 7 bis 9, bestehend aus je 4 Und-Schalt ungen mit je 2 Eingängen und 3 Potential-Speicher-Flip- Flops 11 bis 13 und 5 Und-Schaltungen 14 bis 18 mit je 2 Eingängen und den zugehörigen Leitungen. Die Tipp-Schalter 20 sind mit den zugehörigen Ziffern gekennzeichnet. Der Tipp-Schalter für die Eingabe eines Punktes hat die Be zeichnung P.The digit input circuit 8 ( Fig. 7) consists of 11 touch switches 20 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 4 with 5 inputs and 2 OR circuits 5 each 4 inputs and the OR circuit 6 with 8 inputs and the gate circuits 7 to 9 , each consisting of 4 AND circuits with 2 inputs each and 3 potential memory flip-flops 11 to 13 and 5 AND circuits 14 to 18 with 2 inputs each and the associated lines. The tip switches 20 are identified with the associated digits. The tip switch for entering a point is labeled P.

Der Abschnitt 9a des Haupt-Steuerwerks 9 (Fig. 8a) be steht aus der Schaltung 16 und den Start-Schaltungen 15a und 15b und den Potential-Speicher-Flip-Flops 1 und 2 und der Verzögerungs-Schaltung 3 und 4 Tipp-Schaltern 4 und den Und-Schaltungen 5 und 7 und 8 mit je 2 Eingängen und den Oder-Schaltungen 10 und 11 mit je 2 Eingängen und der Ne gier-Schaltung 14 und den zugehörigen Leitungen.Section 9 a of the main control unit 9 ( FIG. 8 a) consists of the circuit 16 and the start circuits 15 a and 15 b and the potential memory flip-flops 1 and 2 and the delay circuit 3 and 4 Tip switches 4 and the AND circuits 5 and 7 and 8 with 2 inputs each and the OR circuits 10 and 11 with 2 inputs each and the Neier circuit 14 and the associated lines.

Der Abschnitt 9b des Haupt-Steuerwerks 9 (Fig. 8b) be steht aus der Schaltung 24 und der Impuls-Schaltung 25 und dem Impuls-Zähler 26 und 2 Potential-Speicher-Flip-Flops 1 und 2 und 8 Und-Schaltungen 3 bis 10 mit je 2 Eingängen und der Und-Schaltung 12 mit 3 Eingängen und der Oder- Schaltung 13 mit 2 Eingängen und der Oder-Schaltung 14 mit 4 Eingängen und der Negier-Schaltung 15 und den zugehörigen Leitungen. Das Multiplikator-Schieberegister hat die Nummer 6 und ist auch ein Zwei-Richtungs-Schieberegister.Section 9 b of the main control unit 9 ( FIG. 8 b) consists of the circuit 24 and the pulse circuit 25 and the pulse counter 26 and 2 potential memory flip-flops 1 and 2 and 8 AND circuits 3 to 10 with 2 inputs each and the AND circuit 12 with 3 inputs and the OR circuit 13 with 2 inputs and the OR circuit 14 with 4 inputs and the negation circuit 15 and the associated lines. The multiplier shift register is number 6 and is also a two-way shift register.

Der Abschnitt 9c des Haupt-Steuerwerks 9 (Fig. 8c) be steht aus der Impuls-Schaltung 28 und dem Impuls-Zähler 29 und 4 Potential-Speicher-Flip-Flops 1 bis 4 und 9 Und- Schaltungen 5 bis 13 mit je 2 Eingängen und 2 Und-Schalt ungen 14 und 15 mit je 3 Eingängen und 2 Oder-Schaltungen 16 und 17 mit je 2 Eingängen und 3 Negier-Schaltungen 18 bis 20 und den zugehörigen Leitungen.The section 9 c of the main control unit 9 ( Fig. 8c) consists of the pulse circuit 28 and the pulse counter 29 and 4 potential memory flip-flops 1 to 4 and 9 AND circuits 5 to 13 each 2 inputs and 2 AND circuits 14 and 15 with 3 inputs each and 2 OR circuits 16 and 17 with 2 inputs and 3 negation circuits 18 to 20 and the associated lines.

Die Schaltung 16 (Fig. 9) ist eine Spezial-Schaltung, wel che entweder für den Dividenden oder für den Divisor die erforderlichen Nach-Takte (Verschiebung nach links) liefert und besteht aus 8 einfachen Flip-Flops 1 bis 8 und 14 Und- Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 13 und 4 Und-Schaltungen 14 mit je 2 Eingängen und 2 Und- Schaltungen 15 mit je 2 Eingängen und 2 Negier-Schaltungen 16 und 2 Oder-Schaltungen 17 mit je 2 Eingängen und der Verzögerungs-Schaltung 18 und den Und-Schaltungen 19 und 20 und der Negier-Schaltung 21 und der Oder-Schaltung 22 mit 4 Eingängen und den zugehörigen Leitungen. Die Impuls-Ein gänge haben die Bezeichnungen a und b und die Impuls-Aus gänge die Bezeichnungen d und e. Der Zusatz-Impuls-Eingang hat die Bezeichnung c und der Rückstell-Eingang die Be zeichnung r.The circuit 16 ( FIG. 9) is a special circuit which provides the necessary post-clocks (shift to the left) either for the dividend or for the divisor and consists of 8 simple flip-flops 1 to 8 and 14 Circuits 11 with 2 inputs and 4 AND circuits 12 with 2 inputs each and the further simple flip-flop 13 and 4 AND circuits 14 with 2 inputs and 2 AND circuits 15 with 2 inputs and 2 negating circuits 16 and 2 OR circuits 17 with 2 inputs each and the delay circuit 18 and the AND circuits 19 and 20 and the negation circuit 21 and the OR circuit 22 with 4 inputs and the associated lines. The pulse inputs have the designations a and b and the pulse outputs have the designations d and e. The additional pulse input has the designation c and the reset input has the designation r.

Die Schaltung 26 (Fig. 10) wird mit der Anzahl der Multi plikator-Ziffern programmiert und schaltet den Multiplika tions-Ablauf ab, wenn die letzte Multiplikatorziffer ver arbeitet ist. Diese Schaltung 26 besteht aus 8 einfachen Flip-Flops 1 bis 8 und 2 weiteren einfachen Flip-Flops 9 und 10 und 14 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schalt ung 13 mit 4 Eingängen und der Und-Schaltung 14 und der Negier-Schaltung 15 und 4 Und-Schaltungen 17 mit je 2 Ein gängen und 2 Und-Schaltungen 18 mit je 2 Eingängen und 2 Negier-Schaltungen 19 und der Oder-Schaltung 20 mit 2 Ein gängen und den zugehörigen Leitungen. Die Impuls-Eingänge haben die Bezeichnung a und b. Der Ausgang hat die Be zeichnung lh. Der Rückstell-Eingang hat die Bezeichnung r.The circuit 26 ( FIG. 10) is programmed with the number of multiplicator digits and switches off the multiplication sequence when the last multiplier digit has been processed. This circuit 26 consists of 8 simple flip-flops 1 to 8 and 2 further simple flip-flops 9 and 10 and 14 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the AND circuit 14 and the negation circuit 15 and 4 AND circuits 17 each with 2 inputs and 2 AND circuits 18 each with 2 inputs and 2 negation circuits 19 and the OR circuit 20 with 2 Inputs and the associated lines. The pulse inputs are labeled a and b. The exit has the designation lh. The reset input has the designation r.

Die Schaltung 24 (Fig. 11) besteht aus der Umcodier- Schaltung 11 und dem Impuls-Zähler 17 und 9 Und-Schalt ungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 9 Eingängen und den zugehörigen Leitungen.The circuit 24 ( Fig. 11) consists of the recoding circuit 11 and the pulse counter 17 and 9 AND circuits 1 with 2 inputs each and the OR circuit 2 with 9 inputs and the associated lines.

Eine Start-Schaltung 15 (Fig. 12) besteht aus 3 einfachen Flip-Flops 1 bis 3 und 2 Und-Schaltungen 4 und 5 mit je 2 Eingängen und der Oder-Schaltung 6 mit 2 Eingängen und der Negier-Schaltung 7 und den zugehörigen Leitungen.A start circuit 15 ( FIG. 12) consists of 3 simple flip-flops 1 to 3 and 2 AND circuits 4 and 5 with 2 inputs each and the OR circuit 6 with 2 inputs and the negation circuit 7 and the associated ones Cables.

Die Schaltung 10 (Fig. 13) liefert die Ziffern der Divi sions-Ergebniszahl und besteht aus den Teil-Schaltungen 10a bis 10c. Die Teilschaltung 10a besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Ein gängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und den zugehörigen Leit ungen. Die Teil-Schaltung 10b besteht aus dem einfachen Flip-Flop 14 und 4 Und-Schaltungen 15 mit je 2 Eingängen und 2 Negier-Schaltungen 16. Die Teil-Schaltung 10c be steht aus der Oder-Schaltung 17 mit 8 Eingängen und den Oder-Schaltungen 18 und 19 mit je 4 Eingängen und der Oder- Schaltung 20 mit 5 Eingängen und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung h. Der Rückstell- Eingang hat die Bezeichnung g.The circuit 10 ( Fig. 13) provides the digits of the division result number and consists of the sub-circuits 10 a to 10 c. The subcircuit 10 a consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 each with 2 inputs and 8 AND circuits 12 each with 2 inputs and the OR circuit 13 with 5 inputs and the associated lines. The sub-circuit 10 b consists of the simple flip-flop 14 and 4 AND circuits 15 , each with 2 inputs and 2 negating circuits 16 . The sub-circuit 10 c consists of the OR circuit 17 with 8 inputs and the OR circuits 18 and 19 with 4 inputs each and the OR circuit 20 with 5 inputs and the associated lines. The pulse input has the designation h. The reset input has the designation g.

Der Impuls-Zähler 17 (Fig. 14) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Ein gängen und 9 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und den Oder-Schaltungen 14 und 15 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 17 und 2 Und-Schaltungen 18 und 2 Und-Schaltungen 19 mit je 2 Eingängen und 2 Negier-Schaltungen 20 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeich nung a. Der Rückstell-Eingang auf den Zählerstand 0 hat die Bezeichnung r0. Der Rückstell-Eingang auf den Zähler stand 1 hat die Bezeichnung r1.The pulse counter 17 ( Fig. 14) consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 with 2 inputs and 9 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the OR circuits 14 and 15 each with 2 inputs and the further simple flip-flop 17 and 2 AND circuits 18 and 2 AND circuits 19 each with 2 inputs and 2 negation circuits 20 and the associated lines. The pulse input has the designation a. The reset input to counter reading 0 has the designation r 0 . The reset input to counter level 1 has the designation r 1 .

Das Komma-Steuerwerk 18 (Fig. 15) besteht aus 4 Potential- Speicher-Flip-Flops 1 bis 4 und 8 Und-Schaltungen 5 bis 12 mit je 2 Eingängen und 6 Oder-Schaltungen 14 bis 19 mit je 2 Eingängen und 4 Oder-Schaltungen 21 bis 24 mit je 3 Ein gängen und den zugehörigen Leitungen. Die Ausgänge sind mit den Ziffern 1 bis 10 gekennzeichnet.The comma control unit 18 ( FIG. 15) consists of 4 potential memory flip-flops 1 to 4 and 8 AND circuits 5 to 12 , each with 2 inputs and 6 OR circuits 14 to 19 , each with 2 inputs and 4 OR -Circuits 21 to 24 with 3 inputs each and the associated lines. The outputs are marked with the numbers 1 to 10.

Entsprechend Fig. 1 besteht diese serielle Multiplizier- Dividierschaltung außerdem aus der Tor-Schaltung 19, welche bei H-Potential-Ansteuerung leitend ist und dem Übertrag speicher 3b und der Negier-Schaltung 51 und der Und-Schalt ung 52 und der Oder-Schaltung 53. Die Ausgänge X1 steuern die Eingänge x1 an. Die Ausgänge X2 steuern die Eingänge x2 an. Die Ausgänge x3 steuern die Eingänge x3 an. Als Verzögerungs-Schaltung 3 (Fig. 8a) kann als Spezial-Ver zögerungs-Schaltung ein Impuls-Zähler verwendet werden, der über eine Und-Schaltung die Impuls-Ansteuerung abschal tet, wenn dieser Impuls-Zähler seinen maximalen Zählerstand erreicht hat.According to Fig. 1, this serial multiplication divider also from the gate circuit 19, which is conductive at H-potential control and store the carry 3 b and the Negier circuit 51 and the AND circuit 52 and the OR-ung Circuit 53 . The outputs X 1 control the inputs x 1 . The outputs X 2 control the inputs x 2 . The outputs x 3 control the inputs x 3 . As a delay circuit 3 ( Fig. 8a), a pulse counter can be used as a special delay circuit, which switches off the pulse control via an AND circuit when this pulse counter has reached its maximum counter reading.

Die Tor-Schaltung 4 ist bei L-Potential-Ansteuerung abwärts weiter-leitend und bei H-Potential-Ansteuerung nach rechts weiter-leitend.The gate circuit 4 is forwarded downward in the case of L potential control and forwarded to the right in the case of H potential control.

An Stelle der Schaltung 16 kann auch eine Schaltung 14 nach P 41 12 305.0 verwendet werden oder eine Schaltung 75 nach P 41 15 226.3 verwendet werden. Instead of the circuit 16 , a circuit 14 according to P 41 12 305.0 can also be used or a circuit 75 according to P 41 15 226.3 can be used.

Der Ausgang A steuert den Eingang a an. Der Ausgang B steu ert den Eingang b an. Der Ausgang C steuert den Eingang c an. Der Ausgang D steuert den Eingang d an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Eingang f an. Der Ausgang G steuert den Eingang g an. Der Ausgang H steuert den Eingang h an. Der Ausgang I steuert den Eingang i an. Der Ausgang K steuert den Eingang k an. Der Ausgang M steuert den Eingang m an. Der Ausgang N steuert den Eingang n an. Der Ausgang O steuert den Eingang o an. Der Ausgang P steuert den Eingang p an. Der Ausgang Q steuert den Eingang q an. Der Ausgang S1 steuert den Eingang s1 an. Der Aus gang S2 steuert den Eingang s2 an. Der Ausgang U steuert den Eingang u an. Der Ausgang V steuert den Eingang v an. Der Ausgang W steuert den Eingang w an. Der Ausgang Z1 steu ert den Eingang z1 an. Der Ausgang Z2 steuert den Eingang z2 an. Die Ausgänge R steuern die Eingänge r an. Vom Aus gang A2 wird das Schieberegister 1 gelöscht. Vom Ausgang B2 wird das Schieberegister 2 gelöscht. Der Ausgang E2 steuert den Eingang e2 an. Der Ausgang Y steuert den Ein gang y an.Output A controls input a. Output B controls input b. Output C controls input c. Output D controls input d. The output E controls the input e. Output F controls input f. The output G controls the input g. The output H controls the input h. Output I controls input i. The output K controls the input k. The output M controls the input m. The output N controls the input n. Output O controls input o. The output P controls the input p. Output Q controls input q. The output S 1 controls the input s 1 . The output S 2 controls the input s 2 . Output U controls input u. The output V controls the input v. The output W controls the input w. The output Z 1 controls the input z 1 . The output Z 2 controls the input z 2 . The outputs R control the inputs r. From shift A 2 , shift register 1 is deleted. The shift register 2 is deleted from the output B 2 . The output E 2 controls the input e 2 . Output Y controls input y.

In bezug auf das Komma-Steuerwerk 18 Fig. 15 ergeben sich die Ansteuerungen wie folgt: Vom Ausgang 1 wird das Schiebe register 1 links-verschiebend Takt-angesteuert. Vom Ausgang 2 wird das Schieberegister 1 rechts-verschiebend Takt-ange steuert. Vom Ausgang 3 wird das Schieberegister 2 links- verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schie beregister 2 rechts-verschiebend Takt-angesteuert. Vom Aus gang 5 wird das Multiplikator-Schieberegister 6 aufwärts- verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Multi plikator-Schieberegister 6 abwärts-verschiebend Takt-ange steuert. Vom Ausgang 7 wird das Schieberegister 5 rechts- verschiebend Takt-angesteuert. Vom Ausgang 8 wird das Schie beregister 5 links-verschiebend Takt-angesteuert. Vom Aus gang 9 wird das Komma-Schieberegister 7 links-verschiebend Takt-angesteuert. Vom Ausgang 10 wird das Komma-Schiebere gister 7 rechts-verschiebend Takt-angesteuert. With regard to the comma control unit 18 FIG. 15, the controls result as follows: From the output 1 , the shift register 1 is clock-controlled, shifting to the left. From the output 2 , the shift register 1 is clock-shifted to the right. From the output 3 , the shift register 2 is clock-driven, shifting to the left. From the output 4 , the shift register 2 is clock-driven clockwise. From output 5 , the multiplier shift register 6 is clock-driven upwards. From the output 6 , the multi-multiplier shift register 6 is down-shifting clock-controlled. From the output 7 , the shift register 5 is clock-driven clockwise. From the output 8 , the shift register 5 is clock-driven, shifting to the left. From the output 9 , the comma shift register 7 is clock-shifted to the left. From the output 10 , the comma-shift register 7 is clock-shifted right-shifting.

Beim Multiplizieren ergibt sich die Wirkungsweise dieser Multiplizier-Dividierschaltung wie folgt: Nach dem Anlegen oder Einschalten der Betriebsspannung wird zunächst die Taste R angetippt und damit die gesamte Rechenschaltung zu rückgestellt. Bei der Ausführung B dieser Multiplizier- Dividierschaltung erfolgt diese Rückstellung nach dem Ein schalten automatisch. Bei dieser Gesamt-Rückstellung wird im Komma-Schieberegister 7 der alte Komma-Index gelöscht und der neue Komma-Index gesetzt (Komma-Index-Ausgangs- Stellung). Zu Beginn hat die Negier-Schaltung 14 an ihrem Ausgang H-Potential, womit die erste zur Eingabe kommende Dezimalzahl in die Schieberegister 1 und 2 eingetippt wird. Diese erste zur Eingabe kommende Zahl ist bei Multiplika tion der Multiplikand; die Eingabe dieses Multiplikanden erfolgt durch entsprechendes Antippen der Tastatur 20 der Schaltung 8, wobei über die Taste P auch das Komma an der richtigen Stelle eingetippt wird. Beim Antippen der Taste P kippt das Flip-Flop 2 der Schaltung 18 in seine Links-Stell ung, womit die Und-Schaltungen 10 bis 12 vor-angesteuert sind. Damit wird nach dem Komma über die Und-Schaltung 10 auch das Komma-Schieberegister 7 links-verschiebend Takt- angesteuert und damit auch das Komma verarbeitet. Dann wird die Taste M (Multiplikation) angetippt, wobei zunächst über den Ausgang A der Eingang a mit einem H-Impuls angesteuert wird und somit das Flip-Flop 1 in seine Links-Stellung ge kippt wird und das Flip-Flop 2 wieder in seine Rechts-Stell ung gekippt wird. Hierbei wird auch das Flip-Flop 2 der Schaltung 9a in seine Links-Stellung gekippt, womit der Ausgang M der Schaltung 9a H-Potential hat und somit die Tor-Schaltung 9 vor-angesteuert ist. Hierbei hat auch der Ausgang A2 während der Zeit des Antippens H-Potential, wo mit das Schieberegister 1 wieder gelöscht wird. Die Schalt ung 3 ist hierbei auf Addition eingestellt, weil hierbei der Eingang 1 (Fig. 1) mit H-Potential angesteuert wird. Dann folgt das Eintippen des Multiplikators in das Schiebe register 6 durch entsprechendes Antippen der Tastatur 20 der Schaltung 8 , wobei auch wieder das Komma an der richtigen Stelle eingetippt wird und somit bei zwei Komma-Stellen der Komma-Index um 2 bit nach links verschoben wird oder um 2 weitere bit nach links verschoben wird (über die Und- Schaltung 11 und die Oder-Schaltung 24). Dann wird die ,Taste G angetippt und damit über die Start-Schaltung 15a und die Und-Schaltung 5 der Multiplikations-Ablauf ausgelöst, weil hierbei die Und-Schaltung 9 vom Ausgang der Schaltung 26 vor-angesteuert ist. Wenn die letzte Ziffer (erste Ziffer) des Multiplikators aufgearbeitet ist, hat die Schaltung 26 an ihrem Ausgang L-Potential, womit die Und-Schaltung 9 nicht mehr vor-angesteuert ist und somit der Multiplikati ons-Ablauf zu Ende ist. Zum Schluß wird dann die Ergebnis zahl automatisch in das Schieberegister der Anzeigeschalt ung hinein-getaktet und erscheint dann formal richtig im Anzeigefeld der Anzeigeschaltung, weil diese Anzeigeschalt ung mit einer Nullen-Ergänzungs-Schaltung kombiniert ist und außerdem auch das Komma anzeigt.When multiplying, this multiplier-divider circuit works as follows: After connecting or switching on the operating voltage, the R key is first pressed and the entire arithmetic circuit is reset. In version B of this multiplier-divider circuit, this reset takes place automatically after switching on. With this total reset, the old comma index is deleted in the comma shift register 7 and the new comma index is set (comma index starting position). At the beginning, the negation circuit 14 has H potential at its output, so that the first decimal number to be input is typed into the shift registers 1 and 2 . In multiplication, this first number to be entered is the multiplicand; the input of this multiplicand takes place by correspondingly tapping the keyboard 20 of the circuit 8 , the comma also being typed in at the correct position using the P key. When the button P is pressed, the flip-flop 2 of the circuit 18 tilts into its left position, whereby the AND circuits 10 to 12 are pre-activated. This also the comma-shift register 7 left-postponing controlled clock after the decimal point on the AND circuit 10 and thus processes the comma. Then the key M (multiplication) is tapped, first of all via the output A the input a is driven with an H pulse and thus the flip-flop 1 is tilted to its left position and the flip-flop 2 is again in its position Right position is tilted. Here, the flip-flop 2 of the circuit 9 a is tilted into its left position, so that the output M of the circuit 9 a has a H potential and thus the gate circuit 9 is pre-activated. Output A 2 also has H potential during the time it is tapped, where shift register 1 is cleared again. The circuit 3 is set to addition because input 1 ( FIG. 1) is driven with H potential. Then the multiplier is typed into the shift register 6 by correspondingly tapping the keyboard 20 of the circuit 8 , the comma being typed in again at the correct position and the comma index being shifted by 2 bits to the left in the case of two comma positions or is shifted to the left by 2 more bits (via the AND circuit 11 and the OR circuit 24 ). Then, the button G is tapped and the multiplication sequence is triggered via the start circuit 15 a and the AND circuit 5 , because the AND circuit 9 is pre-activated by the output of the circuit 26 . When the last digit (first digit) of the multiplier has been worked up, the circuit 26 has L potential at its output, with the result that the AND circuit 9 is no longer pre-activated and the multiplication process is thus ended. In the end, the result number is then automatically clocked into the shift register of the display circuit and then appears formally correct in the display circuit of the display circuit, because this display circuit is combined with a zero addition circuit and also shows the comma.

Beim Dividieren ergibt sich die Wirkungsweise dieser Multi plizier-Dividierschaltung wie folgt: Zunächst wird diese Multiplizier-Dividierschaltung auch durch Antippen der Taste R rückgestellt, sofern sie nicht bereits rückgestellt ist. Dann wird wie beim Multiplizieren die erste Zahl, in diesem Fall also der Dividend über die Tastatur 20 der Schaltung 8 in die Schieberegister 1 und 2 eingetippt, weil hierbei die Negier-Schaltung 14 der Schaltung 9a an ihrem Ausgang H- Potential hat. Das Komma wird hierbei auf gleiche Weise ein getippt, wie das Komma des Multiplikanden beim Eintippen desselben. Nach dem Eintippen der letzten Dividenden-Ziffer ist somit der Dividend in den Schieberegistern 1 und 2 ge speichert. Dann wird die Taste D (Division) angetippt, wo mit die Eingänge b und b2 mit einem H-Impuls angesteuert werden und somit das Flip-Flop 1 der Schaltung 9a in seine Links-Stellung kippt und außerdem die Flip-Flops 1 und 3 der Schaltung 18 in ihre Links-Stellung kippen. Hierbei wird vom Ausgang B2 das Schieberegister 2 gelöscht und vom Aus gang O die Tor-Schaltung 8 vor-angesteuert. Dann folgt das Eintippen des Divisors auf dieselbe Weise, wie das Eintippen des Multiplikators beim Multiplizieren mit dem Unterschied, daß das Eintippen des Kommas über die Und-Schaltung 12 er folgt und somit das Komma-Schieberegister 7 nach rechts Verschiebe-angesteuert wird. Nach dem voll-ständigen Eintip pen des Divisors in das Schieberegister 2 wird dann die Taste G angetippt und damit zunächst über die Start-Schalt ung 15a der Richtig-Stellungs-Nachlauf ausgelöst (über die Schaltung 16), bei dem entweder der Divisor oder der Divi dend so weit nach links getaktet wird, daß diese beiden Zahlen mit ihrem linken (vorderen) Ende gleichauf stehen, sofern die Länge dieser beiden Zahlen nicht gleich ist. Nach diesem Richtig-Stellungs-Nachlauf des Dividenden oder des Divisors ist dann die Wirkung der Verzögerungs-Schalt ung 3 zu Ende, womit über die Start-Schaltung 15b der Divisions-Ablauf ausgelöst wird (über die Und-Schaltung 7). Wenn die Negier-Schaltung 20 der Schaltung 9c an ihrem Ausgang von H-Potential auf L-Potential wechselt, ist der Divisions-Ablauf zu Ende, bei dem in der Schaltung 10 die Ziffern des Quotienten gebildet werden und von rechts nach links in das Schieberegister 5 eingetaktet werden. Zum Schluß wird dann die Ergebniszahl automatisch in das Schie beregister der Anzeigeschaltung hinein-getaktet und er scheint dann formal richtig im Anzeigefeld der Anzeige Schaltung, weil diese Anzeigeschaltung mit einer Nullen-Er gänzungs-Schaltung kombiniert ist und außerdem auch das Komma anzeigt.When multiplying, the operation of this multiplier-divider circuit is as follows: First, this multiplier-divider circuit is also reset by pressing the R key, provided it has not already been reset. Then, as in multiplying the first number typed so the dividend using the keyboard 20 of the circuit 8 in the shift registers 1 and 2 in this case because in this case the Negier circuit 14 of the circuit 9a has potential at its output H-. The decimal point is typed in the same way as the multiplicand decimal point when typing the same. After typing in the last dividend digit, the dividend is thus stored in shift registers 1 and 2 . Then the button D (division) is tapped, where the inputs b and b 2 are driven with an H pulse and thus the flip-flop 1 of the circuit 9 a tilts into its left position and also the flip-flops 1 and 3 tilt the circuit 18 to its left position. Here, the shift register 2 is deleted from the output B 2 and the gate circuit 8 is pre-activated from the output O 2 . Then the divisor is typed in in the same way as the multiplier is typed in when multiplying, with the difference that the comma is typed in via the AND circuit 12 and the comma shift register 7 is thus shift-driven to the right. After the divisor has been completely tipped into the shift register 2 , the G key is then tapped and the triggering of the correct-position overrun triggered via the start circuit 15 a (via circuit 16 ), in which either the divisor or the divi dend is clocked so far to the left that these two numbers have the same left (front) end, provided the length of these two numbers is not the same. After this correct position overrun of the dividend or divisor, the effect of the delay circuit 3 is ended, which triggers the division process via the start circuit 15 b (via the AND circuit 7 ). If the negation circuit 20 of the circuit 9 c changes at its output from H potential to L potential, the division process has ended, in which the digits of the quotient are formed in the circuit 10 and from right to left into the Shift register 5 can be clocked. In the end, the result number is then automatically clocked into the shift register of the display circuit and it then appears formally correct in the display field of the display circuit, because this display circuit is combined with a zero addition circuit and also shows the comma.

Claims

1. Electronic serial dividing circuit according to P 41 04 099.6, characterized in that it is designed by means of appropriate modifications and by arrangement of appropriate additional circuits so that it can be used not only for dividing, but for dividing and multiplying can be detected.

2. Electronic serial multiplier-divider circuit according to claim 1, characterized in that the Shift registers 1 and 2 are each simply arranged.

3. Electronic serial multiplier-divider circuit according to claim 1 or claim 1 and 2, characterized in that it also has a circuit ( 16 ) by means of which when dividing either the Divi dend or the divisor (in the case shown) clocked to the left if their front ends are not level.

4. Electronic serial multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to Claims 1 to 3, characterized in that as Zu Set circuits Part circuits according to P 41 00 015.3 are used, which are adapted accordingly are.

5. Electronic serial multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that a circuit is used as a circuit ( 26 ), which as a basic Circuit has a forward-backward pulse counter.

6. Electronic serial multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the shift register ( 5 ) as a two-direction shift register is formed and is also used as a quotient shift register ter.

7. Electronic serial multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that in the special versions A instead of the circuit ( 16 ) a circuit ( 14 ) according to P 41 12 305.0 is used or a circuit ( 75 ) according to P 41 15 226.3 is used.