DE4238695A1

DE4238695A1 - Electronic calculator circuit for all four arithmetic operations - uses limited reset function when previous result is used in subsequent operation, with first pulse circuit resetting second pulse circuit, and second pulse circuit resetting first

Info

Publication number: DE4238695A1
Application number: DE4238695A
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-11-09
Publication date: 1994-05-11

Abstract

The calculator contains an arithmetic unit (10) consisting of a switchable tetrade circuit for addition and subtraction, and a gate switching circuit for all number-carry operations. The gate switching circuit implements decimal point processing, and uses a previous result as the first value in addition and subtraction, and a multiplier, divider. The impulse circuit resets to clock routing on implementing impulse operation, and resets to impulse circuit on implementing clock routing operation. ADVANTAGE - Limited general reset function is only enabled when previous result is used.

Description

Gegenstand der Erfindung ist die weitere Ausbildung der Rechenschaltung nach P 42 23 125.6 Type A, deren vorheriger Stand in P 42 34 957.3 dargestellt ist. Diese Rechenschalt ung ist nun mit einer verbesserten Schaltung 60 versehen und hat außerdem ein verbessertes Rückstell-System, das damit verbessert wurde, daß nun zusätzlich die Impuls-Schaltung 23 die Impuls-Schaltung 32 rückstell-ansteuert und die Impuls- Schaltung 32 die Impuls-Schaltung 23 rückstell-ansteuert.The invention relates to the further development of the computing circuit according to P 42 23 125.6 Type A, the previous status of which is shown in P 42 34 957.3. This arithmetic circuit is ung now provided with an improved circuit 60, and also has an improved recovery system that has been improved so that now also the pulse circuit 23, the pulse circuit 32 reset controls and the pulse circuit 32, the pulse Circuit 23 reset-controlled.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2a bis 2e ist das Haupt-Steuerwerk 12 dargestellt, welches aus den Teil-Schaltungen 12a bis 12e besteht. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4a und 4b ist das Schieberegister-Steuerwerk 70 dar gestellt. In Fig. 5 ist für das Schieberegister 21a und 21b und 22 die Ansteuer-Schaltung 55 dargestellt. In Fig. 6 ist die Schaltung 60 dargestellt. In Fig. 7 ist der Im puls-Zähler 80 der Schaltung 60 dargestellt. In Fig. 8 ist die Schaltung 38 der Schaltung 60 dargestellt. In Fig. 9 ist die Schaltung 47 der Schaltung 60 dargestellt. In Fig. 10 ist die Schaltung 43 dargestellt. In Fig. 11 ist die Anzeigeschaltung 45 dargestellt. In Fig. 12a und 12b ist die Impuls-Schaltung 32 dargestellt. In Fig. 13 ist die Impuls-Schaltung 70b dargestellt. In Fig. 14 ist die Im puls-Wechselschaltung 36 dargestellt. In Fig. 15 ist die Impuls-Schaltung 23 dargestellt. In Fig. 16 ist die Anord nung des Schieberegisters 90 und der Anzeigeschaltung 45 und der Tor-Schaltungen 61 bis 64 in bezug auf die Haupt- Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c und dem Schieberegister 21a besteht. Die Tet radenschaltung 6 ist in der Haupt-Patentanmeldung (P 42 23 125.6) dargestellt und beschrieben (Fig. 2). Die Schaltung 18 ist auch in der Haupt-Patentanmeldung (P 42 23 125.6) dargestellt und beschrieben. In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In Fig. 2a to 2e, the main control unit 12 is shown, which consists of the sub-circuits 12 a to 12 e. In Fig. 3 the numeric input circuit 20 is shown. In Fig. 4a and 4b, the shift register control unit 70 is provided is. In Fig. 5, the drive circuit 55 is shown for the shift register 21 a and 21 b and 22 . The circuit 60 is shown in FIG. 6. In Fig. 7 the pulse counter 80 of the circuit 60 is shown. In FIG. 8, the circuit 38 of the circuit 60 illustrated. The circuit 47 of the circuit 60 is shown in FIG . The circuit 43 is shown in FIG . In Fig. 11, the display circuit 45 is shown. The pulse circuit 32 is shown in FIGS. 12a and 12b. In Fig. 13, the pulse circuit is shown B70. In Fig. 14 is shown in the pulse changing circuit 36. In Fig. 15, the pulse circuit 23 is shown. In Fig. 16, the arrangement of the shift register 90 and the display circuit 45 and the gate circuits 61 to 64 is shown in relation to the main circuit 10 , which consists of the sub-circuits 10 a to 10 c and the shift register 21 a . The Tet wheel circuit 6 is shown and described in the main patent application (P 42 23 125.6) ( Fig. 2). The circuit 18 is also shown and described in the main patent application (P 42 23 125.6).

Diese Rechenschaltung für alle Rechenarten besteht aus der Haupt-Schaltung 10 (Fig. 1a bis 1c) und dem Haupt-Steu erwerk 12 (Fig. 2a bis 2 e) und der Ziffern-Eingabeschalt ung 20 und dem Schieberegister-Steuerwerk 70 und der Anzei geschaltung 45.This arithmetic circuit for all types of arithmetic consists of the main circuit 10 ( FIGS. 1a to 1c) and the main control unit 12 (FIGS . 2a to 2e) and the digit input circuit 20 and the shift register control unit 70 and the display circuit 45 .

Die Haupt-Schaltung 10 (Fig. 1a bis 1c) besteht aus den Schieberegistern 21a und 21b und 22 und der Tetraden- Schaltung 6, welche auf Addition oder Subtraktion vor-an steuerbar ist und der Speicherreihe 25 und 8 vierfachen Tor- Schaltungen 24 und 8 vierfachen Tor-Schaltungen 29 und 8 vierfachen Tor-Schaltungen 33, welche aus je 4 Und-Schalt ungen mit je 2 Eingängen bestehen und den Dioden 72 und dem Übertrag-Speicher 8 und dem Flip-Flop 34 und der Und-Schalt ung 35 und den zugehörigen Leitungen.The main circuit 10 ( Fig. 1a to 1c) consists of the shift registers 21 a and 21 b and 22 and the tetrad circuit 6 , which can be controlled in advance on addition or subtraction and the memory array 25 and 8 quadruple gate circuits 24 and 8 quadruple gate circuits 29 and 8 quadruple gate circuits 33 , which each consist of 4 AND circuits with 2 inputs each and the diodes 72 and the carry memory 8 and the flip-flop 34 and the AND switch 35 and the associated lines.

Das Haupt-Steuerwerk 12 (Fig. 2a bis 2e) besteht aus den Teil-Schaltungen 12a bis 12e.The main control unit 12 ( Fig. 2a to 2e) consists of the sub-circuits 12 a to 12 e.

Die Teil-Schaltung 12a besteht aus dem vierfachen Schiebe register 90 mit zwei Verschieberichtungen und der Schaltung 18 und den Tor-Schaltungen 27 und 28 und den Flip-Flops 25 und 33 und den Und-Schaltungen 23 und 24 mit je 2 Eingängen und 4 Oder-Schaltungen 26 und 29 und 35 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Negier- Schaltung 31 und den zugehörigen Leitungen.The sub-circuit 12 a consists of the fourfold shift register 90 with two shift directions and the circuit 18 and the gate circuits 27 and 28 and the flip-flops 25 and 33 and the AND circuits 23 and 24 , each with 2 inputs and 4 OR circuits 26 and 29 and 35 with 2 inputs each and the OR circuit 34 with 3 inputs and the negation circuit 31 and the associated lines.

Die Teil-Schaltung 12b (Fig. 2 b) besteht aus der Schalt ung 60 und den einfachen Flip-Flops 1 bis 6 und 6 Tipp- Schaltern 18 und den Und-Schaltungen 10 bis 12 mit je 2 Ein gängen und den Oder-Schaltungen 15 und 16 mit je 2 Eingängen und den Oder-Schaltungen 9 und 17 mit je 3 Eingängen und den Negier-Schaltungen 21 und 58 und den zugehörigen Leitungen.The sub-circuit 12 b ( Fig. 2 b) consists of the circuit 60 and the simple flip-flops 1 to 6 and 6 tap switches 18 and the AND circuits 10 to 12 each with 2 inputs and the OR- Circuits 15 and 16 with 2 inputs each and the OR circuits 9 and 17 with 3 inputs each and the Negier circuits 21 and 58 and the associated lines.

Die Teil-Schaltung 12c (Fig. 2 c) besteht aus der Impuls- Schaltung 23 und den einfachen Flip-Flops 25 und 32 und 33 und den Tor-Schaltungen 47 bis 49 und 67 und den Und-Schalt ungen 26 bis 29 und 42 und 52 und den Oder-Schaltungen 45 und 46 und den Negier-Schaltungen 36 bis 39 und den zuge hörigen Leitungen. The sub-circuit 12 c ( Fig. 2 c) consists of the pulse circuit 23 and the simple flip-flops 25 and 32 and 33 and the gate circuits 47 to 49 and 67 and the AND circuits 26 to 29 and 42 and 52 and the OR circuits 45 and 46 and the Negier circuits 36 to 39 and the associated lines.

Die Teil-Schaltung 12 d (Fig. 2 d) besteht aus der Impuls- Schaltung 32 und der Impuls-Wechselschaltung 36 und dem ein fachen Flip-Flop 23 und den Und-Schaltungen 24 bis 27 und 30 und 47 und 52 mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 und 53 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Tor-Schaltung 68 und der Und- Schaltung 31 mit 3 Eingängen und der Negier-Schaltung 32 und den zugehörigen Leitungen.The sub-circuit 12 d ( Fig. 2 d) consists of the pulse circuit 32 and the pulse switching circuit 36 and the one-fold flip-flop 23 and the AND circuits 24 to 27 and 30 and 47 and 52 with 2 each Inputs and the OR circuits 33 and 46 and 53 with 2 inputs each and the OR circuit 34 with 3 inputs and the gate circuit 68 and the AND circuit 31 with 3 inputs and the negation circuit 32 and the associated lines.

Die Teil-Schaltung 12e (Fig. 2e) besteht aus der Schaltung 13 und der Schaltung 30 und den Flip-Flops 34 und 35 und 48 und den Und-Schaltungen 36 bis 40 und 42 und 43 mit je 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und der Oder-Schaltung 46 mit 2 Eingängen und den zugehörigen Leitun gen. Die Schaltungen 13 und 30 sind in P 42 18 870.9 darge stellt und beschrieben. Die Schaltung 13 besteht aus einer Umcodierschaltung, welche die betreffende Ziffer vom 5211- Code in den Zähl-Code umcodiert und einem Impuls-Zähler. Die Schaltung 30 ist eine Programmierschaltung für die Anzahl der Multiplikator-Ziffern.The sub-circuit 12 e ( Fig. 2e) consists of the circuit 13 and the circuit 30 and the flip-flops 34 and 35 and 48 and the AND circuits 36 to 40 and 42 and 43 with 2 inputs each and the OR Circuit 45 with 4 inputs and the OR circuit 46 with 2 inputs and the associated lines. The circuits 13 and 30 are shown and described in P 42 18 870.9. The circuit 13 consists of a transcoding circuit which transcodes the relevant digit from the 5211 code into the counting code and a pulse counter. Circuit 30 is a programming circuit for the number of multiplier digits.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus der Tastatur 14 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schalt ungen 6 bis 8, bestehend aus je 4 Und-Schaltungen mit je 2 Eingängen und der Oder-Schaltung 9 mit 3 Eingängen und den zugehörigen Leitungen. Die Tastatur 14 besteht aus 11 Tipp- Schaltern mit Aufschrift.The digit input circuit 20 ( FIG. 3) consists of the keyboard 14 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 each 4 inputs and the OR circuit 5 with 8 inputs and the gate circuits 6 to 8 , each consisting of 4 AND circuits with 2 inputs each and the OR circuit 9 with 3 inputs and the associated lines. The keyboard 14 consists of 11 tip switches with inscription.

Das Schieberegister- und Komma-Steuerwerk 70 (Fig. 4a und 4b) besteht aus den einfachen Flip-Flops 1 bis 5 und der Schaltung 43 und 5 Und-Schaltungen 6 und 3 Und-Schaltungen 7 und den Und-Schaltungen 8 und 9 mit je 2 Eingängen und der Oder-Schaltung 11 mit 2 Eingangen und den Oder-Schaltungen 12 und 13 mit je 3 Eingängen und den Oder-Schaltungen 14 und 16 mit je 2 Eingängen und den Oder-Schaltungen 15 und 17 mit je 3 Eingängen und der Oder-Schaltung 18 mit 4 Eingängen und der Oder-Schaltung 19 mit 5 Eingängen und den zugehörigen Leitungen.The shift register and comma control unit 70 ( FIGS. 4a and 4b) consists of the simple flip-flops 1 to 5 and the circuit 43 and 5 AND circuits 6 and 3 AND circuits 7 and the AND circuits 8 and 9 with 2 inputs each and the OR circuit 11 with 2 inputs and the OR circuits 12 and 13 with 3 inputs each and the OR circuits 14 and 16 with 2 inputs each and the OR circuits 15 and 17 with 3 inputs each and the OR circuit 18 with 4 inputs and the OR circuit 19 with 5 inputs and the associated lines.

Die Schaltung 60 (Fig. 6) besteht aus dem Impuls-Zähler 80 und den Zusatz-Schaltungen 38 und 47 und den einfachen Flip- Flops 1 und 2 und 4 und den Und-Schaltungen 5 bis 10 und 12 und 13 mit je 2 Eingängen und den Oder-Schaltungen 14 bis 17 mit je 2 Eingängen und den Dioden 18 und 19 und den zuge hörigen Leitungen.The circuit 60 ( FIG. 6) consists of the pulse counter 80 and the additional circuits 38 and 47 and the simple flip-flops 1 and 2 and 4 and the AND circuits 5 to 10 and 12 and 13 with 2 inputs each and the OR circuits 14 to 17 with 2 inputs each and the diodes 18 and 19 and the associated lines.

Der Impuls-Zähler 80 (Fig. 7) besteht aus 9 einfachen Flip- Flops 1 bis 9 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier- Schaltung 13 und der Oder-Schaltung 14 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 15 und 2 Und-Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier- Schaltungen 18 und den zugehörigen Leitungen. Der Impuls- Eingang hat die Bezeichnung a. Der Schalt-Ausgang hat die Bezeichnung b. Der Eingang für die Rückstellung auf Null hat die Bezeichnung r und der Rückstell-Eingang auf den Zähler stand 1 die Bezeichnung r 4.The pulse counter 80 ( FIG. 7) consists of 9 simple flip-flops 1 to 9 and 7 AND circuits 11 each with 2 inputs and 4 AND circuits 12 each with 2 inputs and the negation circuit 13 and the OR Circuit 14 with 4 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The switching output has the designation b. The input for the reset to zero has the designation r and the reset input to the counter was 1 the designation r 4.

Die Start-Schaltung 38 der Schaltung 60 (Fig. 8) besteht aus den einfachen Flip-Flops 1 bis 4 und 2 Und-Schaltungen 5 und der Und-Schaltung 6 und der Und-Schaltung 7 und den Und- Schaltungen 10 und 11 mit je 2 Eingängen und dem weiteren Flip-Flop 9 und der Negier-Schaltung 8 und 2 Negier-Schalt ungen 12 und den zugehörigen Leitungen. Der Impuls-Eingang a dieser Start-Schaltung hat die Bezeichnung a und der Im puls-Ausgang die Bezeichnung b. Der Zusatz-Ausgang hat die Bezeichnung Y 2 und der Rückstell-Eingang die Bezeichnung r.The start circuit 38 of the circuit 60 ( FIG. 8) consists of the simple flip-flops 1 to 4 and 2 AND circuits 5 and the AND circuit 6 and the AND circuit 7 and the AND circuits 10 and 11 with 2 inputs each and the further flip-flop 9 and the negation circuit 8 and 2 negation circuits 12 and the associated lines. The pulse input a of this start circuit has the designation a and the pulse output has the designation b. The additional output has the designation Y 2 and the reset input has the designation r.

Die Zusatz-Schaltung 47 der Schaltung 60 (Fig. 9) besteht aus den einfachen Flip-Flops 1 und 2 und den Und-Schalt ungen 3 bis 5 und der Negier-Schaltung 6 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Im puls-Ausgang c liefert nur den ersten Impuls und der Aus gang b die weiteren Impulse. The additional circuit 47 of the circuit 60 ( Fig. 9) consists of the simple flip-flops 1 and 2 and the AND circuits 3 to 5 and the negation circuit 6 and the associated lines. The pulse input has the designation a. The pulse output c supplies only the first pulse and the output b the further pulses.

Die Schaltung 43 (Fig. 10) und die Anzeigeschaltung 45 (Fig. 11) und die Impuls-Schaltung 32 (Fig. 12a und 12b) und die Schaltung 70 b (Fig. 13) und die Impuls-Wechsel- Schaltung 36 (Fig. 14) sind in P 42 34 975.3 beschrieben.The circuit 43 ( FIG. 10) and the display circuit 45 ( FIG. 11) and the pulse circuit 32 ( FIGS. 12a and 12b) and the circuit 70 b ( FIG. 13) and the pulse changeover circuit 36 ( FIG . 14) are described in P 42 34 975.3.

Die Impuls-Schaltung 23 (Fig. 15) besteht aus den Flip- Flops 1 bis 6 und 14 und den Und-Schaltungen 11 und 12 und 15 und 16 und 18 mit je 2 Eingängen und der Negier-Schalt ungen 17 und der Oder-Schaltung 19 und den zugehörigen Leitungen. Der Vor-Ansteuer-Eingang hat die Bezeichnung d. Der Frequenz-Eingang hat die Bezeichnung b. Der Eingang für die direkte Frequenz-Ansteuerung hat die Bezeichnung e. Die Ansteuer-Ausgänge haben die Bezeichnungen a bis c.The pulse circuit 23 ( Fig. 15) consists of the flip-flops 1 to 6 and 14 and the AND circuits 11 and 12 and 15 and 16 and 18 with 2 inputs each and the negation circuits 17 and the OR- Circuit 19 and the associated lines. The pre-drive input has the designation d. The frequency input has the designation b. The input for direct frequency control has the designation e. The control outputs have the designations a to c.

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21b und 21a links-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schiebere gister 50c/1 und 50c/2 links-verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Komma-Schieberegister 50c/1 und 50c/2 rechts-verschiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma-Schieberegister 50a links-verschiebend Takt angesteuert.The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1 , the shift register 22 is clock-controlled, shifting to the left. From the output 2, the shift register 21 b and a left-shifting driven stroke 21st From the output 3 , the shift register 90 is clock-shifted to the left. From the output 4 , the shift register 90 is clock-shifted to the right. From the output 5 , the comma-shift register 50 c / 1 and 50 c / 2 left-shift-clock-controlled. From the output 6 , the comma shift register 50 c / 1 and 50 c / 2 clock-shifted to the right. From the output 7 , the comma shift register 50 a is driven clock-shift clock.

Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Aus gang A 1 steuert den Eingang a 1 an und somit die Tor-Schalt ung 8. Der Ausgang A 3 steuert den Eingang a 3 an. Der Aus gang M 6 steuert den Eingang m 6 an und somit die Tor- Schaltung 68. Der Ausgang M 8 steuert den Eingang m 8 der Schaltung 60 an. Der Ausgang B 1 steuert den Eingang b 1 an und somit die Tor-Schaltungen 7 und 8. Der Ausgang B 3 steu ert den Eingang b 3 an. Der Ausgang B 8 steuert den Eingang b 8 an. Der Ausgang N D steuert den Eingang n d an und somit die Tor-Schaltungen 6 und 8 an. Der Ausgang G steuert den Eingang c an. Der Ausgang A 7 steuert den Eingang a 7 der Teil-Schaltung 10c (10b) an. Der Ausgang A 4 steuert die Rückstellung der Schieberegister 21a und 21b und 90 an. Der Ausgang A 5 steuert den Eingang a 5 der Schaltung 70 mit einem H-Impuls an. Der Ausgang A 6 steuert den Eingang a 6 der Schaltung 70b mit einem H-Impuls an. Der Ausgang B 4 steuert die Rückstellung der Schieberegister 21b und 22 und 90 an. Der Ausgang B 5 steuert den Eingang b 5 der Schaltung 70 mit einem H-Impuls an. Der Ausgang B 6 steuert den Eingang b 6 der Schaltung 70b mit einem H-Impuls an. Der Ausgang C 4 steuert die Rückstellung der Schieberegister 21a und 22 und 90 an. Der Ausgang C 5 steuert den Eingang c 5 der Schaltung 70 mit einem H-Impuls an. Der Ausgang C 6 steuert den Eingang c 6 der Schaltung 70b mit einem H-Im puls an. Die Ausgänge S 1 steuern die Eingänge s 1 an. Die Ausgänge S 2 steuern die Eingänge s 2 an. Die Ausgänge F steuern die Eingänge f an. Die Ausgänge W steuern sie Ein gänge w an. Der Ausgang Y 1 steuert den Eingang y 1 an. Der Ausgang Y 2 steuert den Eingang y 2 an. Der Ausgang Y 3 steu ert den Eingang y 3 an. Der Ausgang N 1 steuert die Rück stellung des Schieberegisters 90 an. Der Ausgang N 2 steuert die Rückstellung des Komma-Schieberegisters 50c an. Der Ausgang F 4 steuert den Eingang f 4 an. Der Ausgang F 5 steu ert den Eingang f 5 an. Die Rückstell-Eingänge r werden von Abzweigungen des Ausgangs R 1 rückstell-angesteuert. Der Aus gang E 8 steuert den Eingang e 8 an. Der Ausgang P steuert den Eingang p an. Der Ausgang L 1 steuert die Rückstellung des Schieberegisters 21b an. Der Ausgang L 2 steuert über die Tor-Schaltung 62 die Einblendung der Zwischen-Ergebnis- Zahlen in das Schieberegister 21b an. Der Ausgang L 3 steuert die Rückstellung der Speicherreihe 25 an. Die Ein gänge t 1 und t 2 und t 3 werden mit der Takt-Frequenz an gesteuert. Der Ausgang K 1 steuert den Eingang k 1 an und somit über die Tor-Schaltungen 62 und 64 die Einblendung der vorherigen Ergebniszahl in die Schieberegister 21a und 21b und 22 an. Der Ausgang K 2 steuert den Eingang k 2 der Schaltung 70b an und somit die Rückstellung von 2 Schiebe registern aus der Auswahl 21a und 21b und 22 an.The other controls are as follows: Output A 1 controls input a 1 and thus gate switching 8 . Output A 3 controls input a 3. The output M 6 controls the input m 6 and thus the gate circuit 68 . The output M 8 controls the input m 8 of the circuit 60 . The output B 1 controls the input b 1 and thus the gate circuits 7 and 8 . The output B 3 controls the input b 3. The output B 8 controls the input b 8. The output ND controls the input nd and thus the gate circuits 6 and 8 . Output G controls input c. The output A 7 controls the input a 7 of the sub-circuit 10 c ( 10 b). Output A 4 controls the resetting of shift registers 21 a and 21 b and 90 . The output A 5 controls the input a 5 of the circuit 70 with an H pulse. The output A 6 controls the input a 6 of the circuit 70 b with an H pulse. The output B 4 controls the resetting of the shift register 21 b and 22 and 90 at. The output B 5 controls the input b 5 of the circuit 70 with an H pulse. The output B 6 controls the input b 6 of the circuit 70 b with an H pulse. The output C 4 controls the resetting of the shift registers 21 a and 22 and 90 . The output C 5 controls the input c 5 of the circuit 70 with an H pulse. The output C 6 controls the input c 6 of the circuit 70 b with an H pulse. The outputs S 1 control the inputs s 1. The outputs S 2 control the inputs s 2. The outputs F control the inputs f. The outputs W control inputs w. Output Y 1 controls input y 1. Output Y 2 controls input y 2. The output Y 3 controls the input y 3. The output N 1 controls the reset position of the shift register 90 . The output N 2 controls the resetting of the comma shift register 50 c. The output F 4 controls the input f 4. The output F 5 controls the input f 5. The reset inputs r are reset-controlled by branches of the output R 1. The output E 8 controls the input e 8. The output P controls the input p. The output L 1 controls the resetting of the shift register 21 b. The output L 2 controlled by the gate circuit 62 at the insertion of the intermediate b-earnings numbers in the shift register 21st The output L 3 controls the resetting of the memory row 25 . The inputs t 1 and t 2 and t 3 are controlled with the clock frequency. The output K 1 controls the input k 1 and thus via the gate circuits 62 and 64 to fade in the previous result number into the shift registers 21 a and 21 b and 22 . The output K 2 controls the input k 2 of the circuit 70 b and thus the resetting of 2 shift registers from the selection 21 a and 21 b and 22 .

Der Ausgang K 3 steuert die Rückstellung des Schieberegisters 90 und des Komma-Schieberegisters 50 a an. Der Ausgang H 1 steuert die Rückstellung des Komma- Schieberegisters 50a an. Der Ausgang H 2 steuert die Rück stellung des Schieberegisters 90 an. Der Ausgang H 3 steuert die Einblendung der Ergebniszahl von der Speicherreihe 25 in das Schieberegister 90 an. Der Ausgang H 4 steuert die Ein blendung des Komma-Index n in das Komma-Schieberegister 50 a an. Der Ausgang H 5 löst die automatische Rechts-Verschieb ung der Ergebniszahl im Schieberegister 90 aus. Der Ausgang I steuert den Eingang i an. Der Ausgang K steuert den Eingang k an. Der Ausgang U steuert den Eingang u an. Der Ausgang E steuert den Eingang e an. Der Ausgang K steuert den Eingang q an. Der Ausgang v steuert den Eingang v an. Die Ausgänge V 2 bis V 5 steuern auch nach diesem Prinzip ihren Eingang an. Die Ausgänge N k steuern die Eingänge n k der Schaltung 10c an. Die Eingänge u 2 liegen im Betriebszustand ständig an H-Potential. Der Ausgang C 8 steuert den Eingang c 8 an. Der Ausgang F 8 steuert den Eingang f 8 an.The output K 3 controls the resetting of the shift register 90 and the comma shift register 50 a. The output H 1 controls the resetting of the comma shift register 50 a. The output H 2 controls the reset position of the shift register 90 . The output H 3 controls the insertion of the result number from the memory row 25 into the shift register 90 . The output H 4 controls the insertion of the comma index n into the comma shift register 50 a. The output H 5 triggers the automatic right shifting of the result number in the shift register 90 . Output I controls input i. The output K controls the input k. Output U controls input u. Output E controls input e. Output K controls input q. The output v controls the input v. The outputs V 2 to V 5 also control their input according to this principle. The outputs N k control the inputs nk of the circuit 10 c. The inputs u 2 are constantly at H potential in the operating state. The output C 8 controls the input c 8. The output F 8 controls the input f 8.

An Stelle der Schaltung 60 kann auch die Schaltung 60 b (Fig. 17) verwendet werden. Bei Verwendung dieser Schaltung 60b wird der Divisions-Ablauf vom Schieberegister 90 aus ausgeschaltet, wenn die Ergebniszahl (Divisions-Ergebniszahl) eine Länge von 8 Stellen aufweist.Instead of circuit 60 , circuit 60 b ( FIG. 17) can also be used. When using this circuit 60 b, the division process is switched off from the shift register 90 if the result number (division result number) has a length of 8 digits.

Mittels Antippen der Taste M wird die Eingabe des Multipli kators vor-angesteuert. Mittels Antippen der Taste D wird die Eingabe des Divisors vor-angesteuert. Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden vor angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden vor-angesteuert. Mittels Antippen der Tas te G wird der Rechen-Ablauf ausgelöst. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückstell-ange steuert. By pressing the M key, the multipli is entered kators pre-driven. By pressing the D button the input of the divisor is pre-activated. By tapping key A is used to enter the second addend controlled. The entry is made by pressing the S key of the subtrahender. By tapping the Tas the calculation process is triggered. By tapping the The R key resets the entire arithmetic circuit controls.

Die Eingabe der ersten Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) ergibt sich wie folgt:
Vor dem Eintippen dieser ersten Zahl muß diese Rechen- Schaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund- Stellung hat der Ausgang N D H-Potential und wird somit der Eingang n d mit H-Potential angesteuert und sind somit die Tor-Schaltungen 6 und 8 vor-angesteuert. Somit wird die erste Zahl (auch über die Tastatur 14) in die Schieberegister 21a und 21b und 22 und 90 eingetippt und damit eine be liebige Weiter-Verarbeitung dieser ersten Zahl als erster Summand oder als Minuend oder als Multiplikand oder als Divi dend ermöglicht. Die erste Zahl ist somit nach ihrem Eintip pen in den Schieberegistern 21a und 21b und 22 und 90 ge speichert.The entry of the first number (first summand or minuend or multiplicand or dividend) results as follows:
Before typing in this first number, this arithmetic circuit must be reset by pressing the R key, provided that it has not already been reset. In this basic position, the output ND has H potential and thus the input nd is activated with H potential and the gate circuits 6 and 8 are thus pre-activated. Thus, the first number (also via the keyboard 14 ) in the shift registers 21 a and 21 b and 22 and 90 is typed in, thus enabling any further processing of this first number as the first summand or as a minuend or as a multiplicand or as a divi dend . The first number is thus after their Eintip pen in the shift registers 21 a and 21 b and 22 and 90 ge stores.

Falls diese erste Zahl als Multiplikand verarbeitet werden soll, wird die Taste M (Multiplikation) angetippt. Damit wird vom Ausgang A 1 der Eingang a 1 mit H-Potential angesteuert und ist bei der Eingabe dieser zweiten Zahl (Multiplika tor) nur noch die Tor-Schaltung 8 vor-angesteuert. Der Aus gang A 3 steuert hierbei den Eingang a 3 an. Der Ausgang M 6 steuert hierbei den Eingang m 6 und somit die Tor-Schaltung 68 an. Vom Ausgang M 8 wird hierbei die Schaltung 60 über brückungs-angesteuert. Der Ausgang A 4 steuert hierbei mit einem H-Impuls die Rückstellung der Schieberegister 21a und 21b und 90 an. Der Ausgang A 5 steuert hierbei mit einem H-Impuls den Eingang a 5 der Schaltung 70 an. Die Rückstell ung des Komma-Schieberegisters 50a wird vom Ausgang K 7 an gesteuert, womit die Komma-Stellen des Multiplikanden nur noch im Komma-Schieberegister 50c/1 gespeichert sind, indem der Komma-Index soweit nach links verlagert ist. Nun folgt das Eintippen des Multiplikators in das Schieberegister 90 und dann das Antippen der Taste G und somit die Auslösung des additiven Multiplikations-Ablaufs. Wenn die letzte Multi plikator-Ziffer aufgearbeitet ist, wird über die Und-Schalt ung 42 der Schaltung 12e und die Und-Schaltung 24 der Schalt ung 12 d der Multiplikations-Ablauf ausgeschaltet, indem das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung ge kippt wird. Damit ist über die Und-Schaltung 52 der Schalt ung 12c der Endlauf eingeschaltet, bei dem die Funktion A der Schaltung 75 zur Wirkung kommt und somit die Tor- Schaltungen 47 und 49 der Schaltung 12c vor-angesteuert sind. Der H-Impuls des Ausgangs H 1 steuert hierbei die Rück- Stellung des Komma-Schieberegisters 50a an. Der H-Impuls des Ausgangs H 2 steuert hierbei die Rückstellung des Schiebe registers 90 an. Der H-Impuls des Ausgangs H 3 steuert hier bei den Eingang h 3 an und somit die Einblendung der Ergebniszahl von der Speicherreihe 25 in das Schiebe register 90 an. Mit dem H-Impuls des Ausgangs H 4 wird der Komma-Index n vom Komma-Schieberegister 50c/1 in das Komma- Schieberegister 50a eingeblendet. Der H-Impuls des Ausgangs H 5 löst die automatische Rechts-Taktung der Ergebniszahl im Schieberegister 90 aus. Diese Rechts-Taktung der Ergebnis zahl im Schieberegister 90 ist vom Ausgang F L der Anzei geschaltung 45 vor-angesteuert und endet mit dem H-L-Poten tial-Wechsel des Ausgangs F L. Die Tor-Schaltung 63 liegt über ihren Eingang k 3 an H-Potential und somit während des Multiplikations-Ablaufs nicht an H-Potential.If this first number is to be processed as a multiplicand, press the M (multiplication) key. Thus, the input A 1 is driven by the output A 1 with H potential and only the gate circuit 8 is pre-activated when this second number (multiplier) is input. The output A 3 controls the input a 3. The output M 6 controls the input m 6 and thus the gate circuit 68 . In this case, the circuit 60 is controlled from the output M 8 by bridging. Output A 4 controls the resetting of shift registers 21 a and 21 b and 90 with an H pulse. The output A 5 controls the input a 5 of the circuit 70 with an H pulse. The reset of the comma shift register 50 a is controlled by the output K 7, whereby the decimal places of the multiplicand are only stored in the comma shift register 50 c / 1 by the comma index being shifted to the left. Now the multiplier is typed into the shift register 90 and then the G key is pressed, thus triggering the additive multiplication process. When the last multiplicator digit is worked up, the multiplication sequence is switched off via the AND circuit 42 of the circuit 12 e and the AND circuit 24 of the circuit 12 d by the flip-flop 5 of the circuit 12 b in his right position is tilted. Thus, the end run is switched on via the AND circuit 52 of the circuit 12 c, in which the function A of the circuit 75 comes into effect and thus the gate circuits 47 and 49 of the circuit 12 c are pre-activated. The H pulse of the output H 1 controls the reset of the comma shift register 50 a. The H pulse of the output H 2 controls the reset of the shift register 90 . The H pulse of the output H 3 controls here at the input h 3 and thus the insertion of the result number from the memory row 25 into the shift register 90 . With the H pulse of output H 4, the comma index n is faded in by the comma shift register 50 c / 1 into the comma shift register 50 a. The H pulse of output H 5 triggers the automatic clocking of the result number in shift register 90 . This right clocking of the result number in the shift register 90 is precontrolled by the output FL of the display circuit 45 and ends with the HL potential change of the output F L. The gate circuit 63 is connected via its input k 3 to H- Potential and therefore not at H potential during the multiplication process.

Falls diese erste Zahl als Dividend verarbeitet werden soll, wird die Taste D (Division) angetippt. Damit wird vom Ausgang B 1 der Eingang b 1 mit H-Potential angesteuert, womit die Tor-Schaltungen 7 und 8 vor-angesteuert sind. Der Ausgang B 3 steuert hierbei den Eingang b 3 mit H-Potential an. Der Ausgang B 8 steuert hierbei den Eingang b 8 mit H-Potential an, womit die Tor-Schaltung 67 vor-angesteuert ist. Der Aus gang B 4 steuert hierbei mit einem H-Impuls die Rückstell ung der Schieberegister 21 b und 22 und 90 an. Der Ausgang B 5 steuert hierbei mit einem H-Impuls den Eingang b 5 der Schaltung 70 an. Die Rückstellung des Komma-Schieberegisters 50a wird vom Ausgang K 7 angesteuert, womit die Komma- Stellen des Dividenden nur noch im Komma-Schieberegister 50c/1 gespeichert sind, indem der Komma-Index soweit nach links verlagert ist. Nun folgt das Eintippen des Divisors in die Schieberegister 22 und 90 und dann das Antippen der Taste G und somit die Auslösung des subtraktiven Divisions- Ablaufs. Hierbei liefert zunächst die Schaltung 6 über ihren Ausgang F 8 für das Komma-Schieberegister 50c/1/2 acht Rechts-Verschiebe-Takte, mit denen der Komma-Index n um 8 Stellen nach rechts getaktet wird. Nach dieser Verschiebung des Komma-Index n um 8 Stellen nach rechts beginnt der eigent liche Divisions-Ablauf. Im Verlauf dieses Divisions-Ablaufs werden ab erste Subtraktion ohne Übertrag die Verschiebe- Takte vom Impuls-Zähler 80 der Schaltung 60 gezählt und hat somit der Ausgang der Und-Schaltung 10 der Schaltung 60 dann H-Potential, wenn die Ergebniszahl im Schieberegister 90 eine Länge von 8 Stellen aufweist. Somit wird hierbei durch das H-Potential des Ausgangs der Und-Schaltung 10 der Schaltung 60 das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung gekippt und damit der Divisions-Ablauf aus ge schaltet. Auch in diesem Fall ist damit über die Und-Schalt ung 52 der Schaltung 12c der Endlauf eingeschaltet und somit auch die Funktion A der Schaltung 75, bei dem jedoch die Tor-Schaltung 47 nicht vor-angesteuert ist und somit nur die Tor-Schaltung 49 vor-angesteuert ist. Somit sind hierbei die Ausgänge H 2 und H 3 blockiert. Der H-Impuls des Ausgangs H 1 steuert hierbei auch die Rückstellung des Komma-Schiebe registers 50a an. Mit dem H-Impuls des Ausgangs H 4 wird hierbei auch der Komma-Index n vom Komma-Schieberegister 50c/1 in das Komma-Schieberegister 50a eingeblendet. Der H-Impuls des Ausgangs H 5 löst hierbei auch die automatische Rechts-Taktung der Ergebniszahl im Schieberegister 90 aus. Diese Rechts-Taktung der Ergebniszahl im Schieberegister 90 ist auch vom Ausgang F L der Anzeigeschaltung 45 vor-ange steuert und endet somit auch mit dem H-L-Potential-Wechsel des Ausgangs F L. Die Tor-Schaltung 63 liegt hierbei auch über ihren Eingang k 3 an H-Potential und somit während des Divisions-Ablaufs nicht an H-Potential.If this first number is to be processed as a dividend, press the D (Division) key. Thus, the input B 1 is driven by the output B 1 with H potential, whereby the gate circuits 7 and 8 are pre-driven. The output B 3 controls the input b 3 with H potential. The output B 8 controls the input b 8 with H potential, whereby the gate circuit 67 is pre-activated. From the gear B 4 controls in this case with a H-level pulse, the restoring ung of the shift registers 21 b and 22 and 90 at. The output B 5 controls the input b 5 of the circuit 70 with an H pulse. The resetting of the comma shift register 50 a is controlled by the output K 7, so that the comma digits of the dividend are only stored in the comma shift register 50 c / 1 by the comma index being shifted to the left. Now the divisor is entered into the shift registers 22 and 90 and then the G key is pressed, thus triggering the subtractive division process. In this case, the circuit 6 first delivers eight right shift clocks via its output F 8 for the comma shift register 50 c / 1/2 , with which the comma index n is clocked 8 positions to the right. After this shift of the comma index n by 8 digits to the right, the actual division process begins. In the course of this division process, the shift clocks from the pulse counter 80 of the circuit 60 are counted from the first subtraction without a carry and the output of the AND circuit 10 of the circuit 60 then has an H potential if the result number in the shift register 90 is one Has a length of 8 digits. Thus, the H potential of the output of the AND circuit 10 of the circuit 60 flips the flip-flop 5 of the circuit 12 b into its right-hand position and thus the division sequence switches off. In this case too, the end run is switched on via the AND circuit 52 of the circuit 12 c and thus also the function A of the circuit 75 , in which, however, the gate circuit 47 is not pre-activated and thus only the gate circuit 49 is pre-activated. Thus, the outputs H 2 and H 3 are blocked. The H pulse of the output H 1 also controls the resetting of the comma shift register 50 a. With the H pulse of the output H 4, the comma index n from the comma shift register 50 c / 1 is also faded into the comma shift register 50 a. The H pulse of the output H 5 also triggers the automatic clocking of the result number in the shift register 90 . This clocking of the result number in the shift register 90 is also controlled in advance by the output FL of the display circuit 45 and thus also ends with the HL potential change of the output F L. The gate circuit 63 is also above its input k 3 at H potential and thus not at H potential during the division process.

Falls diese erste Zahl als erster Summand verarbeitet werden soll, wird die Taste A (Addition) angetippt. Damit wird vom Ausgang B 1 auch der Eingang b 1 mit H-Potential angesteu ert, womit auch die Tor-Schaltungen 7 und 8 vor-angesteuert sind. Der Ausgang C 4 steuert hierbei mit einem H-Impuls die Rückstellung der Schieberegister 21a und 22 und 90 an. Der Ausgang C 5 steuert hierbei mit einem H-Impuls den Ein gang c 5 der Schaltung 70 an. Die Rückstellung des Komma- Schieberegisters 50a wird hierbei vom Ausgang K 7 angesteu ert, womit die Komma-Stellen des ersten Summanden nur noch im Komma-Schieberegister 50c/1 gespeichert sind, indem der Komma-Index soweit nach links verlagert ist. Nun folgt das Eintippen des zweiten Summanden in die Schieberegister 22 und 90 und dann das Antippen der Taste G und somit die Aus lösung des Additions-Ablaufs, wobei zunächst die Schaltung 60 über ihren Ausgang C 8 acht Zusatz-Takte für die Schalt ung 43 liefert, welche nicht oder nur teilweise gebraucht werden. Wenn der erste Summand (Schieberegister 21 b) zwei Komma-Stellen mehr hat, als der zweite Summand (Schiebere gister 22), liefert der Ausgang C 7 zwei Nach-Takte, mit denen das Schieberegister 22 und das Komma-Schieberegister 50a nach links nach-getaktet werden. Wenn im gegenteiligen Fall der zweite Summand (Schieberegister 22) zwei Komma- Stellen mehr hat, als der erste Summand (Schieberegister 21 b) liefert der Ausgang B 7 zwei Nach-Takte, mit denen das Schieberegister 21b und das Komma-Schieberegister 50c/1 nach links nach-getaktet werden. Nach dieser Zusatz-Takt- Lieferung des Ausgangs C 8 hat auch der Ausgang der Und- Schaltung 8 der Schaltung 60 H-Potential und beginnt somit der eigentliche Additions-Ablauf, bei dem die Impuls-Schalt ung 32 nur ein mal Takt-durchgesteuert wird, weil hierbei der Eingang e 8 der Schaltung 12 d an H-Potential liegt. Hierbei liefert die Und-Schaltung 47 der Schaltung 12 d über die Oder-Schaltung 4 und den Ausgang F 4 einen H-Impuls, welcher über die Oder-Schaltung 17 der Schaltung 12b das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung kippt. Damit ist diese Addition abgeschlossen und befindet sich die Ergebniszahl wie bei Multiplikation zunächst in der Speicherreihe 25. Somit ist auch der Schluß-Zyklus der Schaltung 75 genau gleich, wie bei Multiplikation und sind somit die Tor-Schaltungen 47 und 49 vor-angesteuert. If this first number is to be processed as the first summand, the A (addition) key is pressed. In this way, input B 1 is also controlled with high potential from output B 1, which means that gate circuits 7 and 8 are also pre-controlled. The output C 4 controls the reset of the shift registers 21 a and 22 and 90 with an H pulse. The output C 5 controls the input c 5 of the circuit 70 with an H pulse. The resetting of the comma shift register 50 a is controlled by the output K 7, so that the decimal places of the first addend are only stored in the comma shift register 50 c / 1 by the comma index being shifted to the left. Now follows the typing of the second summand in the shift registers 22 and 90 and then tapping the key G and thus triggering the addition process, the circuit 60 first providing eight additional clocks for the circuit 43 via its output C 8 which are not or only partially needed. If the first summand (shift register 21 b) has two more decimal places than the second summand (shift register 22 ), the output C 7 provides two post-clocks with which the shift register 22 and the comma shift register 50 a to the left be re-clocked. If in the opposite case the second term (shift register 22) two comma sites has more than the first term (shift register 21 b) supplies the output B 7 are two After clocks with which the shift register 21 b and the point shift register 50 c / 1 clocked to the left. After this additional clock delivery of the output C 8, the output of the AND circuit 8 of the circuit 60 has H potential and thus the actual addition process begins, in which the pulse circuit 32 is clocked only once , because here the input e 8 of the circuit 12 d is at H potential. Here, the AND circuit 47 of the circuit 12 d supplies an H pulse via the OR circuit 4 and the output F 4, which sends the flip-flop 5 of the circuit 12 b into its right via the OR circuit 17 of the circuit 12 b Position tilts. This addition is thus completed and, as in the case of multiplication, the result number is initially in the memory row 25 . Thus, the closing cycle of circuit 75 is exactly the same as in multiplication and the gate circuits 47 and 49 are thus pre-activated.

Bei Subtraktion wird vor der Eingabe des Subtrahenden nicht die Taste A angetippt, sondern die Taste S angetippt und damit die Eingabe des Subtrahenden vor-angesteuert. Hierbei liegt der Eingang a 7 der Schaltung 10c nur an L-Potential, wie bei Division und ist somit die Tetraden-Schaltung 6 auf Subtraktion vor-angesteuert. Auch hierbei wird die zweite Zahl, in diesem Fall der Subtrahend, in die Schieberegister 22 und 90 eingetippt. Die sonstige Wirkungsweise bei der Eingabe der beiden Zahlen und beim Rechen-Ablauf ist gleich, wie bei Addition.In the case of subtraction, the A key is not tapped before the subtrahend is entered, but the S key is tapped and the input of the subtrahend is thus pre-activated. Here, the input a 7 of the circuit 10 c is only at L potential, as in the case of division, and the tetrad circuit 6 is thus pre-activated for subtraction. Here, too, the second number, in this case the subtrahend, is typed into the shift registers 22 and 90 . The other mode of action when entering the two numbers and the calculation process is the same as for addition.

Falls eine vorherige Ergebniszahl als Multiplikand weiter verarbeitet wird, wird die Taste R (Rückstellung) nicht an getippt, sondern gleich die Taste M (Multiplikation) ange tippt. Hierbei ist die Funktion B der Schaltung 75 vor-ange steuert und somit die Tor-Schaltung 48 vor-angesteuert und die Tor-Schaltungen 47 und 49 nicht vor-angesteuert. Somit kommen hierbei die Ausgänge K 1 bis K 3 der Schaltung 12 c zur Wirkung. Hierbei wird mit dem Antippen der Taste M auch die Eingabe des Multiplikators vor-angesteuert und steuert der Ausgang N 8 den Eingang n 8 mit einem H-Impuls an, wo mit die eingeschränkte Gesamt-Rückstellung angesteuert wird, wobei nur das Schieberegister 90 und das Komma-Schieberegis ter 50c nicht rückstell-angesteuert wird. Der H-Impuls des Ausgangs K 1 steuert hierbei über den Eingang k 1 die Tor- Schaltungen 64 und 62 an und somit die Einblendung der vor herigen Ergebniszahl in die Schieberegister 21a und 21 b und 22 an. Der H-Impuls des Ausgangs K 2 steuert den Eingang k 2 der Schaltung 70b an und somit die Rückstellung der Schieberegister 21a und 21b, weil hierbei das Flip-Flop 2 vom Ausgang A 6 über den Eingang a 6 in seine Links-Stellung gekippt wurde. Dieser H-Impuls des Ausgangs K 2 steuert nicht zusätzlich die Einblendung des Komma-Index m in das Komma-Schieberegister 50c/1 an, m weil das Komma-Schiebere gister 50c/1 (50c/1/2) nur bei der Gesamt-Rückstelltung rückgestellt wird. Der H-Impuls des Ausgangs K 3 steuert die Rückstellung des Schieberegisters 90 und des Komma- Schieberegisters 50a an. If a previous result number is processed as a multiplicand, the R (reset) key is not touched, but the M (multiplication) key is pressed immediately. Here, the function B of the circuit 75 is pre-activated and thus the gate circuit 48 is pre-activated and the gate circuits 47 and 49 are not pre-activated. Thus, the outputs K 1 to K 3 of the circuit 12 c come into effect here. Here, the input of the multiplier is also pre-controlled by pressing the M key and the output N 8 controls the input n 8 with an H pulse, where the restricted total reset is activated, with only the shift register 90 and that Comma shift register 50 c is not reset-controlled. The H pulse of the output K 1 controls the gate circuits 64 and 62 via the input k 1 and thus the display of the previous result number in the shift registers 21 a and 21 b and 22 . The H pulse of the output K 2 controls the input k 2 of the circuit 70 b and thus the resetting of the shift registers 21 a and 21 b, because here the flip-flop 2 from the output A 6 via the input a 6 to its left Position was tilted. This H-level pulse of the output K 2 controls not additionally the insertion of the comma Index m in the decimal point shift register 50 c / 1 in, m because the comma Schiebere gister 50 c / 1 (50 C / 1/2) only for the total provision is reset. The H pulse of the output K 3 controls the reset of the shift register 90 and the comma shift register 50 a.

Bei der Weiter-Verarbeitung der vorherigen Ergebniszahl als Dividend wird auch die Taste R nicht angetippt und somit gleich die Taste D angetippt und damit die Eingabe des Divisors vor-angesteuert. Hierbei wird auch vom Ausgang N 8 der Eingang n 8 mit einem H-Impuls angesteuert und damit die eingeschränkte Gesamt-Rückstellung angesteuert. Der H- Impuls des Ausgangs K 1 steuert hierbei über dem Eingang k 1 die Einblendung der vorherigen Ergebniszahl in die Schiebe register 21a und 21b und 22 an. Der H-Impuls des Ausgangs K 2 steuert auch den Eingang k 2 der Schaltung 70b an und somit die Rückstellung der Schieberegister 21b und 22, weil hierbei das Flip-Flop 3 vom Ausgang B 6 über den Eingang b 6 in seine Links-Stellung gekippt wurde. Der H-Impuls des Ausgangs K 3 steuert auch die Rückstellung des Schiebere gisters 90 und des Komma-Schieberegisters 50a an.When the previous result number is further processed as a dividend, the R key is not touched, and thus the D key is touched and the input of the divisor is therefore pre-activated. In this case, input N 8 is also controlled by output N 8 with an H pulse and thus the restricted total reset is controlled. The H pulse of the output K 1 controls the insertion of the previous number of results into the shift registers 21 a and 21 b and 22 via the input k 1. The H pulse of the output K 2 also controls the input k 2 of the circuit 70 b and thus the resetting of the shift registers 21 b and 22 , because the flip-flop 3 from the output B 6 via the input b 6 to its left Position was tilted. The H pulse of the output K 3 also controls the reset of the shift register 90 and the comma shift register 50 a.

Bei der Weiter-Verarbeitung der vorherigen Ergebniszahl als erster Summand oder als Minuend wird auch die Taste R nicht angetippt und somit gleich die Taste A oder S angetippt und damit die Eingabe des zweiten Summanden oder des Subtrahen den vor-angesteuert. Hierbei wird auch vom Ausgang N 8 der Eingang n 8 mit einem H-Impuls angesteuert und damit die eingeschränkte Gesamt-Rückstellung angesteuert. Der H-Impuls des Ausgangs K 1 steuert hierbei über den Eingang k 1 die Einblendung der vorherigen Ergebniszahl in die Schieberegis ter 21a und 21b und 22 an. Der H-Impuls des Ausgangs K 2 steuert auch den Eingang k 2 der Schaltung 70b an und so mit die Rückstellung der Schieberegister 21a und 22, weil hierbei das Flip-Flop 1 vom Ausgang C 6 über den Eingang c 6 in seine Links-Stellung gekippt wurde. Der H-Impuls des Ausgangs K 3 steuert hierbei auch die Rückstellung des Schieberegisters 90 und des Komma-Schieberegisters 50a an. When the previous result number is processed further as the first summand or as the minuend, the R key is not touched either and thus the A or S key is immediately tapped and the input of the second summand or subtrahen is thus activated. In this case, input N 8 is also controlled by output N 8 with an H pulse and thus the restricted total reset is controlled. The H pulse of the output K 1 controls the insertion of the previous result number into the shift registers 21 a and 21 b and 22 via the input k 1. The H pulse of the output K 2 also controls the input k 2 of the circuit 70 b and thus the resetting of the shift registers 21 a and 22 , because here the flip-flop 1 from the output C 6 via the input c 6 into its links Position has been tilted. The H pulse of the output K 3 also controls the resetting of the shift register 90 and the comma shift register 50 a.

Die Ausgänge A 4 und B 4 und C 4 sind vom Ausgang F 9 mit tels je einer Und-Schaltung mit 2 Eingängen vor-angesteu ert und somit gesperrt, wenn eine vorherige Ergebniszahl weiter-verarbeitet wird.The outputs A 4 and B 4 and C 4 are from the output F 9 each with an AND circuit with 2 inputs pre-activated ered and therefore blocked if a previous result number is processed further.

Soweit erforderlich, werden die V-Eingänge (v 2, v 3, v 4) nicht von ihrem zugehörigen V-Ausgang (V 2 oder V 3 oder V 4) angesteuert, sondern von Abzweigungen des Ausgangs K 3.If necessary, the V inputs (v 2, v 3, v 4) not from their associated V output (V 2 or V 3 or V 4) controlled, but by branches of the output K 3.

Claims

1. Electronic arithmetic circuit for all 4 types of arithmetic, the main circuit ( 10 ) consists of a switchable tetrad circuit ( 6 ) for addition and subtraction and a gate circuit system ( 100 ) and which fade in for all number transfer actions -Circuits and is designed so that it can also process decimal places and is also designed such that a previous result number can be further processed directly as a first summand or as a minuend or as a multiplicand or as a dividend, characterized in that the pulse circuit ( 23 ) controls the pulse circuit ( 32 ) in its cycle control and the pulse circuit ( 32 ) controls the pulse circuit ( 23 ) in its cycle control.

2. Electronic arithmetic circuit according to claim 1, characterized characterized that the restricted total reset is only activated if a previous result number is further processed.

3) Electronic arithmetic circuit according to claim 1 or Claims 1 and 2, characterized in that additional Reset controls required by the V- Outputs (V 2 to V 4) can be controlled.

4) Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that with the limited total reset (via the output N 8) only the shift register ( 90 ) and the comma shift register 50th c ( 50 c / 1 and 50 c / 2 ) cannot be reset-controlled.

5. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that a circuit ( 60 ) is used, the circuit ungs components are systematically arranged.

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the special version F is designed so that the division Switching off does not take place from the circuit ( 60 ), but directly from the shift register ( 90 ), the eighth line of which via an OR circuit with four inputs has an on control output which, with its LH potential change via the OR Circuit ( 17 ) flips the flip-flop ( 5 ) of the circuit ( 12 b) into its right position.