DE4230310A1

DE4230310A1 - Digital electronic circuit for multiplication, division, addition and subtraction - has switched tetrade circuit, shift registers combined with adder, and resets flip=flops by operation of key

Info

Publication number: DE4230310A1
Application number: DE19924230310
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-09-10
Publication date: 1994-03-31

Abstract

A digital electronic circuit provides all four basic arithmetic operations that are selected by operation of keys on a panel. The circuit is based around an adder logic circuit that is combined with a number of shift registers and a pulse generator. The input selections of the addition, subtraction, multiplication and division operations are controlled by flip flops (1-5) that receive reset inputs from the selector keys (M,D,A,S). Numbers entered include a decimal point. By actuation of a key (M), the flip-flops of one circuit (21b) are reset.

Description

Gegenstand der Erfindung ist die weitere Verbesserung der Type B der Rechenschaltung nach der Haupt-Patentanmeldung (P 42 23 125.6), welche mehrfach verbessert wurde und so mit in P 42 23 125.6 und in P 42 26 060.4 und in P 42 28 747.2 dargestellt und beschrieben ist. Die Rechenschaltung nach der vorliegenden Patentanmeldung ist somit auch für die Eingabe der ersten Zahl in das Schieberegister 21b oder in das Schieberegister 22 oder in das Schieberegister 21a mit einer Takt-Verschiebungs-Zusatz-Einrichtung ver sehen, womit jeweils eine Parallel-Eingabeschaltung mit 32 Tor-Und-Schaltungen eingespart wird.The invention relates to the further improvement of type B of the arithmetic circuit according to the main patent application (P 42 23 125.6), which has been improved several times and is thus represented in P 42 23 125.6 and in P 42 26 060.4 and in P 42 28 747.2 is described. The arithmetic circuit according to the present patent application is thus ver for entering the first number in the shift register 21 b or in the shift register 22 or in the shift register 21 a with a clock shift additional device, each with a parallel input circuit 32 gate-and-circuits is saved.

In Fig. 1 ist die Ziffern-Eingabeschaltung 20 dargestellt, welche in der Haupt-Patentanmeldung in Fig. 3 dargestellt ist. In Fig. 2a bis 2e ist das Steuerwerk 12 dargestellt, welches in der Haupt-Patentanmeldung in Fig. 4a bis 4d dargestellt ist. In Fig. 3 ist die Schaltung 60 darge stellt. In Fig. 4a und 4b ist das Schieberegister-Steuer werk 70 dargestellt. In Fig. 5 ist die Anordnung der Schie beregister 21a und 21b und 22 in bezug auf den Schiebere gister-Transfer dargestellt. In Fig. 6 ist der Impuls- Zähler 80 der Schaltung 60 dargestellt. In Fig. 7 ist die Schaltung 43 dargestellt. In Fig. 8 ist die Start-Schalt ung 38 dargestellt, welche gebraucht wird, damit die Schalt ung 60 exakt 8 Transfer-Takte liefert. In Fig. 9 ist die Zusatz-Schaltung 47 der Schaltung 60 dargestellt.In Fig. 1, the digit input circuit 20 is shown, which is shown in the main patent application in Fig. 3. In Fig. 2a to 2e, the control unit 12 is shown, which is displayed in the main patent application in Figs. 4a to 4d. In Fig. 3, the circuit 60 is Darge provides. In Fig. 4a and 4b, the shift register control unit 70 shown. In Fig. 5 the arrangement of the shift registers 21 a and 21 b and 22 is shown in relation to the shift register transfer. In FIG. 6, the pulse counter 80 of the circuit 60 illustrated. The circuit 43 is shown in FIG . In Fig. 8, the start circuit 38 is shown, which is needed so that the circuit 60 delivers exactly 8 transfer clocks. In Fig. 9, the additional circuit is the circuit 60 shown 47th

Die Ziffern-Eingabeschaltung 20 (Fig. 1) welche in der Haupt-Patentanmeldung in Fig. 3 dargestellt ist, besteht aus der Tastatur 14 und der Oder-Schaltung 1 mit 9 Eingän gen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder- Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 6 und 7, bestehend aus je 4 Und-Schalt ungen mit je 2 Eingängen und der Oder-Schaltung 9 mit 3 Eingängen und den zugehörigen Leitungen.The digit input circuit 20 ( FIG. 1), which is shown in the main patent application in FIG. 3, consists of the keyboard 14 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR - Circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 6 and 7 , consisting of 4 AND circuits each with 2 inputs and the OR- Circuit 9 with 3 inputs and the associated lines.

Die Teil-Schaltung 12a des Steuerwerks 12 (Fig. 2a) be steht aus der Schaltung 18 und den Tor-Schaltungen 27 und 28, welche aus je 4 Und-Schaltungen mit je 2 Eingängen be stehen und 4 Oder-Schaltungen 26 mit je 2 Eingängen und der Oder-Schaltung 29 mit 2 Eingängen und der Oder-Schaltung 68 mit 3 Eingängen und der Und-Schaltung 69 mit 2 Eingängen und den Negier-Schaltungen 31 und 32 und dem einfachen Flip- Flop 25 und den zugehörigen Leitungen. Das vierfache Zwei- Richtungs-Schieberegister hat die Nummer 90.The sub-circuit 12 a of the control unit 12 ( Fig. 2a) be consists of the circuit 18 and the gate circuits 27 and 28 , which consist of 4 AND circuits with 2 inputs each and 4 OR circuits 26 with each 2 inputs and the OR circuit 29 with 2 inputs and the OR circuit 68 with 3 inputs and the AND circuit 69 with 2 inputs and the negation circuits 31 and 32 and the simple flip-flop 25 and the associated lines. The fourfold two-way shift register has the number 90.

Die Teil-Schaltung 12b des Steuerwerks 12 (Fig. 2b) be steht aus 7 einfachen Flip-Flops 1 bis 7 und der Schaltung 60 und den Und-Schaltungen 10 bis 13 mit je 2 Eingängen und den Oder-Schaltungen 14 bis 16 und 22 mit je 2 Eingängen und den Oder-Schaltungen 9 und 17 mit je 3 Eingängen und den Negier-Schaltungen 21 und 58 und der Oder-Schaltung 59 und 6 Tipp-Schaltern 8 und den zugehörigen Leitungen.The sub-circuit 12 b of the control unit 12 ( FIG. 2b) consists of 7 simple flip-flops 1 to 7 and the circuit 60 and the AND circuits 10 to 13 , each with 2 inputs and the OR circuits 14 to 16 and 22 with 2 inputs each and the OR circuits 9 and 17 with 3 inputs each and the Negier circuits 21 and 58 and the OR circuit 59 and 6 toggle switches 8 and the associated lines.

Die Teil-Schaltung 12c des Steuerwerks 12 (Fig. 2c) be steht aus den einfachen Flip-Flops 25 und 23 und der Zu satz-Impuls-Schaltung 23 und den Und-Schaltungen 27 und 38 und 28 und 52 und 53 mit je 2 Eingängen und der Oder-Schalt ung 30 mit 2 Eingängen und der Oder-Schaltung 31 mit 3 Ein gängen und den Negier-Schaltungen 36 und 37 und der Tor- Schaltung 67, bestehend aus 3 Und-Schaltungen mit je 2 Ein gängen und den zugehörigen Leitungen.The sub-circuit 12 c of the control unit 12 ( Fig. 2c) be made up of the simple flip-flops 25 and 23 and the set pulse circuit 23 and the AND circuits 27 and 38 and 28 and 52 and 53 with each 2 inputs and the OR circuit 30 with 2 inputs and the OR circuit 31 with 3 inputs and the Negier circuits 36 and 37 and the gate circuit 67 , consisting of 3 AND circuits with 2 inputs and the associated lines.

Die Teil-Schaltung 12d des Steuerwerks 12 (Fig. 2d) be steht aus der Impuls-Schaltung 32 und der Impuls-Wechsel- Schaltung 36 und dem einfachen Flip-Flop 23 und den Und- Schaltungen 24 bis 29 und 47 mit je 2 Eingängen und 2 Und- Schaltungen 31 mit je 3 Eingängen und der Tor-Schaltung 48, bestehend aus 3 Und-Schaltungen mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 mit je 2 Eingängen und der Oder- Schaltung 34 mit 3 Eingängen und den Negier-Schaltungen 31 und 32 und 49 und den zugehörigen Leitungen.The sub-circuit 12 d of the control unit 12 ( FIG. 2d) consists of the pulse circuit 32 and the pulse changeover circuit 36 and the simple flip-flop 23 and the AND circuits 24 to 29 and 47 with 2 each Inputs and 2 AND circuits 31 with 3 inputs each and the gate circuit 48 , consisting of 3 AND circuits with 2 inputs each and the OR circuits 33 and 46 with 2 inputs each and the OR circuit 34 with 3 inputs and the Negier circuits 31 and 32 and 49 and the associated lines.

Die Teil-Schaltung 12e des Steuerwerks 12 (Fig. 2e) be steht aus den Schaltungen 13 und 30 und den einfachen Flip- Flops 34 und 35 und den Und-Schaltungen 36 bis 43 mit je 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und der Negier-Schaltung 47 und den zugehörigen Leitungen. Die Schaltungen 13 und 30 sind in P 42 18 870.9 dargestellt und beschrieben. Die Schaltung 13 besteht aus einer Umcodier- Schaltung, welche die betreffende Ziffer vom 5211-Code in den Zähl-Gode umcodiert und einem Impuls-Zähler. Die Schaltung 30 ist eine Programmierschaltung für die Anzahl der Multiplikatorziffern.The sub-circuit 12 e of the control unit 12 ( FIG. 2e) consists of the circuits 13 and 30 and the simple flip-flops 34 and 35 and the AND circuits 36 to 43 with 2 inputs each and the OR circuit 45 with 4 inputs and the negation circuit 47 and the associated lines. The circuits 13 and 30 are shown and described in P 42 18 870.9. The circuit 13 consists of a transcoding circuit which transcodes the relevant digit from the 5211 code into the counting code and a pulse counter. Circuit 30 is a programming circuit for the number of multiplier digits.

Die Schaltung 60 (Fig. 3) besteht aus dem Impuls-Zähler 80 und der Start-Schaltung 38 und den einfachen Flip-Flops 32 und 35 und den Und-Schaltungen 21 bis 27 und 37 mit je 2 Eingängen und der Und-Schaltung 28 mit 3 Eingängen und den Oder-Schaltungen 29 und 30 mit je 2 Eingängen und den Ne gier-Schaltungen 33 und 34 und 39 und den Oder-Schaltungen 42 und 43 mit je 2 Eingängen und den Und-Schaltungen 44 und 45 mit je 2 Eingängen und der Negier-Schaltung 46 und der Spezial-Schaltung 47 und den zugehörigen Leitungen.The circuit 60 ( FIG. 3) consists of the pulse counter 80 and the start circuit 38 and the simple flip-flops 32 and 35 and the AND circuits 21 to 27 and 37 with 2 inputs each and the AND circuit 28 with 3 inputs and the OR circuits 29 and 30 with 2 inputs each and the Ne gier circuits 33 and 34 and 39 and the OR circuits 42 and 43 with 2 inputs each and the AND circuits 44 and 45 with 2 inputs each and the negation circuit 46 and the special circuit 47 and the associated lines.

Das Schieberegister- und Komma-Steuerwerk 70 (Fig. 4a und 4b) besteht aus den Flip-Flops 1 bis 5 und der Schaltung 43 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 3 Und- Schaltungen 7 mit je 2 Eingängen und den Und-Schaltungen 8 und 9 mit je 2 Eingängen und den Oder-Schaltungen 10 und 11 mit je 2 Eingängen und den Oder-Schaltungen 12 und 13 mit je 3 Eingängen und 5 Oder-Schaltungen 14 mit je 2 Eingängen und der Oder-Schaltung 15 und 2 Oder-Schaltungen 17 mit je 3 Eingängen und 2 Oder-Schaltungen 16 mit je 2 Eingängen und der Oder-Schaltung 18 mit 5 Eingängen und der Oder- Schaltung 19 mit 4 Eingängen und den zugehörigen Leitungen. The shift register and comma control unit 70 ( FIGS. 4a and 4b) consists of the flip-flops 1 to 5 and the circuit 43 and 5 AND circuits 6 with 2 inputs each and 3 AND circuits 7 with 2 inputs each and the AND circuits 8 and 9 , each with 2 inputs and the OR circuits 10 and 11 , each with 2 inputs, and the OR circuits 12 and 13 , each with 3 inputs, and 5 OR circuits 14 , each with 2 inputs, and the OR circuit 15 and 2 OR circuits 17 with 3 inputs each and 2 OR circuits 16 with 2 inputs each and the OR circuit 18 with 5 inputs and the OR circuit 19 with 4 inputs and the associated lines.

Der Impuls-Zähler 80 der Schaltung 60 (Fig. 6) besteht aus 9 Flip-Flops 1 bis 9 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 5 Ein gegen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und 2 Dioden 19 und den Zuge hörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Schalt-Ausgang hat die Bezeichnung b. Die Rückstell- Eingänge haben die Bezeichnungen r und r4.The pulse counter 80 of the circuit 60 ( FIG. 6) consists of 9 flip-flops 1 to 9 and 7 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the negation circuit 13 and the OR circuit 14 with 5 one against and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and 2 diodes 19 and the lines belonging to the train. The pulse input has the designation a. The switching output has the designation b. The reset inputs have the designations r and r4.

Die Schaltung 43 (Fig. 7) besteht aus dem einfachen Flip- Flop 7 und 7 Und-Schaltungen 2 mit je 2 Eingängen und 8 Und-Schaltungen 3 mit je 2 Eingängen und der Oder-Schaltung 4 mit 7 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Und-Schaltungen 6 bis 9 mit je 2 Eingängen und der Negier-Schaltung 10 und den zugehörigen Leitungen. Der Zu satz-Takt-Eingang hat die Bezeichnung a. Der Nach-Takt- Ausgang für das Schieberegister 22 und für das Komma-Schie beregister 50c/1/2 hat die Bezeichnung b. Der Nach-Takt- Ausgang für das Schieberegister 21b und das Komma-Schiebe register 50a hat die Bezeichnung c. Bei Addition und Sub traktion ist das Komma-Schieberegister 50c dem Schiebere gister 22 zugeordnet und das Komma-Schieberegister 50c/1 dem Schieberegister 21b zugeordnet.The circuit 43 ( FIG. 7) consists of the simple flip-flop 7 and 7 AND circuits 2 with 2 inputs each and 8 AND circuits 3 with 2 inputs each and the OR circuit 4 with 7 inputs and the OR circuit 5 with 8 inputs and the AND circuits 6 to 9 with 2 inputs each and the negation circuit 10 and the associated lines. The additional clock input has the designation a. The post-clock output for the shift register 22 and for the comma shift register 50 c / 1/2 has the designation b. The post-clock output for the shift register 21 b and the comma shift register 50 a has the designation c. With addition and subtraction, the comma shift register 50 c is assigned to the shift register 22 and the comma shift register 50 c / 1 is assigned to the shift register 21 b.

Die Zusatz-Schaltung 55 (Fig. 5) für die Schieberegister- Transfer-Takt-Ansteuerungen 90-21b und 90-22 und 90-21a und die zugehörigen Tor-Schaltungen besteht aus den Tor-Schalt ungen 61 und 63, welche aus je 4 Und-Schaltungen mit je 2 Eingängen bestehen und den einfachen Flip-Flops 67 bis 69 und 3 Und-Schaltungen 71 und 16 Dioden 72 und den zugehöri gen Leitungen. Das Schieberegister 90 ist in Fig. 2 darge stellt.The additional circuit 55 ( Fig. 5) for the shift register transfer clock controls 90-21 b and 90-22 and 90-21 a and the associated gate circuits consists of the gate circuits 61 and 63 , which consist of 4 AND circuits with 2 inputs each and the simple flip-flops 67 to 69 and 3 AND circuits 71 and 16 diodes 72 and the associated lines. The shift register 90 is shown in Fig. 2 Darge.

Die Start-Schaltung 38 (Fig. 8) besteht aus 4 einfachen Flip-Flops 1 bis 4 und 2 Und-Schaltungen 5 und den Und- Schaltungen 6 und 7 mit je 2 Eingängen und der Negier- Schaltung 8 und dem weiteren einfachen Flip-Flop 9 und 2 Und-Schaltungen 10 und 2 Und-Schaltungen 11 mit je 2 Ein gängen und 2 Negier-Schaltungen 12 und den zugehörigen Leitungen. Der Takt-Eingang hat die Bezeichnung a. Der Takt- Ausgang hat die Bezeichnung b. Der Rückstell-Eingang hat die Bezeichnung r.The start circuit 38 ( FIG. 8) consists of 4 simple flip-flops 1 to 4 and 2 AND circuits 5 and the AND circuits 6 and 7 with 2 inputs each and the negation circuit 8 and the further simple flip-flop Flop 9 and 2 AND circuits 10 and 2 AND circuits 11 , each with 2 inputs and 2 negation circuits 12 and the associated lines. The clock input has the designation a. The clock output has the designation b. The reset input has the designation r.

Die Zusatz-Schaltung 47 der Schaltung 60 (Fig. 9) besteht aus den einfachen Flip-Flops 1 und 2 und 3 Und-Schaltungen 3 bis 5 mit je 2 Eingängen und der Negier-Schaltung 6 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Be zeichnung a. Der Impuls-Ausgang hat die Bezeichnung b. Der Spezial-Rückstell-Ausgang hat die Bezeichnung c. Der Rückstell-Eingang hat die Bezeichnung r.The additional circuit 47 of the circuit 60 ( FIG. 9) consists of the simple flip-flops 1 and 2 and 3 AND circuits 3 to 5 with 2 inputs each and the negation circuit 6 and the associated lines. The pulse input has the designation a. The pulse output has the designation b. The special reset output has the designation c. The reset input has the designation r.

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21a und 21b links-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schiebere gister 50c/1 und 50c/2 links-verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Komma-Schieberegister 50c/1 und 50c/2 rechts-verschiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma-Schieberegister 50a links-verschiebend Takt angesteuert.The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1 , the shift register 22 is clock-controlled, shifting to the left. From the output 2 , the shift registers 21a and 21b are clock-driven, shifting to the left. From the output 3 , the shift register 90 is clock-shifted to the left. From the output 4 , the shift register 90 is clock-shifted to the right. From the output 5 , the comma-shift register 50 c / 1 and 50 c / 2 left-shift-clock-controlled. From the output 6 , the comma shift register 50 c / 1 and 50 c / 2 clock-shifted to the right. From the output 7 , the comma shift register 50 a is driven clock-shift clock.

Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Aus gang ND steuert den Eingang nd an. Der Ausgang N3 steu ert die Anzeigeschaltung 45 an. Der Ausgang A1 steuert den Eingang a1 an. Der Ausgang B1 steuert den Eingang b1 an. Der Ausgang M8 steuert den Eingang m8 an. Der Ausgang A3 steuert den Eingang a3 an. Der Ausgang B3 steuert den Eingang b3 an. Der Ausgang A7 steuert den Eingang a7 an. Die Ausgänge S1 steuern die Eingänge s1 an. Die Ausgänge S2 steuern die Eingänge s2 an. Die Ausgänge W steuern die Eingänge w an. Die Ausgänge D sind vierfach und steuern die Parallel-Eingänge q4 der Anzeigeschaltung 45 an. Der Aus gang I steuert den Eingang i an. Der Ausgang K steuert den Eingang k an. Der Ausgang A4 steuert die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang B4 steuert auch die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang A5 steuert den Eingang a5 an. Der Ausgang B5 steuert den Eingang b5 an. Der Ausgang a4 steuert auch die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang a5 steuert den Eingang c5 an. Der Ausgang C steu ert den Eingang c an. Der Ausgang F4 steuert den Eingang f4 an. Der Ausgang F5 steuert den Eingang f5 an. Der Ein gang h wird entweder vom Ausgang H oder vom Ausgang N rück stell-angesteuert. Die Ausgänge NK steuern die Eingänge nk an. Der Ausgang L1 steuert die Rückstellung des Schiebe registers 21b an. Vom Ausgang L2 wird die Tor-Schaltung zwischen der Speicherreihe 25 und dem Schieberegister 21b angesteuert und somit der Inhalt der Speicherreihe 25 in das Schieberegister 21b eingeblendet. Der Ausgang L3 steuert die Rückstellung der Speicherreihe 25 an. Der Ausgang a6 steuert den Eingang c6 an. Der Ausgang a7 steuert den Ein gang c7 an. Der Ausgang L5 steuert den Eingang l5 an. Der Ausgang L6 steuert den Eingang l6 an. Der Ausgang L7 steuert den Eingang l7 an. Der Ausgang E steuert den Ein gang e an. Der Ausgang Q steuert den Eingang q an. Der Aus gang V steuert den Eingang v an. Der Ausgang V2 steuert den Eingang v2 an. Der Ausgang V3 steuert den Eingang v3 an. Der Ausgang P steuert den Eingang p an. Die Ausgänge F steu ern die Eingänge f an. Die Eingänge t1 und t2 und t3 wer den mit der Takt-Frequenz angesteuert. Die Eingänge u2 lie gen im Betriebszustand ständig an H-Potential. Die Eingänge r werden von Abzweigungen des Ausgangs R1 rückstell-ange steuert. Der Ausgang E4 steuert den Eingang e4 an. Der Ausgang E5 steuert den Eingang e5 an. Der Ausgang E7 steuert den Eingang e7 an. Der Ausgang E8 steuert den Ein gang e8 an. Der Ausgang Y steuert die Rückstellung des Schieberegisters 90 und der Komma-Schieberegister 50c/1 und 50c/2 an. The other controls are as follows: The ND output controls the nd input. The output N3 controls the display circuit 45 . Output A1 controls input a1. Output B1 controls input b1. The output M8 controls the input m8. Output A3 controls input a3. The output B3 controls the input b3. Output A7 controls input a7. The outputs S1 control the inputs s1. Outputs S2 control inputs s2. The outputs W control the inputs w. The outputs D are fourfold and control the parallel inputs q4 of the display circuit 45 . The output I controls the input i. The output K controls the input k. Output A4 controls the resetting of the comma shift register 50 a. The output B4 also controls the resetting of the comma shift register 50 a. Output A5 controls input a5. The output B5 controls the input b5. The output a4 also controls the resetting of the comma shift register 50 a. Output a5 controls input c5. The output C controls the input c. Output F4 controls input f4. Output F5 controls input f5. Input h is reset-controlled either by output H or by output N. The outputs NK control the inputs nk. The output L1 controls the reset of the sliding register 21 b. From the output of the gate circuit L2 between the storage array 25 and the shift register 21 b is driven and thus the content of the memory row 25 b displayed in the shift register 21st The output L3 controls the resetting of the memory row 25 . Output a6 controls input c6. The output a7 controls the input c7. Output L5 controls input l5. The output L6 controls the input l6. Output L7 controls input l7. The output E controls the input e. The Q output controls the q input. The output V controls the input v. Output V2 controls input v2. The output V3 controls the input v3. The output P controls the input p. The outputs F control the inputs f. The inputs t1 and t2 and t3 who are driven with the clock frequency. The inputs u2 are constantly at H potential in the operating state. The inputs r are reset-controlled by branches of the output R1. Output E4 controls input e4. Output E5 controls input e5. Output E7 controls input e7. The output E8 controls the input e8. The output Y controls the resetting of the shift register 90 and the comma shift registers 50 c / 1 and 50 c / 2 .

Bei der Eingabe der ersten Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) ergibt sich die Wirkungs weise wie folgt: Vor dem Eintippen der ersten Zahl muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung wird vom Ausgang ND der Eingang nd mit H- Potential angesteuert und ist somit die Tor-Schaltung 6 vor angesteuert und steuert der Ausgang N3 die Anzeigeschalt ung 45 mit H-Potential an. Somit wird die erste Zahl (ers ter Summand oder Minuend oder Multiplikand oder Dividend) über die Tastatur 14 und die Eingänge s1 und die Oder- Schaltungen 26 in das Schieberegister 90 eingetippt und er scheint diese Zahl im Anzeigefeld der Anzeigeschaltung 45, weil diese Anzeigeschaltung 45 mit H-Potential angesteuert wird. Ein eventuelles Komma wird über die Taste P an der richtigen Stelle eingetippt und somit links-verschiebend in die Komma-Schieberegister 50a und 50c/1 eingetippt, womit beide Komma-Indexe m und n um die entsprechende Anzahl Stel len nach links verlagert sind. Hierbei wird der Komma-Index n des Komma-Schieberegisters 50c/1 deshalb mit nach links getaktet, weil bei Multiplikation die Komma-Stellen von Multiplikand und Multiplikator addiert werden und bei Divi sion die Komma-Stellen des Divisors subtrahiert werden, in dem diese in der entgegengesetzten Richtung (nach rechts) eingetaktet werden und somit die Komma-Stellen des Dividen den nach links eingetaktet sein müssen. Damit befindet sich die erste Zahl im Schieberegister 90 und sind beide Komma- Indexe um dieselbe Stellen-Anzahl nach links getaktet, so fern diese erste Zahl Komma-Stellen aufweist. Die Komma- Schieberegister 50c/1 und 50c/2 werden gemeinsam nach links oder nach rechts getaktet.When entering the first number (first summand or minuend or multiplicand or dividend), the effect is as follows: Before typing in the first number, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. In this basic position, the input ND is controlled by the output ND with H potential and the gate circuit 6 is thus controlled before and the output N3 controls the display circuit 45 with H potential. The first number (first summand or minuend or multiplicand or dividend) is thus typed into the shift register 90 via the keyboard 14 and the inputs s1 and the OR circuits 26 and this number appears in the display field of the display circuit 45 because this display circuit 45 is controlled with H potential. A possible comma is typed in at the right place using the P key and thus typed left-shifting into the comma shift registers 50 a and 50 c / 1 , whereby both comma indexes m and n are shifted to the left by the corresponding number of digits . Here, the comma index n of the comma shift register 50 c / 1 is clocked to the left because, when multiplying, the decimal places of the multiplicand and multiplier are added and, for division, the decimal places of the divisor are subtracted by dividing them be clocked in the opposite direction (to the right) and thus the decimal places of the divide which must be clocked to the left. The first number is thus in the shift register 90 and both comma indices are clocked to the left by the same number of digits, insofar as this first number has comma digits. The comma shift registers 50 c / 1 and 50 c / 2 are clocked together to the left or to the right.

Falls eine Multiplikation zur Ausführung kommt, wird als erstes die Taste M (Multiplikation) angetippt. Hierbei kippt das Flip-Flop 1 der Schaltung 12b in seine Links-Stellung und wird während der Dauer dieses Antippens die Impuls- Schaltung 23 Takt-durchgesteuert und damit der Transfer 90- 22 durchgesteuert, bei dem die Schaltung 23 zunächst über den Ausgang C6 und den Eingang c6 die eingeschränkte Ge samt-Rückstellung ansteuert und dann der Ausgang L7 den Eingang l7 der Schaltung 55 mit einem H-Impuls ansteuert und dann der Ausgang C7 den Eingang c7 mit einem H-Impuls ansteuert. Somit ist nun die S8-Takt-Lieferung der Schalt ung 60 vor-angesteuert und liefert diese Schaltung 60 über ihren Ausgang S8 acht Transfer-Takte, mit denen die erste Zahl, in diesem Fall der Multiplikand, vom Schieberegister 90 in das Schieberegister 22 getaktet wird. Am Ende dieser Transfer-Takt-Ansteuerung befindet sich somit die erste Zahl (Multiplikand) im Schieberegister 22. Beim Antippen der Tas te M mit anschließender Links-Kippung des Flip-Flops 1 haben die Ausgänge A3 und A7 und M8 und A1 und N3 H-Potential. Hierbei steuert der Ausgang A3 den Eingang a3 an, womit in der Schaltung 12d der Multiplikations-Ablauf vor-angesteu ert ist. Vom Ausgang A7 wird die Tetraden-Schaltung 6 auf Addition vor-angesteuert. Vom Ausgang M8 wird die Schaltung 60 Überbrückungs-angesteuert. Der Ausgang A1 steuert den Ein gang a1 an, womit die Tor-Schaltung 6 vor-angesteuert ist. Vom Ausgang N3 wird die Anzeigeschaltung 45 mit H-Potential angesteuert. Somit kann und wird nun über die Tastatur 14 der Multiplikator in das Schieberegister 90 eingetippt, nach dem sich der Multiplikand bereits im Schieberegister 22 be findet. Die vor diesem Eintippen des Multiplikators erfor derliche Rückstellung des Komma-Schieberegisters 50a er folgt mittels H-Impuls vom Ausgang A4 beim Antippen der Taste M; hierbei liefert auch der Ausgang A5 einen H-Impuls, welcher den Eingang a5 der Schaltung 70 ansteuert. Auch beim Eintippen dieses Multiplikators wird die Taste P an der richtigen Stelle angetippt, wenn diese Zahl- Komma-Stel len aufweist. Hierbei liefert der Ausgang 7 der Schaltung 70 für das Komma-Schieberegister 50a zwei Links-Verschiebe takte, wenn dieser Multiplikator 2 Komma-Stellen aufweist und der Ausgang 5 dieser Schaltung 70 für das Komma-Schiebe register 50c/1 auch zwei Links-Verschiebetakte aus demselben Grund. Damit befinden sich beide Eingabezahlen in ihren Schieberegistern und sind die Komma-Stellen bereits verarbei tet, weil vom Komma-Schieberegister 50a aus nacheinander die Eingabe dieser Zahlen mittels der Anzeigeschaltung 45 angezeigt wurde und weil die Komma-Stellen dieser beiden Zahlen (Multiplikand und Multiplikator) im Komma-Schiebe register 50c/1 mittels aufeinanderfolgender Eintippung zu sammen-addiert wurden. Somit liegt nun schon für die Ergeb niszahl die Komma-Index-Stellung fest, wenn dieser Komma- Index des Komma-Schieberegisters 50c/1 nicht noch zusammen mit der Ergebniszahl nach rechts getaktet wird.If a multiplication is carried out, first press the M (multiplication) key. Here, the flip-flop toggles 1 of the circuit 12 b to its left position and the pulse circuit by controlled clock 23 during the duration of the tapping and thus the transfer 90- 22 by controlled, in which the circuit 23 is initially via output C6 and the input c6 drives the restricted total reset and then the output L7 drives the input l7 of the circuit 55 with an H pulse and then the output C7 drives the input c7 with an H pulse. Thus, the S8 clock delivery of the circuit 60 is pre-activated and delivers this circuit 60 via its output S8 eight transfer clocks with which the first number, in this case the multiplicand, is clocked from the shift register 90 into the shift register 22 becomes. At the end of this transfer clock control, the first number (multiplicand) is therefore in the shift register 22 . When the M button is pressed and the flip-flop 1 is subsequently tilted to the left, the outputs A3 and A7 and M8 and A1 and N3 have H potential. In this case, the output A3 controls the input a3, so that the multiplication sequence is pre-controlled in the circuit 12 d. Tetrad circuit 6 is pre-driven on addition from output A7. The circuit 60 is bridged-controlled from the output M8. The output A1 controls the input a1, whereby the gate circuit 6 is pre-activated. The display circuit 45 is driven with an H potential from the output N3. Thus, the multiplier can and is now typed into the shift register 90 via the keyboard 14 , after which the multiplicand is already found in the shift register 22 . The prior to this typing of the multiplier necessary resetting of the comma shift register 50 a he follows by means of an H pulse from output A4 when the M key is pressed; output A5 also supplies an H pulse, which drives input a5 of circuit 70 . Even when this multiplier is typed in, the P key is pressed in the right place if it has number-decimal places. Here, the output 7 supplied by the circuit 70 for the comma shift register 50 a two left-shift clocks when this multiplier has 2 decimal sites and the output 5 of the circuit 70, register for the comma shift 50 c / 1 two left- Shift clocks for the same reason. This means that both input numbers are in their shift registers and the decimal places have already been processed, because from the comma shift register 50 a the input of these numbers was successively displayed by means of the display circuit 45 and because the decimal places of these two numbers (multiplicand and multiplier ) were added together in the comma shift register 50 c / 1 by successive typing. This means that the comma index position is already determined for the result number if this comma index of the comma shift register 50 c / 1 is not clocked to the right together with the result number.

Dann folgt das Antippen der Taste G und somit die Auslösung des additiven Multiplikations-Ablaufs. Hierbei ist die Schaltung 60 mittels H-Potential-Ansteuerung vom Ausgang M8 aus überbrückt und wird somit sofort mit dem Antippen der Taste G dieser Multiplikations-Ablauf ausgelöst, bei dem nacheinander die Multiplikator-Ziffern aufgearbeitet werden. Wenn die letzte (erste) Multiplikatorziffer aufgearbeitet ist, wird von der Programmierschaltung 30 aus über die Und- Schaltungen 42 und 24 und die Oder-Schaltung 46 und den Ausgang F4 mittels H-Impuls das Flip-Flop 5 in seine Rechts-Stellung gekippt und damit der Multiplikations-Ab lauf ausgeschaltet. Mit diesem H-Impuls wird außerdem vom Ausgang F6 die Multiplikations-Ergebniszahl von der Spei cherreihe 25 in das Schieberegister 90 eingeblendet. Die Vor- Ansteuerung der Tor-Schaltung 66 erfolgt hierbei vom Aus gang E5. Damit befindet sich die Ergebniszahl im Schiebe register 90 und ist der Komma-Index n des Komma-Schiebere gisters 50c/1 in den Ausgangsteil der Schaltung 45 einge blendet und liegt die Anzeigeschaltung nach kurzer Unter brechung erneut an H-Potential, weil nun die Negier-Schalt ung 32 der Schaltung 12a wieder H-Potential an ihrem Aus gang hat und erscheint somit die Ergebniszahl einschließ lich Komma in der Anzeige. Das Schieberegister 90 wird bei Addition und Subtraktion und Multiplikation beim Antippen der Taste G rückstell-angesteuert, damit zum Schluß diese Ergebniszahl mittels H-Impuls vom Ausgang F6 in dieses Schieberegister 90 eingeblendet werden kann. This is followed by pressing the G key and thus triggering the additive multiplication process. In this case, the circuit 60 is bridged by means of H potential control from the output M8 and this multiplication sequence is triggered immediately by pressing the G key, in which the multiplier digits are processed one after the other. When the last (first) multiplier digit has been worked up, the flip-flop 5 is flipped into its right position by the programming circuit 30 via the AND circuits 42 and 24 and the OR circuit 46 and the output F4 by means of an H pulse thus the multiplication sequence is switched off. With this H pulse, the multiplication result number from the memory row 25 is also faded into the shift register 90 by the output F6. The pre-control of the gate circuit 66 takes place here from the output E5. So that the result number is in the shift register 90 and the comma index n of the comma shift register 50 c / 1 is faded into the output part of the circuit 45 and the display circuit is again after a brief interruption at H potential, because now Negation circuit 32 of circuit 12 a again has H potential at its output and the result number including the comma appears in the display. The shift register 90 is reset-controlled in the event of addition and subtraction and multiplication when the G key is pressed, so that finally this result number can be faded into this shift register 90 by means of an H pulse from the output F6.

Falls eine Division zur Ausführung kommt und die erste Zahl, in diesem Fall der Dividend, bereits im Schieberegister 90 gespeichert ist, ergibt sich die weitere Wirkungsweise bei der Zahlen-Eingabe wie folgt: In diesem Fall wird dann die Taste D (Division) angetippt. Hierbei kippt das Flip-Flop 2 der Schaltung 12b in seine Links-Stellung und wird auch während der Dauer dieses Antippens die Impuls-Schaltung 23 Takt-durchgesteuert und damit der Transfer 90-21a durchge steuert, bei dem die Schaltung 23 zunächst über den Ausgang C6 und den Eingang c6 die eingeschränkte Gesamt-Rückstell ung ansteuert und dann der Ausgang L5 den Eingang l5 der Schaltung 55 mit einem H-Impuls ansteuert und dann der Aus gang C7 den Eingang c7 mit einem H-Impuls ansteuert. Somit ist nun die S8-Takt-Lieferung der Schaltung 60 vor-angesteu ert und liefert diese Schaltung 60 über ihren Ausgang S8 acht Transfer-Takte, mit denen die erste Zahl, in diesem Fall der Dividend, vom Schieberegister 90 in das Schiebere gister 21a getaktet wird. Am Ende dieser Transfer-Takt-An steuerung befindet sich somit die erste Zahl (Dividend) im Schieberegister 21a. Beim Antippen der Taste D mit anschlie ßender Links-Kippung des Flip-Flops 2 haben die Ausgänge B1 und N3 H-Potential. Hierbei steuert der Ausgang B1 den Eingang b1 an, womit die Tor-Schaltungen 6 und 7 vor-ange steuert sind. Vom Ausgang N3 wird hierbei auch die Anzeige Schaltung 45 mit H-Potential angesteuert. Somit kann und wird nun über die Tastatur 14 der Divisor in die Schiebere gister 22 und 90 eingetippt, nachdem sich der Dividend be reits im Schieberegister 21a befindet. Die vor diesem Eintippen des Divisors erforderliche Rückstellung des Komma- Schieberegisters 50a erfolgt mittels H-Impuls vom Ausgang B4 beim Antippen der Taste D; hierbei liefert auch der Aus gang B5 einen H-Impuls, welcher den Eingang b5 der Schalt ung 70 ansteuert. Auch beim Eintippen dieses Divisors wird die Taste P an der richtigen Stelle angetippt, wenn dieser Divisor Komma-Stellen aufweist. Somit liefert hierbei der Ausgang 7 der Schaltung 70 für das Komma-Schieberegister 50a zwei Links-Verschiebetakte, wenn dieser Divisor zwei Komma-Stellen hat und der Ausgang 6 der Schaltung 70 für das Komma-Schieberegister 50c/1/2 zwei Rechts-Verschiebetakte aus demselben Grund. Damit befinden sich beide Eingabe-Zah len in ihrem Schieberegister und sind die Zahleneingabe- Komma-Stellen verarbeitet, weil vom Komma-Schieberegister 50a aus nacheinander die Eingabe dieser Zahlen mittels der Anzeigeschaltung 45 angezeigt wurde und weil die Komma- Stellen dieser beiden Zahlen (Dividend und Divisor) jeweils in der richtigen Richtung in das Komma-Schieberegister 50c/1/2 eingetippt wurden.If a division is carried out and the first number, in this case the dividend, is already stored in shift register 90 , the further effect when entering numbers is as follows: In this case, the D (division) key is then pressed. Here flips the flip-flop 2 of the circuit 12 b into its left position and the pulse circuit 23 is clock-controlled and also controls the transfer 90-21 a during the duration of this tapping, in which the circuit 23 is initially controlled the output C6 and the input c6 drives the restricted total reset and then the output L5 drives the input l5 of the circuit 55 with an H pulse and then the output C7 drives the input c7 with an H pulse. Thus, the S8 clock delivery of the circuit 60 is pre-controlled and supplies this circuit 60 via its output S8 eight transfer clocks with which the first number, in this case the dividend, from the shift register 90 to the shift register 21 a is clocked. At the end of this transfer clock control is thus the first number (dividend) in the shift register 21 a. When the button D is pressed and the flip-flop 2 is subsequently tilted to the left, the outputs B1 and N3 have H potential. Here, the output B1 controls the input b1, which controls the gate circuits 6 and 7 in advance. The display circuit 45 with H potential is also driven by the output N3. Thus, the divisor can be typed into the shift registers 22 and 90 via the keyboard 14 after the dividend is already in the shift register 21 a. The comma shift register 50 a must be reset before this input of the divisor by means of an H pulse from output B4 when the D key is pressed; output B5 also supplies an H pulse, which drives input b5 of circuit 70 . Even when this divisor is typed in, the P key is tapped in the right place if the divisor has commas. Thus, the output 7 of the circuit 70 for the comma shift register 50 a supplies two left shift clocks if this divisor has two decimal places and the output 6 of the circuit 70 for the comma shift register 50 c / 1/2 two right Shift clocks for the same reason. This means that both input numbers are in their shift register and the number input decimal places have been processed, because from the comma shift register 50 a the input of these numbers was successively displayed by means of the display circuit 45 and because the decimal places of these two numbers ( Dividend and divisor) were typed in the right direction into the comma shift register 50 c / 1/2 .

Dann folgt das Antippen der Taste G und somit die Auslösung des subtraktiven Divisions-Ablaufs. Hierbei liefert zunächst der Ausgang F8 der Schaltung 60 acht H-Impulse, weil hier bei vom Parallel-Ausgang des Ausgangs DC der Schaltung 12b die Schaltung 60 mit H-Potential angesteuert wird. Somit liefert hierbei der Ausgang F8 der Schaltung 60 acht H-Im pulse, mit denen das Komma-Schieberegister 50c/1/2 nach rechts Takt-angesteuert wird, womit der Komma-Index n dieses Komma-Schieberegisters um 8 Stellen nach rechts getaktet wird. Nach dieser Spezial-Takt-Durchsteuerung der Schaltung 60 beginnt der eigentliche Divisions-Ablauf, bei dem der Divisor in den einzelnen Relativ-Stellungen so lange vom Kopfstück des Dividenden subtrahiert wird, bis die Tetraden- Schaltung 6 einen Übertrag hat. Hierbei wird somit der Divi dend zwischenzeitlich immer um eine oder mehrere Stellen nach links getaktet. Wenn die sich im Schieberegister 90 bildende Ergebniszahl eine Länge von 8 Stellen aufweist, wird mittels der zweiten Sonder-Funktion der Schaltung 60 der Divisions-Ablauf ausgeschaltet. Hierbei wird nur der Im puls-Zähler 80 der Schaltung 60 mit Zähl-Impulsen angesteu ert, welche der Ausgang der Und-Schaltung 10 der Schaltung 12b liefert. Somit wird der Divisions-Ablauf dann ausge schaltet, wenn sich das End-Flip-Flop des Impuls-Zählers 80 in seiner Links-Stellung befindet, weil dann die Und-Schalt ung 37 der Schaltung 60 an ihrem Ausgang H-Potential hat, das über die Oder-Schaltung 17 das Flip-Flop 5 in seine Rechts-Stellung kippt. Die Schaltung 60 wird somit bei Divi sion drei mal gebraucht, weil zuerst der Takt-Transfer 90- 21a durchgesteuert wird und dann nach dem Antippen der Taste G der Komma-Index n im Komma-Schieberegister 50c/1/2 um 8 Stellen nach rechts getaktet wird und dann die Verschiebe takte der Schieberegister 21a/21b gezählt werden, damit der Divisions-Ablauf zum richtigen Zeitpunkt abgebrochen wird.This is followed by pressing the G key and thus triggering the subtractive division process. Here, initially F8 provides the output of the circuit 60 eight H pulses, because here at the parallel output of the DC output of the circuit 12 b, the circuit 60 is driven with H potential. Thus, the output F8 of the circuit 60 supplies eight H-Im pulses with which the comma shift register 50 c / 1/2 is clock-driven to the right, with which the comma index n of this comma shift register is clocked by 8 digits to the right becomes. After this special cycle control of the circuit 60 , the actual division process begins, in which the divisor in the individual relative positions is subtracted from the header of the dividend until the tetrad circuit 6 has a carry. Here, the divi dend is always clocked to the left by one or more digits. If the result number formed in the shift register 90 has a length of 8 digits, the division process is switched off by means of the second special function of the circuit 60 . Here, only the pulse counter 80 of the circuit 60 is driven with counting pulses, which the output of the AND circuit 10 of the circuit 12 b provides. Thus, the division process is switched off when the end flip-flop of the pulse counter 80 is in its left position, because then the AND circuit 37 of the circuit 60 has H potential at its output, that The flip-flop 5 tilts into its right position via the OR circuit 17 . The circuit 60 is thus at Divi sion taken three times because first the clock transfer 90- 21 a is turned on and then after pressing the G key point of index n in decimal shift register 50 c / 2.1 to 8 digits is clocked to the right and then the shift clocks of shift register 21 a / b 21 are counted so that the division process is terminated at the right time.

Falls eine Addition zur Ausführung kommt und die erste Zahl (in diesem Fall der erste Summand) bereits im Schieberegis ter 90 gespeichert ist, ergibt sich die Wirkungsweise bei der Zahlen-Eingabe wie folgt: In diesem Fall wird dann die Taste A (Addition) angetippt. Hierbei kippt das Flip-Flop 3 der Schaltung 12b in seine Links-Stellung und wird auch während der Dauer dieses Antippens die Impuls-Schaltung 23 Takt-durchgesteuert und damit der Transfer 90-21b durchge steuert, bei dem die Schaltung 23 zunächst über den Ausgang C6 und den Eingang c6 die eingeschränkte Gesamt-Rückstell ung ansteuert und dann der Ausgang L6 den Eingang l6 der Schaltung 55 mit einem H-Impuls ansteuert und dann der Aus gang C7 den Eingang c7 mit einem H-Impuls ansteuert. Somit ist nun die S8-Takt-Lieferung der Schaltung 60 vor-angesteu ert und liefert diese Schaltung 60 über ihren Ausgang S8 acht Transfer-Takte, mit denen die erste Zahl, in diesem Fall der erste Summand, vom Schieberegister 90 in das Schie beregister 21b getaktet wird. Am Ende dieser Transfer-Takt- Ansteuerung befindet sich somit die erste Zahl (erster Sum mand) im Schieberegister 21b. Beim Antippen der Taste A mit anschließender Links-Kippung des Flip-Flops 3 haben die Ausgänge B1 und N3 H-Potential. Hierbei steuert der Aus gang B1 den Eingang b1 an, womit die Tor-Schaltungen 6 und 7 vor-angesteuert sind. Vom Ausgang N3 wird hierbei auch die Anzeigeschaltung 45 mit H-Potential angesteuert. Somit kann und wird nun über die Tastatur 14 der zweite Summand in die Schieberegister 22 und 90 eingetippt, nachdem sich der erste Summand bereits im Schieberegister 21a befindet. Die vor diesem Eintippen des zweiten Summanden erforderliche Rückstellung des Komma-Schieberegisters 50a erfolgt mittels H-Impuls vom Ausgang C4 beim Antippen der Taste A; hierbei liefert auch der Ausgang C5 einen H-Impuls, welcher den Eingang c5 der Schaltung 70 ansteuert. Auch beim Eintippen dieses zweiten Summanden wird die Taste P an der richtigen Stelle angetippt, wenn dieser zweite Summand Komma-Stellen aufweist. Bei diesem zweiten Summmanden werden die Komma- Stellen nur in das Komma-Schieberegister 50a eingetippt, das beim Antippen der Taste A rückgestellt wurde. Damit be findet sich der Komma-Index des ersten Summanden im Komma- Schieberegister 50c/1 und der Komma-Index des zweiten Sum manden im Komma-Schieberegister 50a.If an addition is carried out and the first number (in this case the first summand) is already stored in the shift register 90 , the mode of operation when entering the numbers is as follows: In this case, the A (addition) key is pressed . Here, the flip-flop 3 of the circuit 12 b flips into its left position and the pulse circuit 23 is clock-controlled and also controls the transfer 90-21 b during the duration of this tapping, in which the circuit 23 is initially controlled the output C6 and the input c6 drives the restricted total reset and then the output L6 drives the input l6 of the circuit 55 with an H pulse and then the output C7 drives the input c7 with an H pulse. Thus, the S8 clock delivery of the circuit 60 is pre-controlled and delivers this circuit 60 via its output S8 eight transfer clocks with which the first number, in this case the first summand, from the shift register 90 to the shift register 21 b is clocked. At the end of this transfer clock control is the first number (first sum mand) in the shift register 21 b. When the button A is pressed and the flip-flop 3 is subsequently tilted to the left, the outputs B1 and N3 have H potential. In this case, the output B1 controls the input b1, whereby the gate circuits 6 and 7 are pre-activated. The output circuit N3 also controls the display circuit 45 with H potential. Thus, and is now using the keyboard 14 of the second term in the shift registers 22 and 90 typed after the first term is already in the shift register 21 a. The comma shift register 50 a must be reset before this second summand is entered by means of an H pulse from output C4 when the A key is pressed; in this case the output C5 also supplies an H pulse which drives the input c5 of the circuit 70 . Even when this second addend is typed in, the P key is pressed at the correct position if this second addend has decimal places. With this second summand, the decimal places are only typed into the comma shift register 50 a, which was reset when the A key was pressed. Thus, the comma index of the first summand is in the comma shift register 50 c / 1 and the comma index of the second sum is in the comma shift register 50 a.

Dann folgt das Antippen der Taste G und somit die Auslösung des Additions-Ablaufs, wobei zunächst die Schaltung 60 über ihren Ausgang C8 acht Zusatz-Takte für die Schaltung 43 liefert, welche nicht oder nur zum Teil gebraucht werden. Falls der erste Summand, welcher sich im Schieberegister 21b befindet, zwei Komma-Stellen mehr hat als der zweite Summand, welcher sich im Schieberegister 22 befindet, lie fert der Ausgang c der Schaltung 43 zwei H-Impulse, mit de nen der zweite Summand (Schieberegister 22) und der zuge hörige Komma-Index m (Komma-Schieberegister 50a) um zwei Stellen nach links nachgetaktet werden. Im umgekehrten Fall liefert der Ausgang b der Schaltung 43 zwei H-Impulse, mit denen der erste Summand (Schieberegister 21b) und der zu gehhörige Komma-Index n (Komma-Schieberegister 50c/1 um 2 Stellen nach links nachgetaktet werden. Dann folgt der ei gentliche Additions-Ablauf, bei dem die Impuls-Schaltung 32 nur einmal Takt-durchgesteuert wird, weil hierbei die Ein gänge e7 und e8 an H-Potential liegen. Der Additions-Ab lauf wird vom Ausgang der Und-Schaltung 47 der Schaltung 12d mit einem H-Impuls ausgeschaltet. Hierbei kippt auch das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung. Die Additions-Ergebniszahl wird dann auch von der Speicher reihe 25 in das Schieberegister 90 eingeblendet, wie eine Multiplikations-Ergebniszahl. Die Additions-Ergebniszahl wird dann noch automatisch nach rechts getaktet, wenn sie ein Komma und Null-Schluß-Ziffern aufweist und andererseits im Zwischen-Bereich mit den erforderlichen Null-Ziffern ergänzt. Diese Lücken-Auffüllung mit Null-Ziffern erfolgt mittels der Anzeigeschaltung 45 automatisch. This is followed by tapping the G key and thus triggering the addition sequence, the circuit 60 initially providing eight additional clocks for the circuit 43 via its output C8, which are not used or are only used in part. If the first term, which is located in the shift register 21 b, two point locations more than the second term, which is located in the shift register 22, lie the output fert c of the circuit 43 has two H-pulses with de NEN the addend (Shift register 22 ) and the associated comma index m (comma shift register 50 a) can be re-clocked two places to the left. In the opposite case, the output b of the circuit 43 supplies two H-pulses with which the first summand (shift register 21 b) and the associated comma index n (comma shift register 50 c / 1 are re-clocked by 2 digits to the left. Then follows the actual addition sequence, in which the pulse circuit 32 is clock-controlled only once, because here the inputs e7 and e8 are at high potential. The addition sequence is determined by the output of the AND circuit 47 Circuit 12 d switched off with an H pulse, whereby flip-flop 5 of circuit 12 b also tilts to its right position. The addition result number is then also faded in by memory row 25 into shift register 90 , like a multiplication The addition result number is then automatically clocked to the right if it has a comma and zero-closing digits and, on the other hand, is supplemented with the required zero digits in the intermediate area - Numbers are generated automatically by means of the display circuit 45 .

Bei Subtraktion wird vor der Eingabe des Subtrahenden nicht die Taste A angetippt, sondern die Taste S angetippt. Hier bei hat der Ausgang A7 nur L-Potential und ist somit die Tetraden-Schaltung 6 auf Subtraktion vor-angesteuert. Der Subtrahend wird somit nach dem Antippen der Taste S in die Schieberegister 22 und 90 eingetippt. Die sonstige Wirk ungsweise bei der Eingabe der beiden Zahlen (Minuend und Subtrahend) ist gleich wie bei der Eingabe der beiden Ein gabezahlen bei Addition (erster Summand und zweiter Sum mand).In the case of subtraction, the A key is not tapped before the subtrahend is entered, but the S key is tapped. In this case, the output A7 has only L potential and the tetrad circuit 6 is thus pre-activated for subtraction. The subtrahend is thus typed into the shift registers 22 and 90 after the S key has been pressed. The other mode of operation when entering the two numbers (minuend and subtrahend) is the same as when entering the two input numbers when adding (first addend and second addend).

Falls eine vorherige Ergebniszahl weiter-verarbeitet wird, wird die Taste R (Rückstellung) nicht angetippt und somit gleich die Taste A angetippt und dann der zweite Summand in die Schieberegister 22 und 90 eingetippt oder gleich die Taste S angetippt und dann der Subtrahend in die Schiebere gister 22 und 90 eingetippt oder gleich die Taste"M ange tippt und dann der Multiplikator nur in das Schieberegister 90 eingetippt oder gleich die Taste D angetippt und dann der Divisor in die Schieberegister 22 und 90 eingetippt.If a previous result number is processed further, the R key (reset) is not touched and thus the A key is pressed immediately and then the second summand is typed into the shift registers 22 and 90 or the S key is pressed immediately and then the subtrahend is pushed into the slider gister 22 and 90 typed or immediately the key "M is typed and then the multiplier just typed into the shift register 90 or just typed the key D and then the divisor typed into the shift registers 22 and 90 .

Der Ausgang C8 steuert den Eingang c8 an. Der Abgang F8 steuert den Eingang f8 an. Der Ausgang S8 steuert den Ein gang s8 an. Die Eingänge und die Ausgänge a bis h der Schaltung 60 (Fig. 2b) haben in Fig. 3 die richtige Bezeichnung.The output C8 controls the input c8. The outlet F8 controls the input f8. The output S8 controls the input s8. The inputs and the outputs a to h of the circuit 60 ( FIG. 2b) have the correct designation in FIG. 3.

Die Impuls-Schaltung 23 ist so ausgebildet, wie sie in P 42 26 060.4 in Fig. 3 dargestellt ist. Das Flip-Flop 47 der Schaltung 60 wird somit nur mit einem H-Impuls in seine Links-Stellung gekippt. The pulse circuit 23 is designed as shown in P 42 26 060.4 in Fig. 3. The flip-flop 47 of the circuit 60 is thus only tilted into its left position with an H pulse.

Die Schaltung 12b (Fig. 2b) weist zusätzliche Rückstell- Leitungen auf, welche nicht dargestellt sind. Diese zusätz lichen, nicht dargestellten Rückstell-Ansteuerungen ergeben sich wie folgt: Beim Antippen der Taste M werden zusätzlich die Flip-Flops 2 bis 4 dieser Schaltung 12b rückstell-ange steuert. Beim Antippen der Taste D werden zusätzlich die Flip-Flops 1 und 3 und 4 dieser Schaltung 12b rückstell angesteuert. Beim Antippen der Taste A werden zusätzlich die Flip-Flops 1 und 2 dieser Schaltung 12b rückstell-ange steuert. Beim Antippen der Taste S werden zusätzlich die Flip-Flops der Schaltung 12b rückstell-angesteuert.The circuit 12 b (Fig. 2b) has additional restoring lines which are not shown. These additional union, not shown reset controls result as follows: When the button M is pressed, the flip-flops 2 to 4 of this circuit 12 b are also reset-controlled. When the D button is pressed, the flip-flops 1 and 3 and 4 of this circuit 12 b are also reset. When the A button is pressed, the flip-flops 1 and 2 of this circuit 12 b are also reset-controlled. When the S button is pressed, the flip-flops of the circuit 12 b are also reset-controlled.

Bei der Ausführung 3 dieser Rechenschaltung sind die Ausgänge A4 und B4 und C4 nicht angeordnet, welche die Rückstellung des Komma-Schieberegisters 50a ansteuern und erfolgt diese Rückstellung über den Ausgang C6, welcher die Grund-Gesamt-Rückstellung ansteuert. Während bei der Gesamt-Rückstellung (Antippen der Taste R) die gesamte Re chenschaltung rückgestellt wird, wird bei der Grund-Gesamt- Rückstellung vom Ausgang C6 das Schieberegister 90 und das Komma-Schieberegister 50c/1 und 50c/2 nicht rückge stellt. Der Unterschied zwischen Gesamt-Rückstellung und Grund-Gesamt-Rückstellung besteht also nur darin, daß bei der Grund-Gesamt-Rückstellung über den Eingang c6 das Schieberegister 90 und das Komma-Schieberegister 50c/1 und 50c/2 nicht rückgestellt werden und außerdem die Flip- Flops 1 bis 4 der Schaltung 12b nicht rückgestellt werden. Bei der Gesamt-Rückstellung (Antippen der Taste R) wird das Schieberegister 90 und das Komma-Schieberegister 50c/1 und 50c/2 vom Ausgang Y rück-gestellt und die Flip-Flops 1 bis 4 der Schaltung 12b direkt rückgestellt.In version 3 of this arithmetic circuit, the outputs A4 and B4 and C4 are not arranged, which control the resetting of the comma shift register 50 a, and this resetting takes place via the output C6, which controls the basic total resetting. While in the total reset (tapping the R key) the entire computing circuit is reset, the shift register 90 and the comma shift register 50 c / 1 and 50 c / 2 are not reset in the basic total reset of the output C6 . The only difference between total reset and basic total reset is that in the basic total reset via input c6 the shift register 90 and the comma shift register 50 c / 1 and 50 c / 2 are not reset and in addition, the flip-flops 1 to 4 of the circuit 12 b are not reset. With the total reset (tapping the R key), the shift register 90 and the comma shift register 50 c / 1 and 50 c / 2 are reset by the output Y and the flip-flops 1 to 4 of the circuit 12 b are reset directly.

Auch bei dieser Ausführung 3 sind die mit Anspruch 1 bis 4 erfaßten Sonder-Rückstell-Ansteuerungen der Flip-Flops 1 bis 4 der Schaltung 12b erforderlich. Die Leitungen dieser Sonder-Rückstell-Ansteuerungen sind nirgends dargestellt und somit auch in Fig. 12b nicht dargestellt.In this embodiment 3 , too, the special reset controls of the flip-flops 1 to 4 of the circuit 12 b, which are covered by claims 1 to 4, are required. The lines of these special reset controls are not shown anywhere and are therefore not shown in FIG. 12b.

Claims

1. Electronic arithmetic circuit for all 4 arithmetic types, the main circuit ( 10 ) of which consists of a switchable tetrad circuit ( 6 ) for addition and subtraction and a gate circuit system ( 100 ) and which is displayed by inserting the memory array ( 25 ) brings into the shift register ( 21 b) the main number transfer actions and for the number shifts from the shift register ( 90 ) to the shift register ( 21 a) and from the shift register ( 90 ) to the shift register ( 21 b) and from Shift register ( 90 ) in the shift register ( 22 ) brings the shift register clock shift to use, characterized in that when the button (M) is pressed, the flip-flops ( 2 to 4 ) of this circuit ( 12 b) are reset-controlled will.

2. Electronic arithmetic circuit according to claim 1, characterized in that when the button (D) is tapped, the flip-flops ( 1 and 3 and 4 ) of this circuit ( 12 b) are actuated back.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that when tapping the button (A) the flip-flops ( 1 and 2 ) of this circuit ( 12 b) are reset-controlled.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that when the button (S) is tapped, the flip-flops ( 1 and 2 and 4 ) of this circuit ( 12 b) set back -controlled.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the addition of the subtraction of the comma shift register ( 50 a) and ( 50 c / 1 ) is interchanged and that the comma index (n) is the comma index of the first addend or minute end and the comma index (m) is the comma index of the second addend or subtrendend.

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the shift register control unit ( 70 ) detects all shift register clock controls.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the reset position of the pulse counter Circuit ( 18 ) by means of an AND circuit ( 53 ) from the output of the flip-flop ( 25 ) is pre-driven.

8. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the circuit ( 60 ) has an additional circuit ( 47 ) which causes the pulse counter ( 80 ) to be reset during the first counting pulse and controls the counting input of the pulse counter ( 80 ) with the further incoming pulses.

9. Electronic computing circuit according to claim 8, characterized in that the pulse counter ( 80 ) from the circuit ( 47 ) is reset to the counter reading 1.