DE4307013A1

DE4307013A1 - Multiplication-division circuit III

Info

Publication number: DE4307013A1
Application number: DE19934307013
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-02-01
Filing date: 1993-03-05
Publication date: 1994-10-13

Abstract

In the arithmetic circuit according to the subject of the invention, all input numbers are typed into the result shift register (22). <IMAGE>

Description

Gegenstand der Erfindung ist die Type E der Rechenschaltung nach P 43 02 710.3. Bei dieser Rechenschaltung Type E werden beide Eingabezahlen nur in das Schieberegister 22 eingetippt. Aus diesem Grund kamen bei der Ziffern-Eingabeschaltung 20 die Tor-Schaltungen 6 und 7 in Wegfall.The invention relates to Type E of the computing circuit according to P 43 02 710.3. In this type E arithmetic circuit, both input numbers are only typed into the shift register 22 . For this reason, the gate circuits 6 and 7 were eliminated in the digit input circuit 20 .

In der vorliegenden Patentanmeldung sind nur diejenigen Schaltungen dargestellt, welche die Haupt-Patentanmeldung P 43 02 710.3 noch nicht aufweist oder welche verbessert oder weiterentwickelt wurden.In the present patent application only those are Circuits shown which are the main patent application P 43 02 710.3 does not yet have or which is improved or have been further developed.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2a bis 2c ist das Steuerwerk 15 dargestellt, welches aus den Teil-Schaltungen 15a bis 15c besteht. In Fig. 2d ist eine Zusatz-Schaltung dargestellt. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist das Schieberegister- und Komma-Steuerwerk 15/2 dargestellt. In Fig. 5 ist die Impuls-Schaltung 27 dargestellt. In Fig. 6 ist die Anzeigeschaltung 45 dargestellt. In Fig. 7a und 7b ist die Gesamt-Darstellung dargestellt. In Fig. 8 ist die Schaltung 35 dargestellt. Auch bei dieser Rechenschalt ung ist jetzt in der Schaltung 10 b die Speicherreihe 62 hinter dem Schieberegister 12b angeordnet.In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In Fig. 2a to 2c, the control unit 15 is shown, which consists of the sub-circuits 15 a to 15 c. An additional circuit is shown in FIG. 2d. In Fig. 3 the numeric input circuit 20 is shown. In Fig. 4, the shift register and comma control unit 15/2 is shown. In FIG. 5, the pulse circuit 27 is shown. In FIG. 6, the display circuit 45 is shown. The overall representation is shown in FIGS. 7a and 7b. The circuit 35 is shown in FIG . Ung Also in this arithmetic circuit is now in the circuit 10 b, the memory row 62 disposed behind the shift register b 12th

Das Steuerwerk 15 (Fig. 2a bis 2c) besteht aus den Teil- Schaltungen 15a bis 15c, welche in Fig. 2a bis 2c darge stellt sind. Dieses Steuerwerk 15 besteht aus den Schaltun gen 16 und 27 und 35 und 4 Tipp-Schaltern 10 und den Flip- Flops 11 bis 13 und 17 bis 21 und den Und-Schaltungen 26 und 28 und 29 und 31 bis 34 und 37 und 47 und 57 mit je 2 Ein gängen und den Oder-Schaltungen 24 und 36 und 38 bis 40 und 43 und 45 und 46 und 49 mit je 2 Eingängen und der Oder- Schaltung 51 mit 3 Eingängen und 4 Und-Schaltungen 48 und den zugehörigen Leitungen.The control unit 15 ( Fig. 2a to 2c) consists of the sub-circuits 15 a to 15 c, which are shown in Fig. 2a to 2c Darge. This control unit 15 consists of the circuits 16 and 27 and 35 and 4 tip switches 10 and the flip-flops 11 to 13 and 17 to 21 and the AND circuits 26 and 28 and 29 and 31 to 34 and 37 and 47 and 57 with 2 inputs and the OR circuits 24 and 36 and 38 to 40 and 43 and 45 and 46 and 49 with 2 inputs each and the OR circuit 51 with 3 inputs and 4 AND circuits 48 and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus 11 Tipp-Schaltern 26 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schalt ung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Ein gängen und der Oder-Schaltung 5 mit 8 Eingängen und der Ne gier-Schaltung 9 und 2 Oder-Schaltungen 10 und 11 mit je 2 Eingängen und der Und-Schaltung 12 mit 2 Eingängen und der zugehörigen Leitungen.The digit input circuit 20 ( Fig. 3) consists of 11 tap switches 26 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the Ne gier circuit 9 and 2 OR circuits 10 and 11 with 2 inputs each and the AND circuit 12 with 2 inputs and the associated lines.

Das Schieberegister- und Komma-Steuerwerk 15/2 (Fig. 4) be steht aus den Flip-Flops 11 und 13 und 14 und den Und- Schaltungen 17 bis 20 mit je 2 Eingängen und den Oder- Schaltungen 21 und 22 mit je 2 Eingängen und der Oder- Schaltung 23 mit 2 Eingängen und den zugehörigen Leitungen. In dieser Fig. 4 ist das Ergebnis-Schieberegister 22 nur vereinfacht dargestellt (als einfaches Schieberegister). Die Komma-Schieberegister haben die Nummern 40a bis 40c.The shift register and comma control unit 15/2 ( FIG. 4) consists of the flip-flops 11 and 13 and 14 and the AND circuits 17 to 20 with 2 inputs each and the OR circuits 21 and 22 with 2 each Inputs and the OR circuit 23 with 2 inputs and the associated lines. In this Fig. 4 shows the result shift register 22 is shown only in simplified form (as a simple shift register). The comma shift registers have the numbers 40 a to 40 c.

Die Schaltung 35 (Fig. 8) besteht aus der Impuls-Schaltung 32, welche rundum Takt-durchgesteuert wird und der Impuls- Wechselschaltung 36 und den Flip-Flops 49 und 61 und 62 und der Oder-Schaltung 51 und der Negier-Schaltung 63 und den Und-Schaltungen 64 und 65 mit je 2 Eingängen und den zuge hörigen Leitungen.The circuit 35 ( FIG. 8) consists of the pulse circuit 32 which is clock-controlled all round and the pulse changeover circuit 36 and the flip-flops 49 and 61 and 62 and the OR circuit 51 and the negation circuit 63 and the AND circuits 64 and 65 with 2 inputs each and the associated lines.

Der Ausgang A steuert den Eingang a an. Der Ausgang B steu ert den Eingang b an. Der Ausgang A2 steuert die Rückstell ung des Komma-Schieberegisters 40b an. Der Ausgang A5 steuert den Eingang a5 an. Der Ausgang B5 steuert den Ein gang b5 an. Der Ausgang N steuert die Rückstellung des Schieberegister 22 an. Der Ausgang S steuert mit einem oder mehreren H-Impulsen die Setzung des Dividenden "1" (mit der Wertigkeit 1) im Schieberegister 12b an. Der Ausgang b3 steuert den Eingang b3 der Anzeigeschaltung 45 an. Der Aus gang E steuert die Rückstellung des Schieberegisters 12c an. Der Ausgang F steuert die Tor-Schaltung 52 an und somit die Einblendung der vorherigen Zwischen-Ergebniszahl von der Speicherreihe 25 in das Schieberegister 12c an. Der Ausgang H steuert die Rückstellung der Speicherreihe 25 an. Der Aus gang K steuert den Eingang k an. Der Ausgang P steuert den Eingang p an. Der Ausgang U steuert den Eingang u an. Der Ausgang E2 steuert den Eingang e2 an. Der Ausgang V steu ert den Eingang v an. Der Ausgang W steuert den Eingang w an. Die Eingänge t1 bis t3 werden mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Betriebszustand stän dig an H-Potential. Der Ausgang D steuert mit einem H-Impuls den Eingang d an und somit die Einblendung des Schieberegis ters 22 in die Speicherreihe 64 über die Tor-Schaltung 53 an. Der Ausgang C steuert mit einem H-Impuls die Rückstellung der Schieberegister 12b und 12c an, wobei der Dividend 1 nicht gesetzt wird. Der Ausgang D2 steuert über den Eingang d2 die Tor-Schaltung 55 an und somit die Einblendung des ersten Multiplikanden von der Speicherreihe 62 in das Schie beregister 12b an. Der Ausgang D3 steuert mit einem H-Im puls die Einblendung des Komma-Index n2 in das Komma-Schie beregister 40b an. Der Ausgang L steuert mit einem H-Impuls die Rückstellung der Impuls-Schaltung 32 an. Die Aus gänge S3 steuern über 4 Oder-Schaltungen mit je 2 Eingängen das Schieberegister 22 an. Die Ausgänge NK steuern die Ein gänge nk der Haupt-Schaltung 10 an. Der Ausgang F2 steuert die Tor-Schaltung zwischen dem Komma-Schieberegister 40c und der Anzeigeschaltung 45 an und somit die Einblendung des Komma-Index m in die Anzeigeschaltung 45 an. Der Ausgang F3 steuert die Rückstellung des Komma-Schieberegisters 40b an. Die Ausgänge F2 und F3 sind mittels einer Und-Schaltung mit 2 Eingängen vom Ausgang des Flip-Flops 13 der Teil- Schaltung 15a vor-angesteuert, damit sie nur bei Multipli kation zur Wirkung kommen. Output A controls input a. Output B controls input b. The output A2 controls the reset of the comma shift register 40 b. Output A5 controls input a5. The output B5 controls the input b5. The output N controls the resetting of the shift register 22 . The output S controls with one or more H-pulses, the reduction of the dividend is "1" (with value 1) in the shift register 12 to b. The output b3 controls the input b3 of the display circuit 45 . The output E controls the reset of the shift register 12 c. The output F controls the gate circuit 52 and thus the insertion of the previous intermediate result number from the memory row 25 into the shift register 12 c. The output H controls the resetting of the memory row 25 . The output K controls the input k. The output P controls the input p. Output U controls input u. The output E2 controls the input e2. The output V controls the input v. The output W controls the input w. The inputs t1 to t3 are controlled with the clock frequency. In the operating state, the inputs u2 are constantly at H potential. The output D controls the input d with an H pulse and thus the fade-in of the shift register 22 in the memory row 64 via the gate circuit 53 . The output C controls the resetting of the shift registers 12 b and 12 c with an H pulse, whereby the dividend 1 is not set. The output D2 via the input controls d2, the gate circuit 55 and thus the insertion of the first multiplicand of the memory row 62 in the slide beregister 12 b on. The output D3 controls the insertion of the comma index n2 into the comma shift register 40 b with an H pulse. The output L controls the reset of the pulse circuit 32 with an H pulse. The outputs S3 control the shift register 22 via 4 OR circuits with 2 inputs each. The outputs NK control the inputs nk of the main circuit 10 . The output F2 controls the gate circuit between the comma shift register 40 c and the display circuit 45 and thus controls the insertion of the comma index m in the display circuit 45 . The output F3 controls the resetting of the comma shift register 40 b. The outputs F2 and F3 are pre-controlled by means of an AND circuit with 2 inputs from the output of the flip-flop 13 of the sub-circuit 15 a, so that they only come into effect when multiplication.

Die Ausgänge 1 bis 7 der Schaltung 15/2 steuern die Schie beregister wie folgt an: Der Ausgang 1 steuert das Komma- Schieberegister 40b links-verschiebend an. Der Ausgang 2 steuert das Schieberegister 12 (12b und 12c) links-ver schiebend an. Der Ausgang 3 steuert das Komma-Schieberegis ter 40c links-verschiebend an. Der Ausgang 4 steuert das Komma-Schieberegister 40b rechts-verschiebend an. Der Aus gang 5 steuert das Komma-Schieberegister 40a rechts-ver schiebend an. Der Ausgang 6 steuert das Schieberegister 22 links-verschiebend an. Der Ausgang 7 steuert das Schiebe register 22 rechts-verschiebend an.The outputs 1 to 7 of the circuit 15/2 control the shift registers as follows: Output 1 controls the comma shift register 40 b shifting to the left. The output 2 controls the shift register 12 ( 12 b and 12 c) to shift left-ver. Output 3 controls the comma shift register 40 c to shift left. The output 4 controls the comma shift register 40 b shifting to the right. The output 5 controls the comma shift register 40 a shifting right-ver. The output 6 controls the shift register 22 to shift to the left. The output 7 controls the shift register 22 to shift to the right.

Mittels Antippen der Taste M wird die Eingabe des zweiten Multiplikanden vor-angesteuert. Mittels Antippen der Taste D wird die Eingabe des Divisors vor-angesteuert. Mittels Antippen der Taste G wird der Divisions-Ablauf ausgelöst oder Multiplikations-Ablauf ausgelöst, welcher mittels zwei Divisionen erfolgt. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückstell-angesteuert.By pressing the M key, the second is entered Multiplicands pre-triggered. By pressing the button D the input of the divisor is pre-activated. Means Tapping the G button initiates the division process or multiplication process triggered, which by means of two Divisions done. By pressing the R key, the entire arithmetic circuit reset-controlled.

Bei den Ausführungen B wird das Schieberegister 12b nicht mittels einem oder mehreren H-Impulsen des Ausgangs S der Schaltung 20 rückstell-angesteuert, sondern mittels H-Impuls vom Ausgang D5 der Schaltung 15c. Die Setzung des Divi denden "1" erfolgt bei diesen Ausführungen B mittels H-In puls vom Ausgang D6.In the embodiments B, the shift register 12 is not b or by means of a circuit 20 resiliently-driven multiple H-pulses of the output S, but by means of H-pulse from the output D5 of the circuit 15 c. The setting of the dividing end "1" takes place in these versions B by means of an H-In pulse from the output D6.

Bei den Ausführungen C besteht im Vergleich mit den Aus führungen B der Unterschied, daß der Dividend "1" gleich zeitig mit der Rückstellung des Schieberegisters 12b in diesem Schieberegister 12b gesetzt wird. In diesem Fall genügt der Ausgang D5 und ist somit der Ausgang D6 gar nicht erforderlich.In versions C, compared to the B versions, the difference is that the dividend "1" is set simultaneously with the resetting of the shift register 12 b in this shift register 12 b. In this case, output D5 is sufficient and output D6 is therefore not necessary at all.

Das Schieberegister 12b darf bei Divisions-Ablauf nicht ge meinsam mit dem Schieberegister 12c rückgestellt werden. Falls als Schaltung 70 eine Schaltung nach P . . . zur Verwendung kommt, wird deren Eingang e vom Ausgang S2 angesteuert (mit einem oder mehreren H-Impulsen). The shift register 12 b must not be reset together with the shift register 12 c during the division process. As circuit 70. If a circuit of P. . . is used, its input e is controlled by output S2 (with one or more H-pulses).

Beim Dividieren ergibt sich die Wirkungsweise wie folgt: Zunächst muß diese Rechenschaltung mittels Antippen der Tas te R rückgestellt werden, sofern sie nicht schon rückge stellt ist. Nach dieser Gesamt-Rückstellung befinden sich die Komma-Indexe n1 und n2 und m in der in Fig. 4 darge stellten Stellung und wird über die Tastatur 26 der Dividend in das Schieberegister 22 eingetippt. Nun wird die Taste D (Division) angetippt, womit vom Ausgang B2 mit dem ersten H- Impuls der Schaltung 70 der Eingang b2 mit einem H-Impuls angesteuert wird und damit über die Tor-Schaltung 58 der Dividend in das Schieberegister 12b eingeblendet wird. Bei diesem Antippen der Taste D wird mit dem zweiten H-Impuls der Schaltung 70 über den Ausgang N das Schieberegister 22 rückgestellt. Nun wird über die Tastatur 26 der Divisor in das Schieberegister 22 eingetippt. Dann folgt das Antippen der Taste G, wodurch zunächst die Impuls-Schaltung 27 FA- Takt-durchgesteuert wird, weil sich das Flip-Flop 18 in sei ner Rechts-Stellung befindet. Hierbei steuert der Ausgang D den Eingang d mit einem H-Impuls an, womit über die Tor- Schaltung 53 der Divisor in die Speicherreihe 64 eingeblen det wird. Dann wird über die Und-Schaltung 48b und den Aus gang N mittels H-Impuls das Schieberegister 22 rückgestellt. Nun wird über die Leitung e mittels H-Impuls das Flip-Flop 19 in seine Rechts-Stellung gekippt und damit der Divisions- Ablauf ausgelöst, weil nun die Impuls-Schaltung 32 der Schaltung 35 rundum Takt-durchgesteuert wird. Hierbei wird der Divisor von links nach rechts so lange vom Dividenden beziehungsweise Rest-Dividenden subtrahiert, bis der Divi dend aufgearbeitet ist und die Ergebniszahl im Schieberegis ter 22 gespeichert ist. Hierbei wird somit in jeder Relativ- Stellung der beiden Eingabezahlen der Dividend so lange vom betreffenden Kopfstück des Rest-Dividenden subtrahiert, bis die Schaltung 10 an ihrem Übertrag-Ausgang P H-Potential hat und dann die Subtraktionen-Anzahl als Ergebnis-Ziffer in das Schieberegister 22 eingetaktet. Dann wird der Divi dend und das bereits vorhandene Teil-Stück der Ergebniszahl so lange nach links weitergetaktet, bis der Übertrag-Ausgang P der Schaltung 10a während der Impuls zeit wieder L-Poten tial hat. Dann folgt die nächste Subtraktions-Serie, bis der Übertrag-Ausgang P während der Impuls-Zeit wieder H-Poten tial hat. Die Ausschaltung dieses Divisions-Ablaufs erfolgt von der letzten Zeile des Schieberegisters 22 über die Und- Schaltung 28 der Schaltung 15a, indem hierbei über die Oder- Schaltung 38 das Flip-Flop 19 in seine Links-Stellung ge kippt wird. Hierbei kippt gleichzeitig auch das Flip-Flop 17 in seine Links-Stellung und damit über die Oder-Schalt ung 36 das Flip-Flop 11 in seine Rechts-Stellung, weil bei Division die Und-Schaltung 26 vom Ausgang des Flip-Flops 12 über die Oder-Schaltung 45 vor-angesteuert ist. Damit ist der Divisions-Ablauf ausgeschaltet und befindet sich die Er gebniszahl im Schieberegister 22. Die automatische Nach- Rechts-Taktung der Ergebniszahl wird dann damit ausgelöst, daß der Ausgang W H-Potential hat, weil die Und-Schaltungen 47 und 57 aufeinanderfolgend an ihrem Ausgang von L-Poten tial auf H-Potential wechseln. Entsprechend Fig. 2d sind damit die Und-Schaltungen 61 und 62 vor-angesteuert und ist somit die automatische Nach-Rechts-Taktung der Ergebniszahl angesteuert, weil auch der Eingang t3 an der Takt-Frequenz liegt. Hierbei liegt der Eingang b3 der Anzeigeschaltung 45 an H-Potential und wird die Ergebniszahl nur bis zur ersten rechtsseitigen Ziffer nach rechts getaktet. Falls eine Zahl nach dem Muster 593400 als Ergebniszahl vorliegt, wird diese bis zum Komma nach rechts getaktet, weil diese Zahl als Komma-Zahl (593400,) gespeichert ist. Somit erscheinen die Ergebniszahlen mittels der automatischen Nach-Rechts-Taktung formal richtig im Anzeigefeld der Anzeigeschaltung.When dividing, the mode of operation is as follows: First, this arithmetic circuit must be reset by pressing the R key, provided that it has not already been reset. After this total resetting, the comma indices n1 and n2 and m are in the position shown in FIG. 4 and the dividend is typed into the shift register 22 via the keyboard 26 . Now, the D (Division) button is tapped, with which the input is driven b2 with an H-pulse from the output B2 to the first H pulse of the circuit 70 and 58, the dividend is displayed b into the shift register 12 via the gate circuit . When this button D is pressed, the shift register 22 is reset with the second H pulse of the circuit 70 via the output N. Now the divisor is typed into the shift register 22 via the keyboard 26 . Then follows the touch of the key G, whereby the pulse circuit 27 is controlled by the FA clock, because the flip-flop 18 is in its right position. Here, the output D controls the input d with an H pulse, whereby the divisor is inserted into the memory row 64 via the gate circuit 53 . Then the shift register 22 is reset via the AND circuit 48 b and the output N by means of an H pulse. Now the flip-flop 19 is tilted into its right position via the line e by means of an H pulse, and the division process is thus triggered, because the pulse circuit 32 of the circuit 35 is now clock-controlled all round. Here, the divisor is subtracted from left to right from the dividends or residual dividends until the divi dend is processed and the result number is stored in the shift register 22 . In this case, in each relative position of the two input numbers, the dividend is subtracted from the relevant header of the remaining dividend until the circuit 10 has P H potential at its carry output and then the number of subtractions as the result number in the Shift register 22 clocked. Then the Divi dend and the already existing part of the result number is clocked to the left until the carry output P of the circuit 10 a during the pulse time has L potential again. Then the next subtraction series follows until the carry output P has H potential again during the pulse time. This division process is switched off from the last line of the shift register 22 via the AND circuit 28 of the circuit 15 a, in this case the flip-flop 19 is tilted into its left position via the OR circuit 38 . Here, the flip-flop 17 also tilts into its left position and thus via the OR circuit 36, the flip-flop 11 into its right position, because when the AND circuit 26 is divided by the output of the flip-flop 12 the OR circuit 45 is pre-activated. The division process is thus switched off and the result number is in the shift register 22 . The automatic right-clocking of the result number is then triggered by the fact that the output has W potential, because the AND circuits 47 and 57 change in succession at their output from L potential to H potential. According to FIG. 2d, the AND circuits 61 and 62 are thus pre-activated and the automatic clocking to the right of the result number is activated because the input t3 is also at the clock frequency. The input b3 of the display circuit 45 is at H potential and the result number is only clocked to the right up to the first right-hand digit. If a number according to the pattern 593400 is available as the result number, it is clocked to the right up to the comma because this number is stored as a comma number (593400,). Thus, the result numbers appear formally correct in the display field of the ad placement by means of the automatic right clocking.

Falls diese Eingabezahlen (der Dividend und der Divisor) Kom ma-Stellen aufweisen, wird zunächst bei den Komma-Stellen des Dividenden der Komma-Index n1 um diese Komma-Stellen- Anzahl nach links getaktet. Beim anschließenden Eintippen des Divisors wird dann dieser Kommaindex n1 bei jeder Komma- Stelle um eine Teil-Schaltung weiter nach rechts getaktet. Dann wird dieser Komma-Index n1 gemeinsam mit dem Dividen den und der Ergebniszahl nach links getaktet und dann nur noch gemeinsam mit der Ergebniszahl automatisch nach rechts getaktet, sobald diese Verschiebung vor-angesteuert ist. If these input numbers (the dividend and the divisor) com have ma digits, is first with the comma digits of the dividend of the comma index n1 around these decimal places- Number clocked to the left. When typing in afterwards of the divisor, this decimal index n1 is then Place clocked by a partial circuit to the right. Then this comma index becomes n1 together with the divide the and the result number clocked to the left and then only together with the result number automatically to the right clocked as soon as this shift is pre-triggered.

Falls eine Multiplikation zur Ausführung kommt, wird zu nächst auch die Taste R angetippt und damit die ganze Rechen schaltung rückstell-angesteuert. Dann wird auch die erste Zahl, in diesem Fall der Multiplikand A über die Tastatur 26 in das Schieberegister 22 eingetippt. Dann wird die Taste M (Multiplikation) angetippt und damit die Schaltung 15/2 ent sprechend vor-angesteuert und vom Ausgang A5 der Eingang a5 mit einem H-Impuls angesteuert und damit der Multiplikand A vom Schieberegister 22 über die Tor-Schaltung 56 in die Speicherreihe 62 eingeblendet. Dann wird mittels H-Impuls vom Ausgang N das Schieberegister 22 rückgestellt; diese Rückstellung ist eine Spezial-Rückstellung vom Ausgang der Schaltung 70, welche dann zu Ende ist, wenn der Ausgang S2 den Eingang s2 der Schaltung 70 ansteuert. Dann wird der Multiplikand 3 über die Tastatur 26 in das Schieberegister 22 eingetippt, hierbei wird mittels einem oder mehreren H- Impulsen des Ausgangs S im Schieberegister 12b der Dividend "1" gesetzt. Nun folgt das Antippen der Taste G, wobei zu nächst die Impuls-Schaltung 27 FA-Takt-durchgesteuert wird, weil sich hierbei das Flip-Flop 18 noch in seiner Rechts- Stellung befindet. Hierbei steuert zunächst der Ausgang D mit einem H-Impuls den Eingang d an, womit über die Tor-Schalt ung 53 der Multiplikand B vom Schieberegister 22 in die Speicherreihe 64 eingeblendet wird. Dann wird über die Und- Schaltung 48b und den Ausgang N das Schieberegister 22 zum zweiten mal rückgestellt. Nun wird über die Leitung e das Flip-Flop 19 in seine Rechts-Stellung gekippt und damit der erste Mul-Divisions-Ablauf ausgelöst, bei dem die Impuls- Schaltung 32 rundum Takt-durchgesteuert wird und die Zahl 1 durch den Multiplikanden B geteilt wird. Die Komma-Stellen der Ergebniszahl dieser Division werden vom Ausgang 5 der Schaltung 15/2 geliefert und rechts-verschiebend in das Kom ma-Schieberegister 40a eingetaktet. Diese Division ist zu Ende, wenn sich die erste Ziffer der Ergebniszahl in der Zeile 7 des Schieberegisters 22 befindet, weil hierbei die Und-Schaltung 44 vor-angesteuert ist. Somit hat hierbei die Und-Schaltung 28 an ihrem Ausgang H-Potential und wird beim entsprechenden Impuls der Schaltung 35 das Flip-Flop 18 in seine Links-Stellung gekippt. Somit wird nun über die Leit ung 1 die FB-Takt-Durchsteuerung der Impuls-Schaltung 27 aus gelöst, bei der zunächst der H-Impuls des Ausgangs G das Schieberegister 12 (12b und 12c) rückstell-ansteuert und der H-Impuls des Ausgangs D über den Eingang d die Tor- Schaltung 53 ansteuert und damit die Einblendung des ersten Quotienten vom Schieberegister 22 in die Speicherreihe 64 bewirkt. Dann folgt der H-Impuls des Ausgangs D2, mittels dessen über den Eingang d2 die Tor-Schaltung 55 angesteu ert wird und damit der Multiplikand A von der Speicherreihe 62 in das Schieberegister 12b eingeblendet wird. Mit dem H-Impuls des Ausgangs D3 wird der Komma-Index n2 in das Komma-Schieberegister 40b eingeblendet und mit dem H-Im puls des Ausgangs L die Impuls-Schaltung 32 rückgestellt. Der a-Impuls des Ausgangs N steuert hierbei zum dritten mal die Rückstellung des Schieberegisters 22 an. Dann wird mittels des H-Impulses der Leitung e das Flip-Flop 19 zum zweiten mal in seine Rechts-Stellung gekippt und damit die zweite Mul-Division ausgelöst, bei der die Impuls-Schaltung 32 auch rundum Takt-durchgesteuert wird und der Multiplikand A durch den ersten Quotienten geteilt wird. Somit ist nun der zweite Divisions-Ablauf im Gang, welcher von der Schaltung 35 Takt- angesteuert wird und in der Haupt-Schaltung 10 abläuft. Die ser ist erst zu Ende, wenn der Quotient eine Länge von 8 Stellen aufweist, weil nun die Und-Schaltung 44 nicht vor angesteuert ist. Damit wird nun auch wieder vom Ausgang der Und-Schaltung 28 über die Oder-Schaltung 38 zum zweiten mal der Divisions-Ablauf ausgeschaltet, indem das Flip-Flop 19 zum zweiten mal in seine Links-Stellung gekippt wird. Im Verlauf dieser zweiten Mul-Division wurde die Impuls-Schalt ung 27 nicht rückgestellt, weil die Schaltung 35 mit der Zu satz-Schaltung 80 versehen ist, welche nur einen Rückstell- Impuls freigibt. Somit ist diese Multiplikation mit dem Ende des zweiten Divisions-Ablaufs zu Ende und befindet sich in diesem Fall die Ergebniszahl als Multiplikations-Ergeb niszahl im Schieberegister 22. Auch in diesem Fall wird die automatische Nach-Rechts-Taktung der Ergebniszahl vom Ausgang W ausgelöst, der nun H-Potential hat. Entsprechend Fig. 2d sind nun die Und-Schaltungen 61 und 62 vor-angesteuert und läuft die automatische Nach-Rechts-Taktung der Ergebniszahl, weil der Eingang t3 an der Takt-Frequenz liegt. Somit wird nun die Ergebniszahl so lange nach rechts getaktet, bis der Ausgang F der Anzeigeschaltung 45 von H-Potential auf L-Po tential wechselt. Bei Multiplikation liegt der Eingang b3 der Schaltung 45 an L-Potential; somit wird diese Multipli kations-Ergebniszahl so lange nach rechts getaktet, bis sich das Komma der Ergebniszahl im Bereich der Teil-Schalt ung 1 der Anzeigeschaltung 45 befindet. Falls die Zahl 48 mit der Zahl 24 multipliziert wurde, wird damit die Über schuß-Ergebniszahl 1152,0018 auf die Zahl 1152 gekürzt und damit richtig-gestellt.If a multiplication is carried out, the R key is also pressed first and the entire arithmetic circuit is reset-controlled. Then the first number, in this case the multiplicand A, is typed into the shift register 22 via the keyboard 26 . Then the key M (multiplication) is tapped and thus the circuit 15/2 is accordingly pre-activated and the output A5 controls the input a5 with an H pulse and thus the multiplicand A from the shift register 22 via the gate circuit 56 into the Memory row 62 shown. Then the shift register 22 is reset by means of an H pulse from output N; this reset is a special reset from the output of the circuit 70 , which ends when the output S2 drives the input s2 of the circuit 70 . Then the multiplicand 3 is typed in using the keyboard 26 in the shift register 22, in this case by means of one or more of the output pulses H S in the shift register 12 b of the dividend is "1" is set. Now the button G is pressed, the pulse circuit 27 being controlled by the FA clock first because the flip-flop 18 is still in its right position. In this case, the output D first controls the input d with an H pulse, so that the multiplicand B from the shift register 22 is faded into the memory row 64 via the gate circuit 53 . Then the AND circuit 48 and the output b N, the shift register 22 is reset for the second time. Now flip-flop 19 is tilted to its right position via line e, thus triggering the first mul-division process in which pulse circuit 32 is clock-controlled all round and the number 1 is divided by multiplicand B. . The decimal places of the result number of this division are supplied by the output 5 of the circuit 15/2 and clocked shifting clockwise into the comma shift register 40 a. This division ends when the first digit of the result number is in line 7 of the shift register 22 , because the AND circuit 44 is pre-activated. Thus, the AND circuit 28 has H potential at its output and the flip-flop 18 is tilted into its left position when the circuit 35 receives the corresponding pulse. Thus, the FB-cycle control of the pulse circuit 27 is now triggered via the line 1 , in which the H pulse of the output G resets the shift register 12 ( 12 b and 12 c) and the H pulse of the output D controls the gate circuit 53 via the input d and thus causes the first quotient from the shift register 22 to be faded into the memory row 64 . Then, the H pulse follows the output D2, by means of which the port circuit is ert angesteu 55 via the input d2 and thus the multiplicand A from the storage array 62 to the shift register 12 will appear b. With the H pulse of output D3, the comma index n2 is faded into the comma shift register 40 b and the pulse circuit 32 is reset with the H pulse of output L. The a pulse of output N controls the reset of shift register 22 for the third time. Then, by means of the H pulse of line e, flip-flop 19 is tilted into its right position for the second time and thus the second Mul division is triggered, in which pulse circuit 32 is also clock-controlled all round and multiplicand A divided by the first quotient. Thus, the second division process is now underway, which is controlled by the circuit 35 and runs in the main circuit 10 . This water is only over when the quotient has a length of 8 digits, because now the AND circuit 44 is not activated before. Thus, the division sequence is now switched off again from the output of the AND circuit 28 via the OR circuit 38 for the second time by flipping the flip-flop 19 into its left position for the second time. In the course of this second Mul division, the pulse circuit 27 was not reset because the circuit 35 is provided with the set circuit 80 , which only releases a reset pulse. This multiplication thus ends at the end of the second division process and in this case the result number is in the shift register 22 as a multiplication result number. In this case too, the automatic clockwise clocking of the result number is triggered by output W, which now has H potential. According to FIG. 2d, the AND circuits 61 and 62 are now pre-activated and the right clocking of the result number runs automatically because the input t3 is at the clock frequency. Thus, the result number is clocked to the right until the output F of the display circuit 45 changes from H potential to L potential. When multiplying, input b3 of circuit 45 is at L potential; thus this multiplication result number is clocked to the right until the decimal point of the result number is in the area of subcircuit 1 of display circuit 45 . If the number 48 was multiplied by the number 24, the excess result number 1152.0018 will be reduced to the number 1152 and corrected.

Wenn der Multiplikand A und der Multiplikand B Komma-Stellen aufweisen, werden diese Komma-Stellen nur in das Komma- Schieberegister 40c eingetippt, beziehungsweise im Komma- Schieberegister 40b wieder gelöscht. Somit sind diese Komma-Stellen nur additiv im Komma-Schieberegister 40c ge speichert und kommen auf ganz einfache Weise zur Verarbeit ung, indem erst nach der automatischen Nach-Rechts-Taktung der Ergebniszahl eine zusätzliche Tor-Schaltung angesteuert wird, mittels der die Stellung des Komma-Index m in die An zeigeschaltung 45 eingeblendet wird. Die Rückstellung des Komma-Schieberegisters 40 b erfolgt mittels H-Potential vom Ausgang F2. Die Einblendung des Komma-Index m erfolgt mit tels Ansteuerung der zusätzlichen Tor-Schaltung 40c/45 mit dem H-Potential des Ausgangs F3.If the multiplicand A and the multiplicand B have comma digits, these comma digits are only typed into the comma shift register 40 c, or deleted in the comma shift register 40 b. Thus, these decimal places are only additively stored in the comma shift register 40 c and are processed in a very simple manner, by only actuating an additional gate circuit after the automatic right-clocking of the result number, by means of which the position of the comma index m is shown in the display circuit 45 . The comma shift register 40 b is reset by means of H potential from the output F2. The comma index m is faded in by controlling the additional gate circuit 40 c / 45 with the H potential of the output F3.

Bei den Ausführungen A ist der Ausgang S (Schaltung 20) ange ordnet und sind die Ausgänge D5 und D6 nicht angeordnet. Bei den Ausführungen B ist der Ausgang S (Schaltung 20) nicht angeordnet und sind statt dessen die Ausgänge D5 und D6 angeordnet. Bei den Ausführungen G ist der Ausgang S (Schalt ung 20) auch nicht angeordnet und ist statt dessen nur der Ausgang D5 angeordnet. In versions A, the output S (circuit 20 ) is arranged and the outputs D5 and D6 are not arranged. In versions B, the output S (circuit 20 ) is not arranged and instead the outputs D5 and D6 are arranged. In versions G, the output S (circuit 20 ) is also not arranged and instead only the output D5 is arranged.

Die Schaltung 70 ist in vier Ausführungen in Fig. 9 bis Fig. 12 dargestellt. Diese Schaltung 70 ist deshalb ange ordnet, weil nur ein Impuls zur Verfügung steht und zwei aufeinanderfolgende Impulse erforderlich sind und weil in einem Fall aufeinanderfolgend der Ausgang A5 und N je einen H-Impuls liefern sollen und im andern Fall aufeinanderfol gend die Ausgänge B5 und N je einen H-Impuls liefern sol len. Beim Antippen der Taste M liefert der Ausgang A5 den ersten Impuls und der Ausgang N den zweiten Impuls. Beim Antippen der Taste D liefert der Ausgang B5 den ersten Im puls und der Ausgang N auch den zweitem Impuls.The circuit 70 is illustrated in four embodiments in Fig. 9 to Fig. 12. This circuit 70 is arranged because only one pulse is available and two consecutive pulses are required and because in one case the outputs A5 and N should each deliver an H pulse and in the other case the outputs B5 and N consecutively each should deliver an H pulse. When the M button is pressed, output A5 provides the first pulse and output N the second pulse. When button D is pressed, output B5 delivers the first pulse and output N also the second pulse.

Die Impuls-Schaltung 70a (Fig. 9) besteht aus der Verzöger ungs-Schaltung 1, deren Ausgang f verzögert von L-Potential auf H-Potential wechselt, wenn am Eingang a ein H-Impuls eingeht und dem Flip-Flop 2 und der Und-Schaltung 3 und den zugehörigen Leitungen. Der Ausgang b wechselt somit dann von L-Potential auf H-Potential, wenn der Ausgang f der Ver zögerungs-Schaltung 1 von L-Potential auf H-Potential wech selt und wechselt dann von H-Potential auf L-Potential, wenn das Ansteuer-Potential am Eingang a von H-Potential auf L-Potential wechselt.The pulse circuit 70 a ( FIG. 9) consists of the delay circuit 1 , the output f of which changes with a delay from L potential to H potential when an H pulse arrives at input a and the flip-flop 2 and the AND circuit 3 and the associated lines. The output b thus changes from L potential to H potential when the output f of the delay circuit 1 changes from L potential to H potential and then changes from H potential to L potential when the control -Potential at input a changes from H potential to L potential.

Die Impuls-Schaltung 70b (Fig. 10) besteht aus den Flip- Flops 1 und 2 und den Und-Schaltungen 3 und 4 und der Negier- Schaltung 5 und den zugehörigen Leitungen. Der Impulseingang hat die Bezeichnung a und der Ausgang für den zweiten Im puls die Bezeichnung b. Der Steuer-Eingang hat die Bezeich nung s2 und der Rückstell-Eingang die Bezeichnung r. Wenn am Eingang a ein H-Impuls eingeht, kippt das Flip-Flop 1 in seine Links-Stellung. Somit wird die Und-Schaltung 3 an bei den Eingängen mit H-Potential angesteuert, wenn der H-Im puls am Eingang a zu Ende ist. Wenn die Und-Schaltung 3 an ihrem Ausgang H-Potential hat, hat sofort der Ausgang b H- Potential, weil sich das Flip-Flop 2 noch in seiner Rechts stellung befindet. Der H-Impuls des Ausgangs b ist zu Ende, wenn am Eingang s2 ein H-Impuls eingeht oder das Anlage Potential dieses Eingangs von L-Potential auf H-Potential wechselt. The pulse circuit 70 b ( Fig. 10) consists of the flip-flops 1 and 2 and the AND circuits 3 and 4 and the negation circuit 5 and the associated lines. The pulse input has the designation a and the output for the second pulse has the designation b. The control input has the designation s2 and the reset input has the designation r. If an H pulse arrives at input a, flip-flop 1 flips to its left position. Thus, the AND circuit 3 is driven at the inputs with H potential when the H-pulse at input a has ended. If the AND circuit 3 has H potential at its output, the output b immediately has H potential because the flip-flop 2 is still in its right position. The H pulse of output b ends when an H pulse arrives at input s2 or the system potential of this input changes from L potential to H potential.

In Fig. 11 und 12 sind zwei richtige Impuls-Schaltungen dargestellt, deren Ausgang b auch den zweiten Impuls lie fert. Auch in diesem Fall wird der erste Impuls direkt ge liefert über die Ausgänge A5 und B5.Two right pulse circuits in FIGS. 11 and 12 are shown, the output of the second pulse b fert also lie. In this case too, the first pulse is supplied directly via outputs A5 and B5.

Die Impuls-Schaltung 70c besteht aus dem Flip-Flop 1 bis 3 und 2 Und-Schaltungen 6 und 2 Und-Schaltungen 7 und dem weiteren Flip-Flop 8 und 2 Und-Schaltungen 9 und 2 Und- Schaltungen 10 mit je 2 Eingängen und 2 Negier-Schaltungen 11 und der Und-Schaltung 12. Der Impuls-Eingang hat die Be zeichnung a und der Ausgang für den zweiten Impuls die Be zeichnung b. Der Eingang für die Takt-Frequenz hat die Be zeichnung t und der Rückstell-Eingang die Bezeichnung r. Der Ausgang b wechselt dann von L-Potential auf H-Potential, wenn das Flip-Flop 2 in seine Links-Stellung kippt und wechselt dann vom H-Potential auf L-Potential, wenn das Flip-Flop 3 in seine Links-Stellung kippt.The pulse circuit 70 c consists of the flip-flop 1 to 3 and 2 AND circuits 6 and 2 AND circuits 7 and the further flip-flop 8 and 2 AND circuits 9 and 2 AND circuits 10 , each with 2 inputs and 2 negation circuits 11 and the AND circuit 12 . The pulse input has the designation a and the output for the second pulse has the designation b. The input for the clock frequency has the designation t and the reset input has the designation r. The output b then changes from L potential to H potential when the flip-flop 2 tilts to its left position and then changes from H potential to L potential when the flip-flop 3 tilts to its left position .

Die Impuls-Schaltung 70d weist ein Flip-Flop mehr auf und besteht aus den Flip-Flops 1 bis 4 und 2 Und-Schaltungen 6 und 3 Und-Schaltungen 7 und dem weiteren Flip-Flop 8 und 2 Und-Schaltungen 9 und 2 Und-Schaltungen 10 mit je 2 Eingän gen und 2 Negier-Schaltungen 11 und der Und-Schaltung 12 und den zugehörigen Leitungen. Der Impuls-Eingang hat auch die Bezeichnung a und der Ausgang für den zweiten Impuls auch die Bezeichnung b. Der Eingang für die Takt-Frequenz hat die Bezeichnung t und der Rückstell-Eingang die Be zeichnung r. Der Ausgang b wechselt dann von L-Potential auf H-Potential, wenn das Flip-Flop 3 in seine Links-Stel lung kippt und wechselt dann von H-Potential auf L-Poten tial, wenn das Flip-Flop 4 in seine Links-Stellung kippt.The pulse circuit 70 d has one more flip-flop and consists of the flip-flops 1 to 4 and 2 AND circuits 6 and 3 AND circuits 7 and the further flip-flop 8 and 2 AND circuits 9 and 2 AND circuits 10 , each with 2 inputs and 2 negation circuits 11 and the AND circuit 12 and the associated lines. The pulse input is also labeled a and the output for the second pulse is also labeled b. The clock frequency input has the designation t and the reset input has the designation r. The output b then changes from L potential to H potential when the flip-flop 3 tilts into its left position and then changes from H potential to L potential when the flip-flop 4 moves into its left position. Position tilts.

Bei den Spezial-Ausführungen dieser Impuls-Schaltungen (70c/2 und 70d/2) sind zusätzlich noch die Ausgänge c und d angeordnet. Mit dem Ausgang c wird der Ausgang A5 über eine Und-Schaltung vor-angesteuert. Mit dem Ausgang d wird der Ausgang B5 über eine Und-Schaltung vor-angesteuert.The special versions of these pulse circuits ( 70 c / 2 and 70 d / 2 ) also have outputs c and d. With output c, output A5 is pre-activated via an AND circuit. With output d, output B5 is pre-controlled via an AND circuit.

Claims

1. Electronic multiplier-divider circuit, which generates the quotient numbers in a real way and generates the product numbers (multiplication result numbers) by means of two divisions and generates these result numbers by means of numerical-serial division subtractions and a tetrad subtraction circuit and a Direct drive line system with gate circuits, which is clock-controlled by means of a pulse circuit ( 32 ) and which is designed such that it can also process comma digits, characterized in that all input numbers only in the Result shift register ( 22 ) can be typed in.

2. Electronic multiplier-divider circuit according to claim 1, characterized in that it has only 3 main shift registers ( 12 b and 12 c and 22 ).

3. Electronic multiplier-divider circuit according to claim 1 or according to claim 1 and 2, characterized in that the pulse circuit ( 27 ) is clocked by division only once.

4. Electronic multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the pulse circuit ung ( 27 ) with multiplication (multiplication by means of two successive divisions) is controlled twice clock.

5. Electronic multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the pulse circuit ( 27 ) by means of the additional circuit ( 80 ) only is once again reset.

6. Electronic multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that for the activation of the insertion of the first number in the Shift register ( 12 b) and in the memory row ( 62 ) an additional union pulse circuit ( 70 ) is arranged, which only delivers the second high pulse, with which the shift register ( 22 ) is reset.

7. Electronic multiplier-divider circuit according to claim 6, characterized in that the outputs A5 and B5 deliver the first pulse directly.

8. Electronic multiplier-divider circuit according to claim 6 or according to claim 6 and 7, characterized in that the circuit ( 70 b) is used as a special circuit, the b-pulse is interrupted so that the output S2 the input S2 controlled with an H pulse.

9. Electronic multiplier circuit according to claim 1 to 8, characterized in that the special circuit ( 70 b) from 2 flip-flops ( 1 ) and ( 2 ) and 2 AND circuits ( 3 ) and ( 4 ) with each 2 inputs and the negation circuit ( 5 ) and the associated lines.