DE4213104A1 - Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operation - Google Patents
Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operationInfo
- Publication number
- DE4213104A1 DE4213104A1 DE19924213104 DE4213104A DE4213104A1 DE 4213104 A1 DE4213104 A1 DE 4213104A1 DE 19924213104 DE19924213104 DE 19924213104 DE 4213104 A DE4213104 A DE 4213104A DE 4213104 A1 DE4213104 A1 DE 4213104A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- pulse
- subtraction
- circuits
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/4916—Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine Verbesserung der Addier- Subtrahierschaltung nach P 42 09 380.5 . An Stelle der seit herigen Schaltung 30 kommt nun die Schaltung 30b zur Ver wendung, welche an Stelle der Impuls-Schaltungen 28 und 29 nur eine Impuls-Schaltung 27 aufweist. Die Fig. 2a und 2b und 3 sind auch in der vorliegenden Patentanmeldung dargestellt. Die Fig. 2a hat in der vorliegenden Patent anmeldung die Figuren-Nummer 1a. Die Fig. 2b hat in der vorliegenden Patentanmeldung die Figuren-Nummer 1b. Die Fig. 3 hat in der vorliegenden Patentanmeldung die Figuren- Nummer 2a.The invention relates to an improvement in the add-subtract circuit according to P 42 09 380.5. Instead of the previous circuit 30 , the circuit 30 b is now used, which has only one pulse circuit 27 instead of the pulse circuits 28 and 29 . FIGS. 2a and 2b, and 3 are also shown in the present patent application. The Fig. 2a, in the present patent application FIGS number 1a. FIGS. 2b, in the present patent application, the number Figures 1b. The Fig. 3, in the present patent application, the number of figures 2 a.
In Fig. 1a und 1b ist somit das Steuerwerk 15 dargestellt, welches aus den Teil-Schaltungen 15a und 15b besteht. In Fig. 2a und 2b ist somit die Ziffern-Eingabeschaltung 20 dargestellt, wobei in Fig. 2b die Programmierschaltung 35 dargestellt ist. In Fig. 3 ist die Schaltung 30b darge stellt. In Fig. 4a und 4b ist die Impuls-Schaltung 27 dargestellt, welche aus den Teil-Schaltungen 27a und 27b besteht. In Fig. 5 ist die Impuls-Wechsel-Schaltung 36 der Schaltung 30b dargestellt. In Fig. 6 ist die Schaltung 35a der Programmierschaltung 35 dargestellt, welche nur den Ziffern-Bereich 1 bis 9 oder 1 bis 10 erfaßt.In Fig. 1a and 1b, the control unit 15 is thus shown, which consists of the sub-circuits 15 a and 15 b. The digit input circuit 20 is thus shown in FIGS. 2a and 2b, the programming circuit 35 being shown in FIG. 2b. In Fig. 3, the circuit 30 b Darge provides. In Fig. 4a and 4b, the pulse circuit 27 is shown, which consists of the part circuits 27 a and b is 27. In FIG. 5, the pulse changing circuit is the circuit 30 shown B 36. In FIG. 6, the circuit is a programming circuit 35 shown 35, which detects only the number range 1 to 9 or 1 to 10.
Von der Patentanmeldung P 42 09 380.5 sind für die vorlie gende Patentanmeldung folgende Figuren gültig: Fig. 1a bis 1c (Haupt-Schaltung 10). Fig. 5 (Tetraden-Schaltung 6). Fig. 8 (Schaltung 18). Fig. 9 und 10 (Teil-Schaltungen 21 und 22 der Tetraden-Schaltung 6). Fig. 12 (Anzeigeschalt ung 45). Fig. 13 (Umsteuer-Schaltung 7). Fig. 14 (Schie beregister-Ansteuer-Schaltung 40). Fig. 15 (Neuner-Komp lement-Schaltung 23). Fig. 16. Fig. 17a bis 17d (Haupt- Schaltung 10 in unvereinfachter Darstellung). From the patent application P 42 09 380.5 the following figures are valid for the vorlie patent application: FIGS . 1a to 1c (main circuit 10 ). Fig. 5 (tetrad circuit 6 ). Fig. 8 (circuit 18 ). FIGS. 9 and 10 (part-circuits 21 and 22 of the tetrads circuit 6). Fig. 12 (display circuit 45 ). Fig. 13 (reversing circuit 7 ). Fig. 14 (shift register drive circuit 40 ). Fig. 15 (nine-component circuit 23 ). Fig. 16. Fig. 17a to 17d (main circuit 10 in a simple representation).
Diese Addier-Subtrahierschaltung besteht somit aus der Haupt-Schaltung 10 und dem Steuerwerk 15 und der Ziffern- Eingabeschaltung 20 und der Programmierschaltung 35 und der Anzeigeschaltung 35.This adding-subtracting circuit thus consists of the main circuit 10 and the control unit 15 and the digit input circuit 20 and the programming circuit 35 and the display circuit 35 .
Das Steuerwerk 15 (Fig. 1a und 1b) besteht aus den Schaltungen 30b und 18 und 6 Potential-Speicher-Flip-Flops 11 bis 16 und 5 Tipp-Schaltern 17 und den Und-Schaltungen 22 bis 26 und 28 und 29 und 46 mit je 2 Eingängen und den Oder-Schaltungen 31 bis 37 mit je 2 Eingängen und den Ne gier-Schaltungen 43 bis 45 und den zugehörigen Leitungen.The control unit 15 (Fig. 1a and 1b) consists of the circuits 30 b and 18 and 6-potential storage flip-flops 11 to 16 and 5 Tip switches 17 and the AND circuits 22 to 26 and 28 and 29 and 46 with 2 inputs each and the OR circuits 31 to 37 with 2 inputs each and the Ne gier circuits 43 to 45 and the associated lines.
Die Ziffern-Eingabeschaltung 20 (Fig. 2a und 2b) ist auf diesen beiden Abbildungen mit der Programmierschaltung 35 und sonstigen Teil-Schaltungen ergänzt und besteht aus der Tastatur 32 und der Oder-Schaltung 1 mit 10 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Ein gängen und den Tor-Schaltungen 41 und 42, bestehend aus je 4 Und-Schaltungen mit je 2 Eingängen und den einfachen Flip-Flops 8 und 16 und den Und-Schaltungen 9 bis 14 und 17 und 18 mit je 2 Eingängen und der Oder-Schaltung 15.The digit input circuit 20 ( FIGS. 2a and 2b) is supplemented in these two figures with the programming circuit 35 and other sub-circuits and consists of the keyboard 32 and the OR circuit 1 with 10 inputs and the OR circuit 3 with 5 Inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 41 and 42 , consisting of 4 AND circuits each with 2 inputs and the simple flip-flops 8 and 16 and the AND circuits 9 to 14 and 17 and 18 with 2 inputs each and the OR circuit 15 .
Die Schaltung 30 b (Fig. 3) besteht aus der Impuls-Schalt ung 27 und der Impuls-Wechsel-Schaltung 36 und den einfa chen Flip-Flops 31 und 44 und der Tor-Schaltung 34, besteh end aus 3 Und-Schaltungen mit je 2 Eingängen und den Und- Schaltungen 37 und 38 und 42 und 43 mit je 2 Eingängen und der Oder-Schaltung 41 mit 8 Eingängen und der Negier- Schaltung 39 und den zugehörigen Leitungen.The circuit 30 b ( FIG. 3) consists of the pulse circuit 27 and the pulse switching circuit 36 and the simple flip-flops 31 and 44 and the gate circuit 34 , consisting of 3 AND circuits 2 inputs each and the AND circuits 37 and 38 and 42 and 43 with 2 inputs each and the OR circuit 41 with 8 inputs and the negation circuit 39 and the associated lines.
Die Impuls-Schaltung 27 (Fig. 4a und 4b) besteht aus 16 einfachen Flip-Flops 1 bis 16 und 16 Und-Schaltungen 21 und 11 Und-Schaltungen 22 mit je 2 Eingängen und 2 Ver stärker-Schaltungen 31 und 32 und 4 Dioden 33 und den zu gehörigen Leitungen.The pulse circuit 27 ( Fig. 4a and 4b) consists of 16 simple flip-flops 1 to 16 and 16 AND circuits 21 and 11 AND circuits 22 each with 2 inputs and 2 Ver amplifier circuits 31 and 32 and 4 diodes 33 and the associated lines.
Die Impuls-Wechselschaltung 36 besteht aus den einfachen Flip-Flops 1 und 2 und 2 Und-Schaltungen 3 und 2 Und-Schalt ungen 4 und 2 Und-Schaltungen 5 mit je 2 Eingängen und der Negier-Schaltung 6 und den zugehörigen Leitungen. Der Im puls-Eingang hat die Bezeichnung d. Die Impuls-Ausgänge ha ben die Bezeichnungen a und b. Der Rückstell-Eingang hat die Bezeichnung r.The pulse switching circuit 36 consists of the simple flip-flops 1 and 2 and 2 AND circuits 3 and 2 AND circuits 4 and 2 AND circuits 5 , each with 2 inputs and the negation circuit 6 and the associated lines. The pulse input has the designation d. The pulse outputs have the designations a and b. The reset input has the designation r.
Die Programmierschaltung 35 (Fig. 2 b) besteht aus der Schaltung 35a (Fig. 6) und der Tor-Schaltung 24 und der Tor-Schaltung 26 und den Oder-Schaltungen 21 und 22 mit je 2 Eingängen und den Negier-Schaltungen 23 und 27 und den zugehörigen Leitungen. Die Tor-Schaltung 26 besteht aus 2 Und-Schaltungen 28 mit je 2 Eingängen. Die Tor-Schaltung 24 ist vereinfacht dargestellt und besteht aus 8 Und-Schalt ungen mit je 2 Eingängen.The programming circuit 35 ( FIG. 2 b) consists of the circuit 35 a ( FIG. 6) and the gate circuit 24 and the gate circuit 26 and the OR circuits 21 and 22 , each with 2 inputs and the negating circuits 23 and 27 and the associated lines. The gate circuit 26 consists of 2 AND circuits 28 , each with 2 inputs. The gate circuit 24 is shown in simplified form and consists of 8 AND circuits with 2 inputs each.
Die Wirkungsweise der neuen Schaltung 30 (Schaltung 30 b Fig. 3) ergibt sich wie folgt: Nach der Gesamt-Rückstell ung befindet sich das Flip-Flop 5 der Impuls-Schaltung 27a in seiner Rechts-Stellung und kippen somit durch die Wirk ung der Impuls-Wechselschaltung 36 die Flip-Flops 6 und 7 aufeinanderfolgend in ihre Rechts-Stellung und dann die Flip-Flops 8 bis 11 der Schaltung 27b aufeinanderfolgend in ihre Rechts-Stellung. Somit ist nun vom Ausgang der Ver stärkerschaltung 32 die Teil-Schaltung 27a rückstell-ange steuert und kippen somit die Flip-Flops 1 bis 7 in ihre Links-Stellung. Im weiteren Verlauf der Takt-Ansteuerung mittels der Impuls-Wechselschaltung 36 kippen dann die Flip-Flops 12 bis 16 aufeinanderfolgend in ihre Rechts- Stellung und dann die Flip-Flops 1 bis 4 in ihre Rechts- Stellung. Damit ist wieder der Zeitpunkt erreicht, an dem die Schaltung 27 b rückstell-angesteuert wird und somit rückgestellt wird. Bei der Takt-Durchsteuerung der Teil- Schaltung 27 b werden von den Ausgängen NK aufeinanderfol gend 8 H-Impulse für die Haupt-Schaltung 10 geliefert. Bei der ersten Takt-Durchsteuerung der Teil-Schaltung 27 b liefert außerdem der Ausgang der Und-Schaltung 43 8 H-Im pulse für die Schaltung 18, welche nur im speziellen Fall in voller Anzahl gebraucht werden. Mittels der Tor-Schalt ung 34 wird vermieden, daß über die Leitung e eine Rück stellung der Schaltung 25 angesteuert wird. Diese Tor- Schaltung 34 kann auch entfallen, weil diese Rückstellung der Potential-Speicherreihe 25 keinen Schaden anrichtet, wenn zum ersten mal die Schaltung 27 Takt-durchgesteuert wird.The operation of the new circuit 30 (circuit 30 b Fig. 3) results as follows: After the total reset, the flip-flop 5 of the pulse circuit 27 a is in its right position and thus tilt due to the effect the pulse switching circuit 36, the flip-flops 6 and 7 successively in their right position and then the flip-flops 8 to 11 of the circuit 27 b successively in their right position. Thus, the sub-circuit 27 a is now reset-controlled from the output of the amplifier circuit 32 and thus flip the flip-flops 1 to 7 into their left position. In the further course of the clock control by means of the pulse changeover circuit 36 , the flip-flops 12 to 16 then successively tilt into their right position and then the flip-flops 1 to 4 into their right position. The time is then reached again at which the circuit 27 b is reset-controlled and is therefore reset. In the clock control of the sub-circuit 27 b 8 H pulses for the main circuit 10 are supplied consecutively from the outputs NK. In the first cycle control of the sub-circuit 27 b also supplies the output of the AND circuit 43 8 H-Im pulse for the circuit 18 , which are used in full only in the special case. By means of the gate circuit 34 is avoided that a return position of the circuit 25 is controlled via the line e. This gate circuit 34 can also be omitted because this resetting of the potential memory row 25 does no damage when the circuit 27 is clock-controlled for the first time.
Die Wirkungsweise der Programmierschaltung 35, deren Schaltung 35a in Fig. 6 dargestellt ist, ergibt sich wie folgt: Nach der Gesamt-Rückstellung befinden sich die Flip- Flops 1 bis 10 in ihrer Links-Stellung. Wenn keine Mehr fach-Addition oder Mehrfach-Subtraktion vor-angesteuert ist, ist einerseits die Tor-Schaltung 24 nicht vor-angesteuert und andererseits die Tor-Schaltung 26 vor-angesteuert. In dieser Grund-Stellung wird der Eingang l 1 der Schaltung 35 mit H-Potential angesteuert und somit die Schaltung 35 a mit der Ziffer 1 programmiert. Falls eine Subtraktion ins Minus geht, hat der Ausgang L 1 L-Potential und der Ausgang L 2 H-Potential und wechselt somit die Programmierung der Schaltung 35a von 1 auf 2. Damit wird die Schaltung 27 2 mal Takt-durchgesteuert und damit der Minuend vom Subtrahen den subtrahiert, weil hierbei der Steuer-Eingang m der Schaltung 7 mit H-Potential angesteuert wird. Bei Mehrfach- Addition oder -Subtraktion ist die Tor-Schaltung 24 vor-ange steuert und wird somit die Schaltung 35a mit derjenigen Ziffer programmiert, welche über-die Tastatur 32 nach dem Antippen der Taste M eingetippt wird. Wenn hierbei die Zif fer 6 eingetippt wird, wird bei der sechsten Takt-Durch steuerung der Impuls-Schaltung 27 über den Eingang u 3 die Schaltung 35a zum sechsten mal mit einem H-Impuls ange steuert und werden somit vom Ausgang der Und-Schaltung 37 die Flip-Flops 12 und 31 in ihre Aus-Stellung gekippt (Flip- Flop 12 nach rechts; Flip-Flop 31 nach links. Somit ist nun die Takt-Ansteuerung doppelt ausgeschaltet und die Mehrfach- Addition oder Mehrfach-Subtraktion zu Ende.The mode of operation of the programming circuit 35 , the circuit 35 a of which is shown in FIG. 6, results as follows: After the total reset, the flip-flops 1 to 10 are in their left position. If no multiple addition or multiple subtraction is pre-activated, on the one hand the gate circuit 24 is not pre-activated and on the other hand the gate circuit 26 is pre-activated. In this basic position, input l 1 of circuit 35 is driven with H potential and thus circuit 35 a is programmed with the number 1 . If a subtraction goes into the minus, the output L 1 has L potential and the output L 2 H potential and thus changes the programming of the circuit 35 a from 1 to 2. Thus the circuit 27 is clocked twice and thus the Minuend from the subtracted, because here the control input m of the circuit 7 is driven with H potential. In the case of multiple addition or subtraction, the gate circuit 24 is controlled in advance and the circuit 35 a is thus programmed with the number which is typed in via the keyboard 32 after the M key has been pressed. Here, when the Zif is typed fer 6, wherein the sixth clock by controlling the pulse circuit 27 via the input u 3, the circuit 35 A controls is the sixth time with an H-pulse and thus the output of the AND circuit 37 flipped the flip-flops 12 and 31 into their off position (flip-flop 12 to the right; flip-flop 31 to the left. The clock control is now switched off twice and the multiple addition or multiple subtraction has ended.
Die Schaltung 35 a (Fig. 6) der Programmierschaltung 35 besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und- Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingän gen und dem weiteren einfachen Flip-Flop 14 und 2 Und- Schaltungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Die Setz-Eingän ge haben die Bezeichnungen 1 bis 9. Der Schaltausgang hat die Bezeichnung b.The circuit 35 a (Fig. 6) of the programming circuit 35 is composed of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 each with 2 inputs and 4 AND circuits 12 with 2 inputs and the OR circuit 13 with 5 Inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation a. The setting inputs have the designations 1 to 9 . The switching output has the designation b.
Die Ausführung B dieser Schaltung 35a hat ein Flip-Flop mehr für die Programmierung der Zahl 10. Diese Program mierzahl 10 wird über eine Sonder-Taste eingetippt, welche die Aufschrift "10" hat.The version B of this circuit 35 a has a more flip-flop for programming the number 10. This programming number 10 is typed in via a special key which has the inscription "10".
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924213104 DE4213104A1 (en) | 1992-02-06 | 1992-04-21 | Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operation |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924203444 DE4203444A1 (en) | 1992-02-06 | 1992-02-06 | Digital electronic circuit for addition and subtraction - has shift registers for entry of inputs from keyboard via serial line |
DE19924213104 DE4213104A1 (en) | 1992-02-06 | 1992-04-21 | Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4213104A1 true DE4213104A1 (en) | 1993-10-28 |
Family
ID=25911597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924213104 Withdrawn DE4213104A1 (en) | 1992-02-06 | 1992-04-21 | Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4213104A1 (en) |
-
1992
- 1992-04-21 DE DE19924213104 patent/DE4213104A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4213104A1 (en) | Digital electronic circuit for addition and subtraction - has input shift registers with output decimal point control circuit and pulse generating stages for cycle operation | |
DE4213103A1 (en) | Digital electronic circuit for addition or subtraction - has input registers with arithmetic circuit output to memory with control circuit for changeover between addition and subtraction | |
DE4109237A1 (en) | Electronic digital circuit for division of coded numbers - has control circuit for control of decimal point position using shift register moves | |
DE4229625A1 (en) | Digital electronic arithmetic circuit for addition subtraction multiplication and division - has adder stage combined with registers and single control unit providing control pulses | |
DE4236615A1 (en) | Digital electronic circuit for addition, subtraction, division and multiplication - has four bit numbers fed to switchable binary adder and subtractor operating with shift registers and control pulse generator, with main circuit formed so that conductor path is clearly recognisable | |
DE4230310A1 (en) | Digital electronic circuit for multiplication, division, addition and subtraction - has switched tetrade circuit, shift registers combined with adder, and resets flip=flops by operation of key | |
DE4307013A1 (en) | Multiplication-division circuit III | |
DE4314534A1 (en) | Divide circuit | |
DE4008360A1 (en) | Electronic multiplier circuit - has pulse counter only active during each main cycle until all multiplicands have been processed | |
DE4215347A1 (en) | Electronic calculator circuit detail improvements - uses multiplexed result/output display | |
DE4319602A1 (en) | Dividing circuit | |
DE4304480A1 (en) | Multiplication-division circuit | |
DE4213600A1 (en) | Digital electronic circuit for addition and subtraction - has input registers coupled to processor with result entered into register and with control for multiple additions and subtractions | |
DE4228747A1 (en) | Digital electronic arithmetic circuit for addition, subtraction, multiplication and division - has adder circuit together with shift registers control unit and registers with inputs from mode select buttons | |
DE4203821A1 (en) | Digital electronic circuit for addition and subtraction of coded numbers - has counter based control circuit for handling of decimal point processing of two coded input values | |
DE4012921A1 (en) | Electronic multiplier circuit with tetrade adders - has potential storage flip=flop controlling clock control clock switch stage and OR gate | |
DE4214108A1 (en) | Electronic computing circuit for addn. and subtraction - has decimal point processing facility and requires programming with number 1 only for both arithmetic operations | |
DE4215332A1 (en) | ALU control circuitry for simple pocket calculators - has two input shift registers, intermediate store, and four decade ALU with gating circuit | |
DE3929346A1 (en) | Electronic multiplier-divider circuit - contains switchable adder-subtractor circuits and output stage requiring no potential storage series circuit | |
DE4029977A1 (en) | Digital multiplying and dividing circuitry - has expanded logic function for handling decimal point processing | |
DE4218089A1 (en) | Electronic digital circuit for addition and subtraction - has multiple modes provided by signals generated by control circuit | |
DE4132547A1 (en) | Digital electronic circuit for addition and subtraction - has separate adder and subtractor stages coupled to result register, and control circuit | |
DE4106981A1 (en) | Digital electronic circuit for division of decimal coded numbers - provides decimal point control by circuit contg. flip=flops and gates generating control pulses for shift register | |
DE4302710A1 (en) | Electronic multiplication-division circuit generating quotient and product numbers | |
DE4306989A1 (en) | Multiplication-division circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 4203444 Format of ref document f/p: P |
|
8130 | Withdrawal |