DE4313040A1

DE4313040A1 - Arithmetic (computing) circuit for multiplication and addition and subtraction

Info

Publication number: DE4313040A1
Application number: DE19934313040
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-04-07
Filing date: 1993-04-21
Publication date: 1994-12-22

Abstract

In comparison with the arithmetic circuit according to the main patent application, the arithmetic circuit according to the subject- matter of the invention has the difference that it is provided with a supplementary circuit by means of which a limited number of division operations are possible. <IMAGE>

Description

Gegenstand der Erfindung ist die Ausbildung der Rechen-Schaltung nach P .. .. ... . und somit der Rechenschaltung nach P 43 12 146.2 als Spezial-Rechenschaltung, mittels der im Divisoren-Bereich 2 bis 20 oder 2 bis 40 oder 2 bis 50 oder 2 bis 70 oder 2 bis 100 auch Divisionen ausgeführt werden können, ohne diese Rechenschaltung eine vollwertige Dividier-Schaltung aufweist. Für Divisoren, welche größer sind, als die Zahl 100 muß aus einer Tabelle der Reziprokwert des Divisors entnommen werden und dann der Dividend mit diesem Reziprokwert des Divisors multipliziert werden.The invention relates to the design of the computing circuit after P .. .. .... and thus the arithmetic circuit according to P 43 12 146.2 as a special arithmetic circuit using the in the divisor range 2 to 20 or 2 to 40 or 2 to 50 or 2 to 70 or 2 to 100 also divisions can become a full fledged without this arithmetic circuit Has divider circuit. For divisors, which ones are greater than the number 100 must be from a table of Reciprocal value of the divisor and then the Dividend multiplied by this reciprocal of the divisor become.

Diese Rechenschaltung ist in Fig. 1a bis 20b dargestellt. In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2 ist die Tetraden-Schaltung 11 dargestellt, welche links oder rechts auf Subtraktion vor-ansteuerbar ist, indem links oder rechts der Steuer-Eingang nur mit L-Potential angesteuert wird. In Fig. 3 ist die Gesamt-Darstellung dargestellt. In Fig. 4 und 5 ist das Steuerwerk 12 dargestellt, welches aus den Teil-Schaltungen 12a und 12b besteht. In Fig. 6a und 6b ist das Zusatz-Steuerwerk 20 dargestellt, welches aus den Teil-Schaltungen 20a und 20b besteht. In Fig. 7 ist die Schaltung 13 dargestellt. In Fig. 8 ist die Schaltung 14 der Schaltung 13 dargestellt. In Fig. 9 ist die Schaltung 16 der Teil-Schaltung 12b dargestellt. In Fig. 9b ist die Impuls-Wechselschaltung 32 der Schaltung 16 dargestellt. In Fig. 10a und 10b ist die Impuls-Schaltung 29 der Schaltung 16 dargestellt. In Fig. 11 ist der Impuls-Zähler 15 der Schaltung 13 dargestellt. In Fig. 12 ist die Anzeigeschaltung 45 dargestellt. In Fig. 13 ist die Schaltung 43 der Tetraden-Schaltung 11 dargestellt. In Fig. 14 ist die Schaltung 44 der Tetradenschaltung 11 dargestellt. In Fig. 15 ist die Neuner-Komplementschaltung 23b der Tetraden-Schaltung 11 dargestellt. In Fig. 16 ist die Schaltung 60 dargestellt. In Fig. 17 ist die Flip-Flop-Schaltung 61 dargestellt. In Fig. 18 ist die Flip-Flop-Schaltung 62 dargestellt. In Fig. 19 ist die Schaltung 80 dargestellt. In Fig. 20a und 20b ist die Schaltung 90 dargestellt. Diese Schaltungen und Teil-Schaltungen (ohne die Schaltungen 80 und 90) haben in P 43 12 146.2 dieselbe Nummer und Figuren-Nummer und sind somit für die vorliegende Patentanmeldung in P 43 12 146.2 beschrieben.This arithmetic circuit is shown in FIGS. 1a to 20b. In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In FIG. 2, the tetrads circuit 11 is shown, which is the left or right on subtraction pre-controlled by the left or right of the control input with the low-potential is driven. The overall representation is shown in FIG. 3. In Figs. 4 and 5, the control unit 12 is shown, which consists of the sub-circuits 12 a and b is 12. In Fig. 6a and 6b, the additional control unit 20 is shown, which from the sub-circuits 20 a and b is 20. The circuit 13 is shown in FIG. 7. In FIG. 8, the circuit 14 of the circuit 13 illustrated. In Fig. 9 the circuit 16 of the sub-circuit 12 b is shown. In Fig. 9b, the pulse changing circuit 32 of the circuit 16 is shown. In Fig. 10a and 10b, the pulse circuit 29 is shown the circuit 16. In Fig. 11, the pulse counter 15 of the circuit 13 is shown. In Fig. 12, the display circuit 45 is shown. The circuit 43 of the tetrad circuit 11 is shown in FIG . In Fig. 14, the circuit 44 is shown the Tetradenschaltung. 11 In Fig. 15 the nine's complement circuit 23 b of the tetrad circuit 11 is shown. The circuit 60 is shown in FIG . In Fig. 17, the flip-flop circuit 61 is shown. In Fig. 18, the flip-flop circuit 62 is shown. Circuit 80 is shown in FIG . The circuit 90 is shown in FIGS. 20a and 20b. These circuits and sub-circuits (without the circuits 80 and 90 ) have the same number and figure number in P 43 12 146.2 and are therefore described for the present patent application in P 43 12 146.2.

Geringfügig verändert ist die Fig. 1c und die Fig. 3 und die Fig. 4 und 5 und die Fig. 6a und 6b, weshalb diese Schaltungen auch in der vorliegenden Patentanmeldung beschrieben sind.Slightly changed is the Fig. 1c and Fig. 3 and Figs. 4 and 5 and 6a and 6b, which is why these circuits are also described in the present patent application FIGS..

Das geringfügig veränderte Steuerwerk 12 (Fig. 4 und 5) besteht aus den Schaltungen 12a und 12b und somit aus den Schaltungen 13 und 16 und den Flip-Flops 1 bis 3 und den Und-Schaltungen 4 bis 8 mit je 2 Eingängen und den Oder-Schaltungen 9 bis 11 und 13 und 14 mit je 2 Eingängen und der Oder-Schaltung 15 mit 4 Eingängen und der Und-Schaltung 17 mit 3 Eingängen und den Tor-Schaltungen 18 und 19 und 23 bis 25 und der Negier-Schaltung 28 und den zugehörigen Leitungen.The slightly modified control unit 12 ( Fig. 4 and 5) consists of the circuits 12 a and 12 b and thus of the circuits 13 and 16 and the flip-flops 1 to 3 and the AND circuits 4 to 8 , each with 2 inputs and the OR circuits 9 to 11 and 13 and 14 with 2 inputs each and the OR circuit 15 with 4 inputs and the AND circuit 17 with 3 inputs and the gate circuits 18 and 19 and 23 to 25 and the negating circuit 28 and the associated lines.

Das ebenfalls geringfügig veränderte Zusatz-Steuerwerk 20 (Fig. 6a und 6b) besteht aus der Ziffern-Eingabeschaltung 20a und der Teil-Schaltung 20b. Die Teil-Schaltung 20a (Ziffern-Eingabeschaltung 20a) besteht aus 11 Tipp-Schaltern 10 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 6 und 7, bestehen aus je 4 Und-Schaltungen mit je 2 Eingängen und der Oder-Schaltung 13 mit 2 Eingängen und den zugehörigen Leitungen. This also slightly modified auxiliary control unit 20 (Fig. 6a and 6b) consists of the numeric input circuit 20 a and the sub-circuit 20 b. The sub-circuit 20 a (numeric input circuit 20 a) consists of 11 Tip switches 10 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 or -Circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 6 and 7 , consist of 4 AND circuits each with 2 inputs and the OR circuit 13 with 2 inputs and the associated lines.

Die Teil-Schaltung 20b (Fig. 6b) besteht aus den Flip-Flops 16 bis 19 und 21 und 24 und den Und-Schaltungen 23 und 26 und 27 und 29 und 35 mit je 2 Eingängen und der Verzögerungs-Schaltung 25 und den Oder-Schaltungen 32 bis 34 und 36 bis 39 und 43 mit je 2 Eingängen und der Oder-Schaltung 40 mit 3 Eingängen und den Negier-Schaltungen 41 und 42 und einer weiteren Negier-Schaltung im Bereich der Und-Schaltung 29, welche nur als Punkt dargestellt ist und 6 Tipp-Schaltern 46 und den zugehörigen Leitungen.The sub-circuit 20 b ( Fig. 6b) consists of the flip-flops 16 to 19 and 21 and 24 and the AND circuits 23 and 26 and 27 and 29 and 35 with 2 inputs each and the delay circuit 25 and OR circuits 32 to 34 and 36 to 39 and 43 with 2 inputs each and the OR circuit 40 with 3 inputs and the negation circuits 41 and 42 and a further negation circuit in the region of the AND circuit 29 , which only as Point is shown and 6 tip switches 46 and the associated lines.

Für die Ausführung von Divisionen mit einem Divisor aus dem Bereich 2 bis 20 ist zusätzlich die Schaltung 80 erforderlich, welche als Hauptteil die Matrix-Schaltung 85 aufweist. Diese Zusatzschaltung 80 ist in Fig. 19 dargestellt.For the execution of divisions with a divisor from the range 2 to 20, the circuit 80 is additionally required, which has the matrix circuit 85 as the main part. This additional circuit 80 is shown in FIG. 19.

Diese Schaltung 80 und der Zusatz-Schaltung 81. Die Zusatz-Schaltung 81 besteht aus den Flip-Flops 1 bis 4 und den Tor-Schaltungen 5 bis 7 und der Oder-Schaltung 8 mit 10 Eingängen und der Und-Schaltung 9 mit 2 Eingängen und der Negier-Schaltung 10 und den zugehörigen Leitungen. Die Ansteuerung der Ausgänge B ist aus der Gesamt-Darstellung (Fig. 3) ersichtlich. Die Eingänge y werden von den Ausgängen Y der Schaltung 20a angesteuert. (die Wertigkeit 9 von der Wertigkeit 9 und die Wertigkeit 0 von der Wertigkeit 0).This circuit 80 and the additional circuit 81 . The additional circuit 81 consists of the flip-flops 1 to 4 and the gate circuits 5 to 7 and the OR circuit 8 with 10 inputs and the AND circuit 9 with 2 inputs and the negation circuit 10 and the associated lines . The control of the outputs B can be seen from the overall illustration ( FIG. 3). The inputs y are driven by the outputs Y of the circuit 20 a. (the value 9 of the value 9 and the value 0 of the value 0).

Die Wirkungsweise dieser Schaltung 80 ergibt sich wie folgt:
Zuerst wird der Dividend über die Tastatur 10 in das Schieberegister 21 beziehungsweise in die Schieberegister 21 und 55 eingetippt. Dann wird die Taste D angetippt und damit das Schieberegister 55 vom Ausgang N1 mittels H-Impuls rückgestellt und über das Flip-Flop 63 die Tor-Schaltung 14 vorangesteuert. Falls der Dividend durch die Zahl 16 geteilt werden soll, wird dann zuerst über die Tastatur 10 die Ziffer 1 eingetippt und damit die Flip-Flops 1 und 2 aufeinanderfolgend in ihre Links-Stellung gekippt und das Flip-Flop 4 in seine Rechts-Stellung gekippt. Dann wird über die Tastatur 10 die Ziffer 6 eingetippt. Beim Eintippen dieser zweiten Ziffer 6 ist die Tor-Schaltung 5 vor-angesteuert und die Tor-Schaltung 6 vor-angesteuert und wird somit Matrix-Schaltung 85 über die Leitung p mit dem Eintipp-H-Impuls für die Ziffer 6 angesteuert. Damit wird von den Ausgängen d der Schaltung 85 das Schieberegister 55 mit der Potentialreihe 625 = HLLH LLHH HLLL angesteuert und ist damit diese Zahl 625 im Schieberegister 55 gespeichert. Dann wird die Taste G angetippt und damit der multiplikative Divisions-Ablauf ausgelöst, weil mit dem Antippen der Taste D wie bei Multiplikation, ein Multiplikations-Ablauf vor-angesteuert wurde. Der im Schieberegister 55 gespeicherte Reziprokwert des Divisors 16 wird somit nun bei diesem Multiplikations-Ablauf als Multiplikator verarbeitet, indem in der Schaltung 13 zunächst die Ziffer 5 als erste Multiplikatorziffer verarbeitet wird. Dann folgt die Multiplikatorziffer 2 und dann die Multiplikatorziffer 6, welche in der Schaltung 13 im Zähl-Code verarbeitet werden. Hierbei bildet sich in der Speicherreihe 25, wie bei einer normalen Multiplikation, die Multiplikations-Ergebniszahl. Wenn die Zahl 67 486 hierbei als Dividend verarbeitet wurde, ist nun in der Speicherreihe 25 als Quotient die Zahl 42 178 750 gespeichert und wird diese Zahl beim Einblenden des Komma-Index vom Komma-Schieberegister 50a auf die Zahl 4217,8750 gesenkt und damit auf den wirklichen Wert des Quotienten gesenkt.This circuit 80 works as follows:
First, the dividend is typed into the shift register 21 or into the shift registers 21 and 55 via the keyboard 10 . Then the key D is tapped and the shift register 55 is reset from the output N1 by means of an H pulse and the gate circuit 14 is controlled via the flip-flop 63 . If the dividend is to be divided by the number 16, then the number 1 is first typed in via the keyboard 10 and the flip-flops 1 and 2 are subsequently tilted to their left position and the flip-flop 4 is tilted to its right position . Then the number 6 is typed in via the keyboard 10 . When this second number 6 is typed in, the gate circuit 5 is pre-activated and the gate circuit 6 is pre-activated and thus the matrix circuit 85 is activated via the line p with the typing-in H pulse for the number 6. The shift register 55 with the potential series 625 = HLLH LLHH HLLL is thus driven by the outputs d of the circuit 85 and this number 625 is thus stored in the shift register 55 . Then the G key is tapped and the multiplicative division process is triggered because, as with multiplication, a multiplication process was pre-triggered by pressing the D key. The reciprocal value of the divisor 16 stored in the shift register 55 is now processed as a multiplier in this multiplication process, in that the number 5 is first processed in the circuit 13 as the first multiplier number. Then follows the multiplier number 2 and then the multiplier number 6, which are processed in the circuit 13 in the counting code. As in normal multiplication, the number of multiplication results is formed in the memory row 25 . If the number 67 486 was processed as a dividend, the number 42 178 750 is now stored in the memory row 25 as a quotient and this number is reduced to 4217.8750 by the comma shift register 50 a when the comma index is shown, and thus reduced to the real value of the quotient.

Falls als Divisor die Zahl 8 zur Verarbeitung kommt, wird zunächst die Ziffer 0 eingetippt und dann die Ziffer 8 eingetippt. Beim Eintippen der Ziffer 0 kippen aufeinanderfolgend die Flip-Flops 1 und 2 in ihre Links-Stellung und kippt außerdem das Flip-Flop 3 in seine Rechts-Stellung, dann folgt das Eintippen der Ziffer 8. Hierbei sind die Tor-Schaltungen 5 und 7 vor-angesteuert und wird somit die Matrix 85 an ihrem Eingang g mit einem H-Impuls angesteuert. Hierbei wird die Zahl 125 und somit die Potentialreihe LLLH LLHH HLLL in das Schieberegister 55 eingeblendet. Hierbei steuert der Ausgang a der Matrix 85 für die Ergebniszahl nur 3 Komma-Stellen an, weil der Reziprokwert 125 nur um 3 Stellen angehoben ist. If the number 8 is processed as a divisor, the number 0 is typed in first and then the number 8 is typed in. When the number 0 is typed in, the flip-flops 1 and 2 successively tilt into their left position and also flips the flip-flop 3 into its right position, then the number 8 is typed in. Here, the gate circuits 5 and 7 pre-driven and thus the matrix 85 is driven at its input g with an H pulse. The number 125 and thus the potential series LLLH LLHH HLLL is shown in the shift register 55 . Here, the output a of the matrix 85 controls only 3 decimal places for the result number, because the reciprocal 125 is only increased by 3 places.

Für die Divisorzahlen 2 bis 20 ergeben sich in bezug auf die Schaltungen 80 und 90 folgende Zahlenwerte:The following numerical values result for the divisor numbers 2 to 20 in relation to the circuits 80 and 90 :

Wenn der Ausgang a der Matrix-Schaltung 85 H-Potential hat, wird der Komma-Index im Komma-Schieberegister 50a um 3 Stellen nach links versetzt, neu eingeblendet. Wenn der Ausgang b der Matrix-Schaltung 85 H-Potential hat, wird der Komma-Index im Komma-Schieberegister 50 a um 4 Stellen nach links versetzt, neu eingeblendet. Zwischen-Dividenden nach dem Muster 15,5 können nur mittels Ablesung des Kehrwerts aus einer Tabelle verarbeitet werden. Der Komma-Index stimmt nur dann, wenn der Dividend eine Komma-freie Zahl ist. If the output a of the matrix circuit 85 has H potential, the comma index in the comma shift register 50 a is shifted 3 places to the left, and is shown again. If the output b of the matrix circuit 85 has H potential, the comma index in the comma shift register 50 a is shifted 4 places to the left and is shown again. Intermediate dividends according to model 15.5 can only be processed by reading the reciprocal value from a table. The comma index is only correct if the dividend is a comma-free number.

In Fig. 20a und 20b ist die Spezial-Schaltung 90 dargestellt, welche den Divisoren-Bereich 2 bis 40 erfaßt und aus den Teil-Schaltungen 90a und 90b besteht. Die Matrix-Schaltung 85 ist hierbei aus zeichentechnischem Grund in zwei Teilen (85a und 85b) dargestellt.In Fig. 20a and 20b, the special circuit 90 is shown which the divisors range 2 to 40, and detected from the sub-circuits 90 a and 90 b is. The matrix circuit 85 is shown in two parts ( 85 a and 85 b) for technical reasons.

Diese Spezial-Schaltung 90 besteht somit aus den Matrix-Schaltungen 85a und 85b, wovon die Matrix-Schaltung 85a die Divisoren 2 bis 19 erfaßt und die Matrix-Schaltung 85b die Divisoren 20 bis 40 erfaßt. An weiteren Teilen besteht diese Spezial-Schaltung 90 aus dem Schieberegister 55 und der Schaltung 91, welche aus den Teil-Schaltungen 91a und 91b besteht. Diese Schaltung 91 besteht somit aus den Flip-Flops 1 bis 6 und den Tor-Schaltungen 7 bis 11 und der Oder-Schaltung 12 mit 10 Eingängen und der Negier-Schaltung 13 und der Und-Schaltung 14 mit 2 Eingängen und den zugehörigen Leitungen.This special circuit 90 thus consists of the matrix circuits 85 a and 85 b, of which the matrix circuit 85 a detects the divisors 2 to 19 and the matrix circuit 85 b detects the divisors 20 to 40. In other parts, this special circuit 90 consists of the shift register 55 and the circuit 91 , which consists of the sub-circuits 91 a and 91 b. This circuit 91 thus consists of the flip-flops 1 to 6 and the gate circuits 7 to 11 and the OR circuit 12 with 10 inputs and the negation circuit 13 and the AND circuit 14 with 2 inputs and the associated lines.

Die Wirkungsweise ist im Prinzip gleich, wie die Wirkungsweise der Schaltung 80.The mode of operation is basically the same as the mode of operation of the circuit 80 .

Wenn nur ein ein-zifferiger Divisor eingetippt wird, muß somit auch zuerst die Ziffer 0 eingetippt werden. Wenn als Divisor die Zahl 7 zur Verarbeitung kommt, wird somit auch zuerst die Ziffer 0 eingetippt und dann die Ziffer 7 eingetippt (über die Tastatur 10). Die Divisorzahl 40 wird wie die Divisorzahl 20 bei der Schaltung 80 im Sonder-Verfahren verarbeitet, weil hierbei der betreffende Eingang der Matrix-Schaltung 85b beim Eintippen der Ziffer 4 direkt angesteuert wird. In diesem Fall erfolgt das anschließende Eintippen der Ziffer 0 nur deshalb, damit in der Anzeige die Zahl 40 erscheint und auch deshalb, damit das Zahlen-Eingabe-Prinzip nicht durchbrochen wird. Der Dividend wird ganz normal eingetippt, also ohne vorausgehende Ziffer 0. Die vorausgehende Ziffer 0 bei der Divisor-Eingabe ist also nur erforderlich, wenn der Divisor nur eine Ziffer (1 bis 9) ist.If only a one-digit divisor is typed in, the digit 0 must also be typed in first. If the number 7 is processed as a divisor, the number 0 is first typed in and then the number 7 is typed in (via the keyboard 10 ). The divisor number 40, like the divisor number 20, is processed in the circuit 80 in a special process, because the relevant input of the matrix circuit 85 b is directly controlled when the number 4 is typed in. In this case, the number 0 is then typed in so that the number 40 appears in the display and also so that the number input principle is not broken. The dividend is typed in as normal, ie without a preceding digit 0. The preceding digit 0 when entering the divisor is therefore only required if the divisor is only a digit (1 to 9).

Claims

1. Electronic arithmetic circuit for multiplication and addition and subtraction, characterized in that it can also be used to carry out divisions with a limited number of divisors.

2. Electronic arithmetic circuit according to claim 1, characterized characterized that these divisions on multiplicative Way to get executed by using the dividend multiplied by the reciprocal (reciprocal) of the divisor becomes.

3. Electronic arithmetic circuit according to claim 1 or Claims 1 and 2, characterized in that these Reciprocal values of the divisors increased by 3 to 5 digits come to processing and thus the reciprocal value 0.125 is processed as a number 125 if it increases by 3 Digits is processed and that the reciprocal value 0.0625 is processed as a number 625 when it is around 4 digits is processed.

4. Electronic arithmetic circuit according to claim 1 or Claim 1 and 2 or according to claim 1 to 3, characterized characterized in that only the divisors in version A. 2 to 20 can be processed and the reciprocal values 0.5 to 0.1 as a three-digit number three times come up for processing.

5. Electronic arithmetic circuit according to claim 1 or Claim 1 to 2 or according to claim 1 to 3 or according to Claims 1 to 4, characterized in that the Version A (divisor range 2 to 20) the reciprocal values 0.0909 to 0.05 as a three-digit number 4 times come up for processing.

6. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the matrix circuit ( 85 ) also the comma class control for the comma shift register ( 50 a) and that when the divisor is typed into the circuit ( 80 or 90 ) not only the relevant reciprocal value is shown in the shift register ( 55 ), but also the comma index in the comma shift register ( 50 a) is set accordingly.

7. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the circuit ( 81 ) of the circuit ( 80 ) is designed so that when entering a one-digit divisor, the number (0) must be entered first and then the number in question must be entered.

8. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the circuit ( 91 ) of the circuit ( 90 ) is designed so that when a single-digit divisor is typed in, the number (0) must first be typed in and then the relevant number is typed in.

9. Electronic computing circuit according to claim 8, characterized in that the circuit ( 90 ) is designed so that it detects the divisor range 2 to 40 or 2 to 50 or 2 to 70 or 2 to 100, the reciprocal 0.5 up to 0.1 are also processed as a three-digit number raised by three digits and the reciprocal values 0.0909 to 0.0101 are processed as a three-digit number raised by 4 digits.

10. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claims 1 to 6 and 8 or according to claims 1 to 6 and 8 and 9, characterized in that as a computing circuit for the calculation types multiplication and addition and subtraction after an arithmetic circuit P 43 12 146.2 is used.