DE4135788A1

DE4135788A1 - Digital electronic circuit for addition and subtraction of 5211 code - has operation of tetrad circuit controlled by logic circuitry generating signals with decimal point control

Info

Publication number: DE4135788A1
Application number: DE19914135788
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-09-19
Filing date: 1991-10-30
Publication date: 1993-05-27

Abstract

The circuit receives two 4 bit numbers coded in 5211 code that are received by a pair of multistage parallel registers connected to the inputs of a processing circuit. The control signals for operation of the addition and subtraction processes are generated by a control logic unit. The logic circuit has logic gates and flip-flops connected to a pulse counter (19) and two main logic stages (17,18), the later of these (18) providing a High level (H) signal to control the floating point comma position. ADVANTAGE - Reduced circuit complexity.

Description

Gegenstand der Erfindung ist eine weitere Verbesserung der Rechenschaltung für Addition und Subtraktion nach P 41 34 635.1, deren Schaltung 18 noch nicht so ausgebildet ist, daß sie für die Einblendung der Komma-Index-Stellung ge eignet ist. Außerdem ist die vorliegende Rechenschaltung so ausgebildet, daß die Ergebniszahl automatisch nach rechts getaktet wird, wenn diese eine Komma-Stellen-Zahl ist, wel che rechts Nullen aufweist, wie die Zahl 735,3800. Aus diesem Grund ist für die vorliegende Rechenschaltung eine Ergebniszahl-Verschiebeschaltung nach P 41 10 500.1 erfor derlich, welche mit einer Nullen-Eingabeschaltung kombi niert ist. Die Eingabezahlen (Dezimalzahlen) werden auch 5211-codiert verarbeitet; somit fällt auch die Ergebniszahl in diesem 5211-Code an.The invention relates to a further improvement of the arithmetic circuit for addition and subtraction according to P 41 34 635.1, the circuit 18 is not yet designed so that it is suitable for displaying the comma index position. In addition, the present arithmetic circuit is designed so that the result number is automatically clocked to the right if it is a decimal place number that has zeros on the right, such as the number 735.3800. For this reason, a result number shifting circuit according to P 41 10 500.1 is required for the present calculation circuit, which is combined with a zero input circuit. The input numbers (decimal numbers) are also processed 5211-coded; thus the result number in this 5211 code also arises.

In Fig. 1a und 1b ist die gesamte Rechenschaltung darge stellt (ohne Steuerwerk 10 und ohne Ziffern-Eingabeschalt ung 20). In Fig. 2a und 2b ist das Steuerwerk 10 darge stellt. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 mit den restlichen Teilen des Steuerwerks dargestellt. In Fig. 4a und 4b ist die Schaltung 17 dargestellt. In Fig. 5 ist die Schaltung 18 dargestellt (um 2 Teil-Schalt ungen verkürzt). In Fig. 6 ist der Impuls-Zähler 19 dar gestellt. In Fig. 7 ist die Schieberegister-Ansteuer- Schaltung 40 dargestellt. In Fig. 8 ist die Schaltung 36 dargestellt. Die Fig. 9 bis 13 sind gleich, wie in P 41 34 635.1 und somit in dieser Patentanmeldung darge stellt und beschrieben.In Fig. 1a and 1b, the entire arithmetic circuit is Darge (without control unit 10 and without digit input circuit ung 20 ). In Fig. 2a and 2b, the control unit 10 provides Darge. In Fig. 3 the digit input circuit 20 is shown with the remaining parts of the control unit. The circuit 17 is shown in FIGS. 4a and 4b. In Fig. 5, the circuit 18 is shown (shortened by 2 partial circuits). In Fig. 6, the pulse counter 19 is provided. In Fig. 7, the shift register actuation circuit 40 is shown. The circuit 36 is shown in FIG . FIGS. 9 to 13 are the same as in P 41 34 635.1, and thus in this patent application provides Darge and described.

Diese serielle Addier-Subtrahierschaltung besteht aus den Eingangs-Schieberegistern 1 und 2 und dem Ergebnis-Schiebe register 3 und der umschaltbaren Tetraden-Schaltung 4, wel che von Addition auf Subtraktion umschaltbar ist und von Subtraktion auf Addition umschaltbar ist und dem Komma- Schieberegister 50. An weiteren Teilen besteht diese Addier-Subtrahierschaltung aus dem Steuerwerk 10 und der Ziffern-Eingabeschaltung 20 und der Schieberegister-Ansteu erschaltung 40 und dem Zusatz-Steuerwerk 80.This serial add-subtract circuit consists of the input shift registers 1 and 2 and the result shift register 3 and the switchable tetrad circuit 4 , which is switchable from addition to subtraction and switchable from subtraction to addition, and the comma shift register 50 . In other parts, this add-subtract circuit consists of the control unit 10 and the digit input circuit 20 and the shift register drive circuit 40 and the additional control unit 80 .

Das Steuerwerk 10 (Fig. 2a und 2b) besteht aus den Schaltungen 17 und 18 und dem Impuls-Zähler 19 und den Potential-Speicher-Flip-Flops 12 bis 14 und 49 und der Schaltung 48 und den Und-Schaltungen 21 bis 30 mit je 2 Ein gängen und der Und-Schaltung 32 mit 3 Eingängen und den Oder-Schaltungen 39 bis 44 und 46 mit je 2 Eingängen und der Oder-Schaltung 45 und 4 Tipp-Schaltern 51 und den zu gehörigen Leitungen. Die Schaltung 48 liefert von ihrem Ausgang b einen kurzen H-Impuls, wenn ihr Eingang a mit H- Potential angesteuert wird und hat dann an ihrem Ausgang c so lange H-Potential, bis ihr Eingang a nicht mehr an H- Potential liegt.The control unit 10 ( FIGS. 2a and 2b) consists of the circuits 17 and 18 and the pulse counter 19 and the potential memory flip-flops 12 to 14 and 49 and the circuit 48 and the AND circuits 21 to 30 with 2 inputs each and the AND circuit 32 with 3 inputs and the OR circuits 39 to 44 and 46 with 2 inputs each and the OR circuit 45 and 4 tap switches 51 and the associated lines. The circuit 48 delivers a short H pulse from its output b when its input a is driven with H potential and then has its potential at its output c until its input a is no longer at H potential.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus der Tastatur 30 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor- Schaltungen 41 und 42, bestehend aus je 4 Und-Schaltungen mit je 2 Eingängen und den Potential-Speicher-Flip-Flops 8 und 16 und 6 Und-Schaltungen 9 bis 14 mit je 2 Eingängen und der Oder-Schaltung 15 mit 2 Eingängen und den zugehöri gen Leitungen.The digit input circuit 20 ( FIG. 3) consists of the keyboard 30 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 each 4 inputs and the OR circuit 5 with 8 inputs and the gate circuits 41 and 42 , each consisting of 4 AND circuits with 2 inputs each and the potential memory flip-flops 8 and 16 and 6 AND circuits 9 to 14 with 2 inputs each and the OR circuit 15 with 2 inputs and the associated lines.

Die Schaltung 80 (Fig. 1b) hat als Haupt-Teile das Ergeb nis-Schieberegister 3 und das Komma-Schieberegister 50 und besteht an weiteren Teilen aus der Schaltung 36 und den Teil-Schaltungen 60 und 70. Die Teil-Schaltung 60 besteht aus den einfachen Flip-Flops 21 und 22 und den Und-Schalt ungen 23 bis 25 mit je 2 Eingängen und den Oder-Schaltungen 26 bis 29 mit je 2 Eingängen und der Oder-Schaltung 30 mit 4 Eingängen. Die Teil-Schaltung 70 besteht aus 2 Und-Schalt- Schaltungen 71 mit je 2 Eingängen und 2 Negier-Schaltungen 72 und der Oder-Schaltung 73 und 4 Oder-Schaltungen 39 mit je 2 Eingängen und den zugehörigen Leitungen. Der in Fig. 1a dargestellte Teil-Bereich dieser Rechenschaltung be steht außerdem aus dem Übertrag-Speicher 45 und der Und- Schaltung 47 mit 2 Eingängen.The circuit 80 ( Fig. 1b) has the main parts of the result shift register 3 and the comma shift register 50 and consists of other parts of the circuit 36 and the sub-circuits 60 and 70th The sub-circuit 60 consists of the simple flip-flops 21 and 22 and the AND circuits 23 to 25 with 2 inputs each and the OR circuits 26 to 29 with 2 inputs each and the OR circuit 30 with 4 inputs. The subcircuit 70 consists of 2 AND switching circuits 71 , each with 2 inputs and 2 negation circuits 72, and the OR circuit 73 and 4 OR circuits 39 , each with 2 inputs and the associated lines. The portion of this computing circuit shown in Fig. 1a also consists of the carry memory 45 and the AND circuit 47 with 2 inputs.

Der Impuls-Zähler 17 (Fig. 4a und 4b) besteht aus den Teil-Schaltungen 17a und 17b. Die Teil-Schaltung 17b ist nur eine Umsteuer-Schaltung für die Teil-Schaltung 17a, welche ein echter Impuls-Zähler ist, der bei Subtraktion im Fall B aufeinanderfolgend 2 Zyklen durchläuft. Die Teil- Schaltung 17a (Fig. 4a) besteht aus 9 einfachen Flip- Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder- Schaltung 13 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 14 und 2 Und-Schaltungen 15 und 2 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und der Und-Schaltung 18 und den Negier-Schaltungen 19 und 20 und den zugehörigen Leitungen.The pulse counter 17 ( Fig. 4a and 4b) consists of the sub-circuits 17 a and 17 b. The sub-circuit 17 b is only one pilot type circuit for the sub-circuit 17 a, which is a real pulse counter which passes successively 2 cycles of subtraction in the case of B. The sub-circuit 17 a ( Fig. 4a) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the further simple flip-flop 14 and 2 AND circuits 15 and 2 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the AND circuit 18 and the negation circuits 19 and 20 and the associated lines.

Die Teil-Schaltung 17b (Fig. 4b) besteht aus 4 einfachen Flip-Flops 21 bis 24 und 3 Und-Schaltungen 25 mit je 2 Ein gängen und 3 Und-Schaltungen 26 mit je 2 Eingängen und den Oder-Schaltungen 27 und 28 mit je 2 Eingängen und den Oder- Schaltungen 29 und 30 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 31 und 2 Und-Schaltungen 32 und 2 Und- Schaltungen 33 mit je 2 Eingängen und 2 Negier-Schaltungen 34 und der Und-Schaltung 35 mit 2 Eingängen und der Und- Schaltung 36 mit 4 Eingängen und den Negier-Schaltungen 37 und 38 und den zugehörigen Leitungen. Der Steuer-Eingang hat die Bezeichnung z1. Der Rückstell-Eingang (für beide Teil-Schaltungen 17a und 17b) hat die Bezeichnung r.The sub-circuit 17 b ( Fig. 4b) consists of 4 simple flip-flops 21 to 24 and 3 AND circuits 25 with 2 inputs and 3 AND circuits 26 with 2 inputs each and the OR circuits 27 and 28th with 2 inputs each and the OR circuits 29 and 30 with 2 inputs each and the further simple flip-flop 31 and 2 AND circuits 32 and 2 AND circuits 33 with 2 inputs and 2 negation circuits 34 and the AND- Circuit 35 with 2 inputs and the AND circuit 36 with 4 inputs and the negation circuits 37 and 38 and the associated lines. The control input has the designation z1. The reset input (for both sub-circuits 17 a and 17 b) has the designation r.

Die Schaltung 18 (Fig. 5) ist um 2 Teil-Schaltungen ver kürzt dargestellt. Die um 2 Teil-Schaltungen verkürzt dar gestellte Schaltung 13 besteht 6 einfachen Flip-Flops 1 bis 6 und 10 Und-Schaltungen 11 mit je 2 Eingängen und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schalt ung 13 mit 3 Eingängen und 10 Dioden 14 und 2 Und-Schalt ungen 15 mit je 2 Eingängen und der Negier-Schaltung 16 und dem weiteren einfachen Flip-Flop 17 und 4 Und-Schalt ungen 18 mit je 2 Eingängen und 2 Und-Schaltungen 19 mit je 2 Eingängen und 2 Oder-Schaltungen 20 mit je 2 Eingän gen und der Verzögerungs-Schaltung 21 und den zugehörigen Leitungen. Die Impuls-Eingänge haben die Bezeichnungen a und b. Die Impuls-Ausgänge haben die Bezeichnungen d und e. Der Zusatz-Takt-Eingang hat die Bezeichnung c. Der Rück stell-Eingang hat die Bezeichnung r. Die Eingänge für die Einblendung des jeweiligen Komma-Index-Standes im Komma- Schieberegister 50 haben die Bezeichnung dd.The circuit 18 ( FIG. 5) is shown shortened by two sub-circuits. The shortened by 2 sub-circuits presented circuit 13 consists of 6 simple flip-flops 1 to 6 and 10 AND circuits 11 with 2 inputs each and 3 AND circuits 12 with 2 inputs each and the OR circuit 13 with 3 inputs and 10 diodes 14 and 2 AND circuits 15 each with 2 inputs and the negation circuit 16 and the further simple flip-flop 17 and 4 AND circuits 18 each with 2 inputs and 2 AND circuits 19 with 2 inputs each and 2 OR circuits 20 each with 2 inputs and the delay circuit 21 and the associated lines. The pulse inputs are labeled a and b. The pulse outputs are named d and e. The additional clock input has the designation c. The reset input has the designation r. The inputs for showing the respective comma index status in the comma shift register 50 have the designation dd.

Der Impuls-Zähler 19 (Fig. 6) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Ein gängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 15 mit 5 Ein gängen und dem weiteren einfachen Flip-Flop 16 und 2 Und- Schaltungen 17 und 2 Und-Schaltungen 18 mit je 2 Eingängen und 2 Negier-Schaltungen 19 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung k. Der Ausgang hat die Bezeichnung f. Die Ausgänge für die Funktion B haben die Bezeichnung a bis d. Diese Ausgänge a bis d werden dann gebraucht, wenn fortlaufend zur vorherigen Ergebniszahl weitere Zahlen addiert werden oder von der vorherigen Er gebniszahl fortlaufend Zahlen subtrahiert werden oder ab wechselnd fortlaufend addiert und subtrahiert wird.The pulse counter 19 ( Fig. 6) consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 , each with 2 inputs and 4 AND circuits 12 , each with 2 inputs and the negating circuit 13 and the OR Circuit 15 with 5 inputs and the further simple flip-flop 16 and 2 AND circuits 17 and 2 AND circuits 18 each with 2 inputs and 2 negating circuits 19 and the associated lines. The pulse input is called k. The exit has the designation f. The outputs for function B are labeled a to d. These outputs a to d are used when additional numbers are continuously added to the previous result number, or numbers are continuously subtracted from the previous result number, or are continuously added and subtracted from alternating.

Die Schieberegister-Ansteuer-Schaltung 40 (Fig. 7) besteht aus 5 Oder-Schaltungen 1 bis 5 und den zugehörigen Leit ungen. Die Ausgänge haben die Bezeichnung 1 bis 8.The shift register drive circuit 40 ( FIG. 7) consists of 5 OR circuits 1 to 5 and the associated lines The outputs have the designations 1 to 8 .

Die Schaltung 36 (Fig. 8) besteht aus 2 einfachen Flip- Flops 1 und 2 und 2 Und-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und 2 Negier-Schaltungen 5 und der Oder-Schaltung 6 und den zugehörigen Leitungen. The circuit 36 ( FIG. 8) consists of 2 simple flip-flops 1 and 2 and 2 AND circuits 3 and 2 AND circuits 4 each with 2 inputs and 2 negation circuits 5 and the OR circuit 6 and the associated lines .

Die umschaltbare Tetraden-Schaltung 4 ist in P 41 34 635.1 in Fig. 9 dargestellt und in dieser Patentanmeldung auf Seite 4 beschrieben.The switchable tetrad circuit 4 is shown in P 41 34 635.1 in Fig. 9 and described in this patent application on page 4.

Die Nullen-Eingabeschaltung 35 ist ohne Zusatz-Schaltung für die automatische Rechts-Verschiebung der Ergebniszahl in P 41 34 635.1 dargestellt und am Ende von Seite 4 und Anfang Seite 5 beschrieben. Als vollständige Schaltung mit automatischer Rechts-Takt-Verschiebung ist diese Schalt ung in P 41 10 500.1 dargestellt und beschrieben. Falls eine Ergebniszahl nach dem Muster von Seite 1 vorliegt, wird die Ergebniszahl somit automatisch nach rechts getaktet (um zwei Stellen einschließlich Komma-Index) und ist dann auch formal richtig (735,38).The zero input circuit 35 is shown in P 41 34 635.1 without an additional circuit for the automatic right shift of the result number and is described at the end of page 4 and beginning of page 5. This circuit is shown and described in P 41 10 500.1 as a complete circuit with automatic clockwise shift. If a result number based on the pattern on page 1 is available, the result number is automatically clocked to the right (by two digits including a comma index) and is then also formally correct (735.38).

Die Schaltungen 21 und 22 der umschaltbaren Tetraden-Schalt ung 4 sind in P 41 34 635.1 auf Seite 4 und 5 beschrieben.The circuits 21 and 22 of the switchable tetrad circuit 4 are described in P 41 34 635.1 on page 4 and 5.

Die Neuner-Komplementschaltung 23, welche mit einer Gerade aus-Schaltung kombiniert ist, ist in P 41 34 635.1 in Fig. 13 dargestellt.The nine's complement circuit 23 , which is combined with a straight line circuit, is shown in P 41 34 635.1 in FIG. 13.

Als Impulszähler 42 (Ansteuerschaltung 42) kann auch eine aus 2 Doppel-Flip-Flops bestehende Spezial-Schaltung ver wendet werden, welche auch 4 Ausgänge aufweist. (dargestellt in P .. .. . . . .). A special circuit consisting of 2 double flip-flops, which also has 4 outputs, can also be used as the pulse counter 42 (control circuit 42 ). (shown in P .. .......).

Der Ausgang A steuert den Eingang a an. Der Ausgang 3 steu ert den Eingang b an. Der Ausgang B2 steuert den Eingang b2 an. Der Ausgang C steuert den Eingang c an. Der Ausgang D steuert den Eingang d an. Der Ausgang E steuert den Ein gang e an. Der Ausgang F steuert den Eingang f an. Der Aus gang g steuert den Eingang g an. Der Ausgang H steuert den Eingang h an. Der Ausgang I steuert den Eingang i an. Der Ausgang K1 steuert den Eingang k1 an. Der Ausgang K2 steuert den Eingang k2 an. Der Ausgang L steuert den Ein gang 1 an. Der Ausgang M steuert den Eingang m an. Mittels H-Impuls vom Ausgang M2 wird das Ergebnis-Schieberegister 3 rückgestellt. Der Ausgang N steuert den Eingang n an. Der Eingang t wird mit der Impuls-Frequenz angesteuert. Vom Aus gang P1 wird mittels H-Impuls das Schieberegister 1 rück gestellt. Vom Ausgang P2 wird mittels H-Impuls das Schie beregister 2 rückgestellt. Vom Ausgang P3 wird mittels H- Impuls der Inhalt des Ergebnis-Schieberegisters 3 in das Schieberegister 1 eingeblendet. Vom Ausgang P4 wird mit tels H-Impuls die Komma-Index-Stellung des Komma-Schiebe registers 50 über die Eingänge dd in die Schaltung 18 einge blendet. Vom Ausgang P5 wird mittels einem H-Impuls das Ergebnis-Schieberegister 3 rückgestellt. Der Ausgang u steuert den Eingang u an. Der Ausgang O steuert den Eingang o an. Der Ausgang V steuert den Eingang v an. Der Ausgang Z1 steuert den Eingang z1 an. Der Ausgang z2 liefert das H-Potential für das Minus-Zeichen in der Anzeigeschaltung. Die Eingänge u2 liegen im Betriebs-Zustand ständig an H- Potential. Die Eingänge r werden bei der Gesamt-Rückstell ung von einer Abzweigung des Ausgangs R mit einem H-Impuls angesteuert.Output A controls input a. Output 3 controls input b. Output B2 controls input b2. Output C controls input c. Output D controls input d. The output E controls the input e. Output F controls input f. The output g controls the input g. The output H controls the input h. Output I controls input i. The output K1 controls the input k1. The output K2 controls the input k2. Output L controls input 1 . The output M controls the input m. The result shift register 3 is reset by means of an H pulse from output M2. The output N controls the input n. The input t is driven with the pulse frequency. From the output P1, the shift register 1 is reset by means of an H pulse. The shift register 2 is reset from the output P2 by means of an H pulse. The content of the result shift register 3 is faded into the shift register 1 from the output P3 by means of an H pulse. From the output P4, the comma index position of the comma shift register 50 is faded into the circuit 18 via the inputs dd by means of an H pulse. The result shift register 3 is reset from the output P5 by means of an H pulse. The output u controls the input u. Output O controls input o. The output V controls the input v. Output Z1 controls input z1. The output z2 supplies the H potential for the minus sign in the display circuit. The inputs u2 are constantly at H potential in the operating state. The inputs r are controlled by a branch of the output R with an H pulse during the total reset.

Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden vor-angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden vor-angesteuert. Mittels Antippen der Taste G wird der Additions-Ablauf oder der Subtraktions-Ablauf ausgelöst. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückgestellt. By pressing the A key, the second is entered Summands pre-activated. By pressing the S button the input of the subtrahend is pre-activated. Means Pressing the G button will add or the Subtraction process triggered. By pressing the button R the entire arithmetic circuit is reset.

Wenn die vorherige Ergebniszahl als erster Summand oder als Minuend weiter-verarbeitet werden soll, wird die Taste R (Gesamt-Rückstellung) nicht angetippt und bei beabsicht igter Addition die Taste A angetippt und bei beabsicht iger Subtraktion die Taste S angetippt. In diesem Fall lie fert der Ausgang der Und-Schaltung 25 einen H-Impuls, der das Flip-Flop 49 in seine Links-Stellung kippt. Damit ist vom Ausgang des Flip-Flops 49 die Und-Schaltung 26 vor angesteuert und wird somit der Impuls-Zähler 19 mit der Takt-Frequenz angesteuert. Damit liefern die Ausgänge a bis d aufeinanderfolgend je einen H-Impuls, womit von den Aus gängen P1 bis P5 die bereits aufgeführten Ansteuerungen zustande kommen. Nach diesem Antippen der Taste A oder der Taste S wird der zweite Summand oder der Subtrahend einge tippt und dann die Taste G angetippt.If the previous result number is to be processed further as the first summand or as the minuend, the R key (total reset) is not touched and when the addition is intended, the A key is pressed and the S key is pressed when the subtraction is intended. In this case, the output of the AND circuit 25 produces an H pulse which flips the flip-flop 49 into its left position. The AND circuit 26 is thus driven from the output of the flip-flop 49 and the pulse counter 19 is thus driven at the clock frequency. The outputs a to d thus deliver an H pulse in succession, which means that the controls already listed come from the outputs P1 to P5. After pressing the A or S key, the second summand or subtrahend is typed in and then the G key is pressed.

Wenn von einer Minus-Zahl aus gerechnet werden soll, wird die Taste R (Gesamt-Rückstellung) angetippt und dann die Start-Zahl in das Schieberegister 1 eingetippt. Diese Zahl erscheint dann auch gleich in der Anzeige, weil sie auch gleichzeitig in das Ergebnis-Schieberegister 3 eingetippt wird. Dann wird die Taste S angetippt und dann die Taste G angetippt. Beim Antippen der Taste G kippt in diesem Spe zialfall das Flip-Flop 12 nicht in seine Links-Stellung und liefert andererseits der Ausgang der Und-Schaltung 32 einen H-Impuls, mit dem der Eingang g der Schaltung 80 an gesteuert wird. Damit wechselt der Ausgang b der Schaltung 36 von L-Potential auf H-Potential und hat diese Rechen schaltung denselben Schalt-Zustand, wie nach einer Subtrak tion in den Minus-Bereich. If you want to calculate from a minus number, press the R key (total reset) and then type the start number in shift register 1 . This number then appears immediately on the display because it is also typed into the result shift register 3 . Then press the S key and then press the G key. When the G key is pressed, the flip-flop 12 does not flip into its left position in this special case and, on the other hand, the output of the AND circuit 32 supplies an H pulse with which the input g of the circuit 80 is controlled. Thus, the output b of the circuit 36 changes from L potential to H potential and this arithmetic circuit has the same switching state as after subtraction in the minus range.

Die Ansteuerungen der Schieberegister-Ansteuerschaltung 40 ergeben sich wie folgt: Vom Ausgang 1 wird das Schiebe register 1 links-verschiebend Takt-angesteuert. Vom Ausgang 2 wird das Schieberegister 1 rechts-verschiebend Takt angesteuert. Vom Ausgang 3 wird das Schieberegister 2 links verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 2 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Ergebnis-Schieberegister 3 links verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Er gebnis-Schieberegister 3 rechts-verschiebend Takt-ange steuert. Vom Ausgang 7 wird das Komma-Schieberegister 50 links-verschiebend Takt-angesteuert. Vom Ausgang 8 wird das Komma-Schieberegister 50 rechts-verschiebend Takt- angesteuert.The controls of the shift register control circuit 40 result as follows: From the output 1 , the shift register 1 is clock-driven to the left. From the output 2 , the shift register 1 is driven clock-shift clock. From the output 3 , the shift register 2 is clock-driven shifting to the left. From the output 4 , the shift register 2 is clock-shifted to the right. The result shift register 3 is clock-driven shifting from the output 5 to the left. From output 6 , the result shift register 3 is right-shifting clock-controlled. From the output 7 , the comma shift register 50 is clock-shifted to the left. From the output 8 , the comma shift register 50 is clock-shifted to the right.

In Fig. 9a und 9b ist das Steuerwerk 10b dargestellt, bei dem die Umstellung auf Weiter-Addition oder Weiter- Subtraktion mittels eines zusätzlichen Impuls-Zählers 42 erfolgt, der in diesem Fall somit als Ansteuer-Schaltung verwendet wird. Bei diesem Steuerwerk werden also die Um stellimpulse nicht von 4 Ausgängen des Impuls-Zählers 19 geliefert, sondern von 4 Ausgängen des Impuls-Zählers 42.In Fig. 9a and 9b, the control unit 10 is illustrated b, in which takes place the conversion to further addition or subtraction of further means of an additional pulse counter 42, thus the driving circuit is used in this case as well. In this control unit, the order pulses are not supplied by 4 outputs of the pulse counter 19 , but rather by 4 outputs of the pulse counter 42 .

Dieses Steuerwerk 10b besteht aus den Schaltungen 7 und 18 und dem Impuls-Zähler 19 und dem Impuls-Zähler 42 und 4 Potential-Speicher-Flip-Flops 12 bis 14 und 38 und 4 Tipp- Schaltern 15 und den Und-Schaltungen 21 und 22 und 24 und 25 und 34 und 37 mit je 2 Eingängen und der Und-Schaltung 23 mit 3 Eingängen und den Oder-Schaltungen 27 bis 32 mit je 2 Eingängen und den Negier-Schaltungen 35 und 36 und den Oder-Schaltungen 37 und 38 mit je 2 Eingängen und den zugehörigen Leitungen.This control unit 10 b consists of the circuits 7 and 18 and the pulse counter 19 and the pulse counter 42 and 4 potential memory flip-flops 12 to 14 and 38 and 4 toggle switches 15 and the AND circuits 21 and 22 and 24 and 25 and 34 and 37 with 2 inputs each and the AND circuit 23 with 3 inputs and the OR circuits 27 to 32 with 2 inputs each and the negation circuits 35 and 36 and the OR circuits 37 and 38 with 2 inputs and the associated lines.

Claims

1. Electronic arithmetic circuit, which is only suitable for adding and subtracting and which forms the result numbers in a serial-serial manner and has two input shift registers ( 1 and 2 ), which are interchanged and coupled back and a tetrad circuit ( 4th ), which can be switched from addition to subtraction and can be switched from subtraction to addition, characterized in that it is designed such that the comma index position at the corresponding state of the computing sequence by means of an H pulse in the Circuit ( 18 ) is shown.

2. Electronic arithmetic circuit according to claim 1, characterized characterized in that each result number at the end of the Arithmetic sequence is clocked so far to the right that the result number is formally correct in the display field of the To Show circuit appears if the result number is still must be moved.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that the necessary change-over pulses in the further processing a previous result number as the first sum mand or minuend from the pulse counter ( 19 ) in the form of an addition Function to be delivered.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that the necessary change-over pulses in the further processing a previous result number as the first sum mand or Minuend are supplied by an additional pulse counter ( 42 ) , which is used in this case as a control circuit.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 2 and 4, characterized in that it processes the decimal numbers 5211-encoded and also returns the result number in this 5211 code.