DE4201780A1

DE4201780A1 - Digital circuit for addition and subtraction of coded numbers - has main processing provided by adder and subtractor stages coupled to result register with coupled control circuit

Info

Publication number: DE4201780A1
Application number: DE19924201780
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-09-19
Filing date: 1992-01-23
Publication date: 1993-07-29

Abstract

The digital electronic circuit for the addition or substraction of numbers in 5211 code receives the input values via registers coupled to an adder and subtractor circuits. The registers have cross-coupled feedback connections with controlled gates. The outputs of the adder and subtractor stages are directed by logic stages to a result register with a decimal point position control. The process is controlled by signals generated by a controller having a main circuit based upon two pulse counter (28, 29). Change-over between the stages is provided by a flip-flop (56). ADVANTAGE - Improves range of operation.

Description

Gegenstand der Erfindung ist eine Verbesserung der Rechen schaltung für Addition und Subtraktion nach P 42 00 029.7, welche zusätzlich so ausgebildet ist, daß auch die mehr fache Addition einer weiteren Zahl oder die mehrfache Sub traktion einer weiteren Zahl zur vorherigen Ergebniszahl möglich ist. Im Gegensatz zu der Rechenschaltung nach P 42 00 029.7 erfolgt bei der vorliegenden Rechenschaltung die Weiter-Verarbeitung einer vorherigen Ergebniszahl nicht vom Schieberegister 3 aus, sondern vom Schieberegister 1 aus, in das die vorherige Ergebniszahl eingeblendet wird. Die vorliegende Rechenschaltung weist im Vergleich mit der Rechen schaltung nach P 42 00 029.7 außerdem den Unterschied auf, daß an Stelle der Schaltungen 17a und 17b und 19 die Schaltung 30 angeordnet ist, welche nur 2 Impulszähler auf weist. Mit der dargestellten Programmierschaltung kann eine weitere Zahl bis 100fach addiert oder subtrahiert werden.The invention relates to an improvement in the arithmetic circuit for addition and subtraction according to P 42 00 029.7, which is additionally designed so that the multiple addition of a further number or the multiple subtraction of another number to the previous result number is possible. In contrast to the arithmetic circuit according to P 42 00 029.7, in the present arithmetic circuit, a previous result number is not processed further from shift register 3 , but from shift register 1 , into which the previous result number is shown. The present arithmetic circuit has in comparison with the arithmetic circuit according to P 42 00 029.7 also the difference that the circuit 30 is arranged in place of the circuits 17 a and 17 b and 19 , which has only 2 pulse counters. With the programming circuit shown, a further number up to 100 times can be added or subtracted.

In Fig. 1a und 1b ist die gesamte Rechenschaltung darge stellt (ohne Steuerwerk 10 und ohne Ziffern-Eingabeschaltung 20 und ohne die Schaltungen 70 und 85). In Fig. 2a und 2b ist das Steuerwerk 10 dargestellt. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 mit einer Teil-Schaltung des Steuerwerks 10 dargestellt. In Fig. 4 ist die Schaltung 30 dargestellt. In Fig. 5 ist, um zwei Teil-Schaltungen ver kürzt, die Schaltung 18 dargestellt. In Fig. 6 ist der Im puls-Zähler 28 dargestellt. In Fig. 7 ist der Impuls-Zäh ler 29 dargestellt. In Fig. 8 ist die Tetraden-Addier schaltung 4 dargestellt. In Fig. 9 ist die Tetraden-Subtra hierschaltung 5 dargestellt, welche eine unechte Tetraden- Subtrahierschaltung ist und somit auf additive Weise subtra hiert. In Fig. 10a und 10b ist die Multiplikator-Pro grammierschaltung 70 dargestellt. In Fig. 11 ist die Schluß-Schaltung 85 mehrfach verkürzt dargestellt. In Fig. 12 ist die Schieberegister-Ansteuerschaltung 40 dargestellt. In Fig. 13 ist die Schaltung 36 dargestellt. In Fig. 14a und 14b ist die Type B dieser Rechenschaltung dargestellt. Die Fig. 2a und 2b und 3 bis 7 und 10a und 10b und 11 bis 13 sind für beide Typen gleich.In Fig. 1a and 1b, the entire arithmetic circuit is Darge (without control unit 10 and without digit input circuit 20 and without the circuits 70 and 85 ). The control unit 10 is shown in FIGS. 2a and 2b. In Fig. 3, the digit input circuit 20 is shown with a sub-circuit of the control unit 10 . The circuit 30 is shown in FIG. 4. In Fig. 5, to shorten two sub-circuits ver, the circuit 18 is shown. In Fig. 6 the pulse counter 28 is shown. In Fig. 7, the pulse counter 29 is shown. In Fig. 8, the tetrad adding circuit 4 is shown. In Fig. 9, the tetrad subtracting circuit 5 is shown, which is a spurious tetrad subtracting circuit and thus subtracted in an additive manner. In Fig. 10a and 10b is the multiplier-Pro programming circuit 70 shown. In Fig. 11, the circuit circuit 85 is shown several times shortened. The shift register drive circuit 40 is shown in FIG . The circuit 36 is shown in FIG . In Fig. 14a and 14b, the type B is shown the arithmetic circuit. Figures 2a and 2b and 3 to 7 and 10a and 10b and 11 to 13 are the same for both types.

Diese serielle Addier-Subtrahierschaltung mit Sonder-Ein richtung für die Mehrfach-Addition oder Mehrfach-Subtraktion einer weiteren Zahl besteht aus den Schieberegistern 1 und 2 und dem Ergebnis-Schieberegister 3 und der Tetraden-Ad dierschaltung 4 und der Tetraden-Subtrahierschaltung 5, welche eine unechte Tetraden-Subtrahierschaltung ist und somit auf additive Weise subtrahiert. An weiteren Teilen besteht diese Adddier-Subtrahierschaltung aus dem Steuerwerk 10 und der Ziffern-Eingabeschaltung 20 und der Schieberegister- Ansteuerschaltung 40 und dem Komma-Schieberegister 50 und der Programmierschaltung 70 und der Schluß-Schaltung 85. Der in Fig. 1a und 1b dargestellte Bereich dieser Rechen- Schaltung besteht außerdem aus der Schaltung 80 und den Übertrag-Potential-Speichern 45 und den Tor-Schaltungen 7 bis 12 und vier Oder-Schaltungen 37 mit je 2 Eingängen und 4 Oder-Schaltungen 48 mit je 2 Eingängen und den Negier- Schaltungen 38 und 46 und der Und-Schaltung 47 mit 2 Ein gängen und den zugehörigen Leitungen.This serial adding-subtracting circuit with a special device for multiple addition or multiple subtraction of a further number consists of the shift registers 1 and 2 and the result shift register 3 and the tetrad adding circuit 4 and the tetrad subtracting circuit 5 , which is a fake tetrad subtracting circuit and is thus subtracted in an additive manner. In other parts, this add-subtract circuit consists of the control unit 10 and the digit input circuit 20 and the shift register drive circuit 40 and the comma shift register 50 and the programming circuit 70 and the closing circuit 85 . The area of this arithmetic circuit shown in FIGS. 1a and 1b also consists of the circuit 80 and the carry potential memories 45 and the gate circuits 7 to 12 and four OR circuits 37 each with 2 inputs and 4 OR circuits 48 with 2 inputs each and the Negier circuits 38 and 46 and the AND circuit 47 with 2 inputs and the associated lines.

Die Schaltung 80 (Fig. 1b) besteht aus dem Flip-Flop 21 und 22 und den Und-Schaltungen 23 bis 25 mit je 2 Eingängen und den Oder-Schaltungen 26 bis 29 mit je 2 Eingängen und der Oder-Schaltung 30 mit 4 Eingängen und 2 Und-Schaltungen 71 mit 2 Eingängen und der Negier-Schaltung 74 und der Schaltung 36 und den zugehörigen Leitungen.The circuit 80 ( FIG. 1b) consists of the flip-flop 21 and 22 and the AND circuits 23 to 25 with 2 inputs each and the OR circuits 26 to 29 with 2 inputs each and the OR circuit 30 with 4 inputs and 2 AND circuits 71 with 2 inputs and the negation circuit 74 and the circuit 36 and the associated lines.

Das Steuerwerk 10 (Fig. 2a und 2b) besteht aus den Schal tungen 18 und 30 und den Potential-Speicher-Flip-Flops 11 bis 16 und den Und-Schaltungen 21 bis 31 mit je 2 Eingängen und den Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und den Negier-Schaltungen 42 bis 44 und 5 Tipp-Schaltern 17 und den zugehörigen Leitungen.The control unit 10 ( FIGS. 2a and 2b) consists of the circuits 18 and 30 and the potential memory flip-flops 11 to 16 and the AND circuits 21 to 31 , each with 2 inputs and the OR circuits 31 to 34 with 2 inputs each and the Negier circuits 42 to 44 and 5 tap switches 17 and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus 11 Tipp-Schaltern 32 und der Oder-Schaltung 1 mit 10 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schal tungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den einfachen Flip-Flops 8 und 16 und den Und- Schaltungen 9 bis 14 und 17 mit je 2 Eingängen und der Oder- Schaltung 15 und 2 Und-Schaltungen 18 mit je 2 Eingängen und den Tor-Schaltungen 41 und 42, bestehend aus je 4 Und- Schaltungen mit je 2 Eingängen und den zugehörigen Lei tungen.The digit input circuit 20 ( Fig. 3) consists of 11 tap switches 32 and the OR circuit 1 with 10 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR- Circuit 5 with 8 inputs and the simple flip-flops 8 and 16 and the AND circuits 9 to 14 and 17 with 2 inputs each and the OR circuit 15 and 2 AND circuits 18 with 2 inputs each and the gate circuits 41 and 42 , each consisting of 4 AND circuits with 2 inputs each and the associated lines.

Die Schaltung 30 (Fig. 4) besteht aus den Impuls-Zählern 28 und 29 und den einfachen Flip-Flops 55 und 56 und den Und-Schaltungen 45 bis 49 mit je 2 Eingängen und den Und- Schaltungen 51 und 52 mit je 2 Eingängen und den Negier- Schaltungen 53 und 54 und den Oder-Schaltungen 57 bis 59 mit je 2 Eingängen und den zugehörigen Leitungen.The circuit 30 ( Fig. 4) consists of the pulse counters 28 and 29 and the simple flip-flops 55 and 56 and the AND circuits 45 to 49 with 2 inputs each and the AND circuits 51 and 52 with 2 inputs each and the negation circuits 53 and 54 and the OR circuits 57 to 59 , each with 2 inputs and the associated lines.

Die Schaltung 18 (Fig. 5) ist um 2 Teil-Schaltungen ver kürzt dargestellt und besteht somit aus 8 einfachen Flip- Flops 1 bis 8 und 14 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 13 und 4 Und-Schaltungen 14 und 2 Und-Schaltungen 15 mit je 2 Eingängen und 2 Negier-Schal tungen 16 und 2 Oder-Schaltungen 17 mit je 2 Eingängen und der Verzögerungs-Schaltung 18 und den Und-Schaltungen 19 und 20 mit je 2 Eingängen und der Negier-Schaltung 21 und der Oder-Schaltung 22 mit 4 Eingängen und 11 Dioden 23 und den zugehörigen Leitungen. Die Impuls-Eingänge haben die Bezeichnungen a und b. Die Impuls-Ausgänge haben die Be zeichnungen V und I. Der Zusatz-Impuls-Eingang hat die Be zeichnung c und der Rückstell-Eingang die Bezeichnung r. The circuit 18 ( Fig. 5) is shown shortened by two sub-circuits and thus consists of 8 simple flip-flops 1 to 8 and 14 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each the further simple flip-flop 13 and 4 AND circuits 14 and 2 AND circuits 15 each with 2 inputs and 2 negating circuits 16 and 2 OR circuits 17 each with 2 inputs and the delay circuit 18 and the AND Circuits 19 and 20 with 2 inputs each and the negation circuit 21 and the OR circuit 22 with 4 inputs and 11 diodes 23 and the associated lines. The pulse inputs are labeled a and b. The pulse outputs have the designations V and I. The additional pulse input has the designation c and the reset input has the designation r.

Der Impuls-Zähler 28 (Fig. 6) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Ein gängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 4 Eingän gen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der End-Ausgang hat die Bezeichnung b. Der Zusatz-Ausgang hat die Bezeich nung k und der Rückstell-Eingang die Bezeichnung r.The pulse counter 28 ( Fig. 6) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 , each with 2 inputs and 4 AND circuits 12 , each with 2 inputs and the negating circuit 13 and the OR Circuit 14 with 4 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The end output is labeled b. The additional output has the designation k and the reset input has the designation r.

Der Impuls-Zähler 29 (Fig. 7) besteht aus 7 einfachen Flip-Flops 1 bis 7 und 5 Und-Schaltungen 11 mit je 2 Ein gängen und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 3 Eingän gen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der End-Ausgang hat die Bezeichnung b. Die Steuer-Ausgänge haben die Be zeichnungen c und d. Der Rückstell-Eingang hat die Bezeich nung r.The pulse counter 29 ( Fig. 7) consists of 7 simple flip-flops 1 to 7 and 5 AND circuits 11 each with 2 inputs and 3 AND circuits 12 each with 2 inputs and the negation circuit 13 and the OR Circuit 14 with 3 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The end output is labeled b. The control outputs have the designations c and d. The reset input has the designation r.

Die Programmierschaltung 70 (Fig. 10a und 10b) ist dann erforderlich, wenn eine weitere Zahl mehrfach zur vorheri gen Ergebniszahl addiert werden soll oder mehrfach von der vorherigen Ergebniszahl subtrahiert werden soll und kann auch für normale Multiplikationen verwendet werden, wenn der Multiplikator nicht größer ist, als die Zahl 99. Diese Pro grammierschaltung 70 besteht aus den Teil-Schaltungen 21 und 22 und der Steuer-Schaltung 23. Die Teil-Schaltung 21 besteht aus dem Impuls-Zähler 20a und 10 Flip-Flops 24 und 10 Und-Schaltungen 25 mit je 2 Eingängen und der Und-Schal tung 46 und den Oder-Schaltungen 47 bis 49 mit je 2 Eingän gen und den zugehörigen Leitungen. Die Teil-Schaltung 22 besteht aus dem Impuls-Zähler 20b und 10 Flip-Flops 26 und 10 Und-Schaltungen 27 mit je 2 Eingängen und den zugehöri gen Leitungen. Die Steuerschaltung 23 besteht aus den ein fachen Flip-Flops 31 bis 33 und den Tor-Schaltungen 35 und 36 und den Und-Schaltungen 37 bis 40 mit je 2 Eingängen und den Negier-Schaltungen 42 und 43 und der Oder-Schaltung 44 mit 10 Eingängen und der Negier-Schaltung 47 und den zuge hörigen Leitungen. Die Eingabe der Programmierziffer oder Programmierzahl erfolgt mittels der Zehner-Tastatur 32 über die Leitungen a0 bis a9.The programming circuit 70 ( FIGS. 10a and 10b) is required when a further number is to be added several times to the previous result number or to be subtracted several times from the previous result number and can also be used for normal multiplications if the multiplier is not larger , as the number 99. This programming circuit 70 consists of the sub-circuits 21 and 22 and the control circuit 23rd The sub-circuit 21 consists of the pulse counter 20 a and 10 flip-flops 24 and 10 AND circuits 25 , each with 2 inputs and the AND circuit 46 and the OR circuits 47 to 49 , each with 2 inputs and the associated lines. The sub-circuit 22 consists of the pulse counter 20 b and 10 flip-flops 26 and 10 AND circuits 27 , each with 2 inputs and the associated lines. The control circuit 23 consists of a single flip-flop 31 to 33 and the gate circuits 35 and 36 and the AND circuits 37 to 40 with 2 inputs each and the negation circuits 42 and 43 and the OR circuit 44 with 10 Inputs and the Negier circuit 47 and the associated lines. The programming number or programming number is entered using the numeric keypad 32 via lines a0 to a9.

Die End-Schaltung 85 (Fig. 11) ist mehrfach verkürzt dar gestellt und besteht aus einer Teil-Schaltung 1 und 6 Teil- Schaltungen 2 und einer Schluß-Schaltung 3 und dem vier-fachen Schieberegister 60, von dem auch nur die halbe Länge dargestellt ist. Die Teil-Schaltung 1 weist noch zusätzliche Teile auf und besteht mit diesen zusätzlichen Teilen aus der Oder-Schaltung 3 mit 4 Eingängen und der Ne gier-Schaltung 4 und der Und-Schaltung 7 mit 2 Eingängen und der Dekodierschaltung 8 und der Oder-Schaltung 9 mit 2 Eingängen und der Negier-Schaltung 10. Eine Teil-Schaltung 2 besteht aus einer Oder-Schaltung 3 mit 4 Eingängen und der Negier-Schaltung 4 und 3 Dioden 5 und der Oder-Schaltung 6 und der Und-Schaltung 7 mit 2 Eingängen und der Dekodier- Schaltung 8. Die Schluß-Teil-Schaltung 3 besteht aus der Oder-Schaltung 3 mit 4 Eingängen und der Negier-Schaltung 4 und 2 Dioden 5 und der Und-Schaltung 7 mit 2 Eingängen und der Dekodierschaltung 8. Zu diesem Schieberegister 60, das auch vier-fach ist, wie die Schieberegister 1 bis 3, ist kein Komma-Schieberegister erforderlich, weil das even tuelle Komma nur bei der Ergebniszahl erforderlich ist und eingeblendet wird, wie die Ergebniszahl. Für die Einblen dung der Ergebniszahl ist also das Schieberegister 60 nicht erforderlich.The end circuit 85 ( Fig. 11) is shown shortened several times and consists of a sub-circuit 1 and 6 sub-circuits 2 and a closing circuit 3 and the four-fold shift register 60 , of which only half the length is shown. The sub-circuit 1 has additional parts and consists of these additional parts of the OR circuit 3 with 4 inputs and the Ne gier circuit 4 and the AND circuit 7 with 2 inputs and the decoding circuit 8 and the OR circuit 9 with 2 inputs and the negation circuit 10 . A subcircuit 2 consists of an OR circuit 3 with 4 inputs and the negation circuit 4 and 3 diodes 5 and the OR circuit 6 and the AND circuit 7 with 2 inputs and the decoding circuit 8 . The final part circuit 3 consists of the OR circuit 3 with 4 inputs and the negation circuit 4 and 2 diodes 5 and the AND circuit 7 with 2 inputs and the decoding circuit 8 . For this shift register 60 , which is also four times as shift registers 1 to 3 , no comma shift register is required, because the eventual comma is only required for the result number and is faded in, like the result number. The shift register 60 is therefore not required for the insertion of the result number.

Die Tetraden-Addierschaltung 4 und die Tetraden-Subtrahier- Schaltung 5 sind in P 41 37 180.1 beschrieben. Die Tetraden- Subtrahierschaltung 5 ist eine unechte Tetraden-Subtrahier- Schaltung, welche auf additive Weise subtrahiert. The tetrad adding circuit 4 and the tetrad subtracting circuit 5 are described in P 41 37 180.1. The tetrad subtracting circuit 5 is a fake tetrad subtracting circuit which subtracts in an additive manner.

Der Ausgang A steuert den Eingang a an. Der Ausgang B steuert den Eingang b an. Der Ausgang B2 steuert den Eingang B2 an. Der Ausgang C steuert den Eingang c (Fig. 1b) an. Der Ausgang D steuert den Eingang d an. Der Ausgang D2 steuert den Eingang d2 an. Der Ausgang D3 steuert den Ein gang d3 an. Der Ausgang D4 steuert den Eingang d4 an. Vom Ausgang D6 wird das Schieberegister 60 rückstell-ange steuert. Der Ausgang E steuert den Eingang e an. Der Aus gang F steuert den Eingang f an. Der Ausgang G steuert den Eingang g an. Der Ausgang H steuert den Eingang h an. Der Ausgang I steuert den Eingang i an. Der Ausgang K1 steuert den Eingang k1 an. Der Ausgang L steuert den Eingang l an. Der Ausgang N steuert den Eingang n an. Der Ausgang P1 steuert alle Sonder-Rückstellungen bei der Weiter-Verarbei tung einer vorherigen Ergebniszahl an. Der Ausgang P2 steuert die Einblendung des Inhalts des Ergebnis-Schieberegisters 3 in das Schieberegister 1 an. Der Ausgang Q steuert die Rückstellung der Schaltung 18 an. Die Ausgänge S steuern die Eingänge s des Schieberegisters 1 an und Abzweigun gen dieser Ausgänge S über Oder-Schaltungen die Eingänge l3 des Schieberegisters 60. Die Ausgänge W steuern die Ein gänge w des Schieberegisters 2 an und Abzweigungen dieser Ausgänge W über die zweiten Eingänge der eben genannten Oder-Schaltungen auch die Eingänge l3 des Schieberegisters 60. Die Ausgänge Y steuern die Eingänge y an. Der Ausgang U steuert den Eingang u an. Der Ausgang U3 steuert den Ein gang u3 an. Der Ausgang Z1 steuert den Eingang z1 an. Der Ausgang Z2 liefert das H-Potential für das Minus-Zei chen in der Anzeige-Schaltung. Der Eingang t wird mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Be triebszustand ständig an H-Potential. Der Ausgang A4 steuert den Eingang a4 an. Der Ausgang D5 steuert die Rück stellung des Schieberegisters 60 an. Der Ausgang S5 steuert in der Programmierschaltung 70 den Eingang s5 an, wo mit diese Programmierschaltung mit der Ziffer 1 Sonder- programmiert ist. Der Ausgang S6 steuert in der Program mierschaltung 70 den Eingang s6 an, womit diese Program mierschaltung mit der Ziffer 2 Sonder-programmiert ist. Output A controls input a. Output B controls input b. Output B2 controls input B2. The output C controls the input c ( Fig. 1b). Output D controls input d. Output D2 controls input d2. The output D3 controls the input d3. The output D4 controls the input d4. The shift register 60 is reset-controlled from the output D6. The output E controls the input e. Output F controls input f. The output G controls the input g. The output H controls the input h. Output I controls input i. The output K1 controls the input k1. Output L controls input l. The output N controls the input n. Output P1 controls all special provisions when processing a previous result number. The output P2 controls the insertion of the content of the result shift register 3 into the shift register 1 . The output Q controls the resetting of the circuit 18 . The outputs S control the inputs s of the shift register 1 and branches of these outputs S via OR circuits the inputs l3 of the shift register 60 . The outputs W control the inputs w of the shift register 2 and branches of these outputs W via the second inputs of the aforementioned OR circuits also the inputs l3 of the shift register 60 . Outputs Y control inputs y. Output U controls input u. The output U3 controls the input u3. Output Z1 controls input z1. The output Z2 supplies the H potential for the minus sign in the display circuit. The input t is driven with the clock frequency. In the operating state, the inputs u2 are constantly at H potential. Output A4 controls input a4. The output D5 controls the reset position of the shift register 60 . The output S5 controls the input s5 in the programming circuit 70 , where special programming is carried out with this programming circuit with the number 1. The output S6 controls in the programming circuit 70 the input s6, whereby this programming circuit is specially programmed with the number 2.

Vom Ausgang 1 wird das Schieberegister 1 links-verschiebend Takt-gesteuert. Vom Ausgang 2 wird das Schieberegister 1 rechts-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 2 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schiebergister 2 rechts-verschie bend Takt-angesteuert. Vom Ausgang 5 wird das Ergebnis- Schieberegister 3 rechts-verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Komma-Schieberegister 50 links-verschie bend Takt-angesteuert. Vom Ausgang 7 wird das Komma-Schie beregister 50 rechts-verschiebend Takt-angesteuert.From the output 1, the shift register 1 is clock-controlled, shifting to the left. From the output 2, the shift register 1 is clock-shifted to the right. From the output 3, the shift register 2 is clock-driven, shifting to the left. From the output 4, the slide register 2 is clock-controlled right-shifting. The output shift register 3 is clock-shifted from output 5 to the right. From the output 6, the comma shift register 50 is left-shifted clock-controlled. From the output 7, the comma shift register 50 is clock-shifted to the right.

Beim Addieren ergibt sich die Wirkungsweise wie folgt: Zuerst muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. Dann wird über die Tastatur 32 der erste Summand in die Schieberegister 1 und 60 eingetippt, womit das Eintippen dieses ersten Summanden auch im Anzeigefeld sichtbar ist. Dann wird die Taste A angetippt und damit die Eingabe des zweiten Summanden vor-angesteuert und das Schieberegister 60 wieder rückgestellt. Dann wird über die Tastatur 32 der zweite Summand in die Schieberegister 2 und 60 eingetippt, womit auch das Eintippen dieses zweiten Summanden in der Anzeige sichtbar ist. Sofern diese Summanden Komma-Stellen aufweisen, wird dieses Komma über die Taste P eingetippt. Dann wird die Taste G angetippt und damit der Additions-Ab lauf ausgelöst, bei dem zunächst der Impuls-Zähler 29 Takt- durchgesteuert wird. Hierbei liefert der Ausgang N noch keine Impulse, sondern nur der Ausgang der Und-Schaltung 28, welche damit die Schaltung 18 mit Zusatz-Takten beliefert, mit denen zutreffendenfalls der zweite Summand weiter nach links getaktet wird, damit beide Zahlen Komma-gleich in den Schieberegister 1 und 2 gespeichert sind. Wenn der Ausgang des Impuls-Zählers 29 H-Potential hat, wird das Flip-Flop 56 in seine Rechts-Stellung gekippt und damit die Durchsteuerung des Impuls-Zählers 28 ausgelöst. Nach 8 Takten wechselt der Ausgang e von L-Potential und damit die Negier-Schal tung 53 an ihrem Ausgang von H-Potential auf L-Potential und ist somit der Impuls-Zyklus zu Ende, in dessen Verlauf die beiden Summanden in der Tetraden-Addierschaltung 4 Ziffern seriell zusammen-addiert wurden. Somit befindet sich nun die Additions-Ergebniszahl im Schieberegister 3 und folgt die Einblendung dieser Ergebniszahl in die Schluß-Schaltung 85, wobei diese so weit wie erforderlich nach rechts getaktet wird und mit Nullen ergänzt wird, damit sie formal rich tig in der Anzeige erscheint. Die Komma-Stellen werden in der Schaltung 18 verarbeitet. In der Schaltung 30 (Fig. 4) be findet sich hierbei das Flip-Flop 55 in seiner Links-Stel lung und wird somit die Ziffer 1 automatisch programmiert.When adding, the mode of operation is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. Then the first summand is typed into the shift registers 1 and 60 via the keyboard 32 , so that the typing of this first summand is also visible in the display field. Then the button A is tapped and the input of the second addend is thus controlled and the shift register 60 is reset. Then the second addend is typed into the shift registers 2 and 60 via the keyboard 32 , whereby the typing of this second addend is also visible in the display. If these summands have decimal places, this comma is typed in using the P key. Then the G key is tapped and the addition sequence is triggered, in which the pulse counter 29 is first clocked. Here, the output N does not yet provide any pulses, but only the output of the AND circuit 28 , which thus supplies the circuit 18 with additional clocks, with which, if applicable, the second summand is clocked further to the left, so that both numbers are comma-equal to the Shift registers 1 and 2 are stored. If the output of the pulse counter 29 has H potential, the flip-flop 56 is tilted into its right position and thus the control of the pulse counter 28 is triggered. After 8 cycles, the output e changes from L-potential and thus the negation circuit 53 at its output from H-potential to L-potential and the pulse cycle is thus ended, in the course of which the two summands in the tetrad Addition circuit 4 digits were added together in series. Thus, the addition result number is now in the shift register 3 and follows the insertion of this result number in the final circuit 85 , which is clocked as far as necessary to the right and is supplemented with zeros so that it appears formally correct in the display. The decimal places are processed in the circuit 18 . In the circuit 30 ( FIG. 4), the flip-flop 55 is in its left position and the number 1 is thus automatically programmed.

Beim Subtrahieren wird nach dem Eintippen des Minuenden nicht die Taste A (Addition) angetippt, sondern die Taste S (Subtraktion) angetippt. Damit wird der Eingang c der Schaltung 80 (Fig. 1b) mit L-Potential angesteuert und ist die Tor-Schaltung 8 vor-angesteuert. Somit kommt hier bei die Tetraden-Subtrahierschaltung 5 zur Wirkung und wird mit 8 Takten der Subtrahent Ziffern-seriell vom Minuenden subtrahiert.When subtracting, the A (addition) key is not pressed after the end of the minute is typed in, but the S (subtraction) key is pressed. The input c of the circuit 80 ( FIG. 1b) is thus driven with L potential and the gate circuit 8 is pre-driven. Thus the tetrad subtracting circuit 5 comes into effect here and is subtracted from the end of the minute with 8 clocks of the subtrahent digit.

Wenn beim Subtrahieren die Null-Grenze unterschritten wird und der Leitungs-Bereich nn nach dem ersten Zyklus H-Poten tial hat, wird das Flip-Flop 22 in seine Links-Stellung ge kippt, womit der Ausgang Z1 H-Potential hat. Somit wird nun der Eingang z1 der Schaltung 10b mit H-Potential an gesteuert und damit vom Ausgang S6 der Schaltung 10b die Programmierschaltung 90 mit der Ziffer 2 programmiert. So mit wird nun anschließend noch der zweite Zyklus durchge steuert, bei dem der Minuend vom Subtrahenden subtrahiert wird. Wenn dieser zweite Impuls-Zyklus abgelaufen ist, lie fert die Und-Schaltung 45 der Schaltung 30 einen H-Impuls, der über den Eingang q die Schaltung 36 ansteuert. Damit hat der Leitungs-Bereich d und somit auch der Ausgang Z2 H-Potential. Wenn von einer Minuszahl aus addiert wird und nach oben die Null-Grenze durchbrochen wird, hat auch der Leitungs-Bereich nn nach dem ersten Zyklus (Subtraktions- Zyklus) H-Potential und wird somit im Anschluß noch ver tauscht subtrahiert. Nach dieser zweiten Subtraktion wird wieder der Eingang q mit H-Potential angesteuertund somit auch wieder die Schaltung 36 mit einem H-Impuls angesteuert. In diesem Fall wechselt der Ausgang d der Schaltung 36 von H-Potential auf L-Potential und ist somit in der An zeige das Ergebniszahl-Minuszeichen wieder verschwunden.If the subtracting falls below the zero limit and the line area nn has H potential after the first cycle, the flip-flop 22 is tilted to its left position, which means that the output Z1 has H potential. Thus, the input is now z1 of the circuit 10 b with H potential at controlled and thus the output S6 of the circuit 10 b, the programming circuit 90 is programmed with the point 2 below. The second cycle, in which the minuend is subtracted from the subtractor, is then also controlled. When this second pulse cycle has expired, the AND circuit 45 supplies the circuit 30 with an H pulse, which drives the circuit 36 via the input q. The line area d and thus the output Z2 thus have H potential. If a minus number is added and the zero limit is broken upwards, the line area nn also has H potential after the first cycle (subtraction cycle) and is thus subtracted in the interchanged manner. After this second subtraction, the input q is again driven with an H potential and thus the circuit 36 is again driven with an H pulse. In this case, the output d of the circuit 36 changes from H potential to L potential and is thus in the display of the result number minus sign disappeared again.

Wenn zu einer vorherigen Ergebniszahl eine weitere Zahl addiert werden soll, wird die Taste R (Rückstellung) nicht angetippt, sondern gleich die Taste A (Addition) angetippt. In diesem Fall wird beim Antippen der Taste A nicht nur die Eingabe des weiteren Summanden vor-angesteuert, sondern auch das Flip-Flop 16 in seine Links-Stellung gekippt und damit die Sonder-Funktion des Impuls-Zählers 29 vor-angesteuert und außerdem der Komma-Index-Stand vom Komma-Schieberegister 50 in die Schaltung 18 eingeblendet. Das ist deshalb möglich, weil die Schaltung 18 nach jedem Additions-Ablauf oder Subtraktions-Ablauf mit einem H-Impuls vom Ausgang Q rückgestellt wird. Somit wird auch in diesem Fall nach dem Antippen der Taste A der weitere Summand in die Schiebere gister 2 und 60 eingetippt und dann die Taste G angetippt und damit die Takt-Ansteuerung der Schaltung 30 ausgelöst. Hierbei läuft zunächst die Sonder-Funktion des Impuls-Zäh lers 29 ab, bei der zunächst vom Ausgang P1 die Rückstel lung der Schieberegister 1 und 60 angesteuert wird und dann vom Ausgang P2 die Einblendung des Inhalts des Schiebere gisters 3 in das Schieberegister 1 angesteuert wird. Dann folgt die Takt-Durchsteuerung des Haupt-Impuls-Zählers 28, bei der der Ausgang N8 H-Impulse liefert, mittels welchen die beiden Summanden Ziffern-seriell zusammen-addiert wer den, weil hierbei die Tor-Schaltung 7 vor-angesteuert ist. Dann folgt die zweite Takt-Durchsteuerung des Impuls-Zäh lers 29, in deren Verlauf der Ausgang der Und-Schaltung 45 der Schaltung 30 einen Ausschalt-H-Impuls liefert, mit dem das Flip-Flop 12 in seine Rechts-Stellung gekippt wird und die Schaltung 18 mit einem H-Impuls vom Ausgang Q rückge stellt wird. Damit ist dieser Additions-Ablauf zu Ende und befindet sich die (neue) Ergebniszahl im Schieberegister 3.If a further number is to be added to a previous result number, the R (reset) key is not pressed, but the A (addition) key is pressed immediately. In this case, when the button A is pressed, not only is the input of the further addend precontrolled, but also the flip-flop 16 is tilted into its left position and thus the special function of the pulse counter 29 is precontrolled and also the Comma index level faded into the circuit 18 by the comma shift register 50 . This is possible because the circuit 18 is reset with an H pulse from the output Q after each addition process or subtraction process. Thus, in this case too, after pressing the A key, the further summand is typed into the slide registers 2 and 60 and then the G key is pressed, thus triggering the clock control of the circuit 30 . Here, the special function of the pulse counter 29 first runs, in which the reset P1 of the shift registers 1 and 60 is first controlled by the output P1 and then the insertion of the content of the shift register 3 in the shift register 1 is controlled by the output P2 . Then follows the cycle control of the main pulse counter 28 , in which the output N8 supplies H pulses, by means of which the two summands are added together in serial numbers, because the gate circuit 7 is pre-activated. Then follows the second cycle control of the pulse counter 29 , in the course of which the output of the AND circuit 45 supplies the circuit 30 with a switch-off pulse, with which the flip-flop 12 is tilted into its right position and the circuit 18 is reset with an H pulse from the output Q. This completes the addition process and the (new) result number is in shift register 3 .

Wenn die weitere Zahl mehrfach zur jeweiligen vorherigen Ergebniszahl addiert werden soll, wird, wie im vorherigen Fall, die Taste R nicht angetippt, sondern auch gleich die Taste A angetippt und somit auch in diesem Fall die Sonder- Funktion des Impuls-Zählers 29 vor-angesteuert und der Komma- Index-Stand des Komma-Schieberegisters 50 mit diesem H- Impuls in die Schaltung 18 eingeblendet. Dann wird der wei tere, mehrfach zu addierende Summand in die Schieberegister 2 und 60 eingetippt und dann die Taste M angetippt und dann die Mehrfachzahl (Multiplikator) in die Programmier- Schaltung 90 eingetippt. Dann wird die Taste G angetippt und damit die Umlauf-Takt-Durchsteuerung der Impuls-Zähler 29 und 28 ausgelöst, wobei von den Seiten-Ausgängen des Im pulszählers 29 jedesmal zunächst die hierbei erforderlichen Rückstellungen angesteuert werden und dann die 3-in-1-Ein blendung angesteuert wird, bei der der Inhalt des Schiebe registers 3 in das Schieberegister 1 eingeblendet wird, weil hierbei die Und-Schaltungen 24 und 25 vor-angesteuert sind. Wenn die Programmierzahl erreicht ist, wechselt die Vor-Ansteuerung der Und-Schaltung 46 der Schaltung 30 von H-Potential auf L-Potential und wird von diesem Zeitpunkt ab nur noch der Impuls-Zähler 29 durchgesteuert. Auch in die sem Fall liefert der Ausgang der Und-Schaltung 45 einen Aus-Schalt-H-Impuls, welcher im Neben-Effekt die Schaltung 18 rückstell-ansteuert, damit diese immer rückgestellt ist, wenn die Einblendung des nächsten Komma-Index-Standes fäl lig ist. Nach dem Ablauf des letzten Additions-Zyklusses befindet sich die Ergebniszahl auch in diesem Fall im Schieberegister 3. Dann folgt die Einblendung dieser Ergeb niszahl in die Anzeigeschaltung 85, wobei das Schieberegi ster 60 umgangen wird. Dieses Schieberegister 60 ist nur für die Anzeige der Zahlen-Eingabe erforderlich. Diese Paralell- Einblendung erfolgt über die Eingänge D.If the additional number is to be added several times to the respective previous result number, the R key is not touched, as in the previous case, but also the A key is pressed immediately and the special function of the pulse counter 29 is therefore also provided in this case. controlled and the comma index level of the comma shift register 50 is faded into the circuit 18 with this H pulse. Then the further summand to be added several times is typed into the shift registers 2 and 60 and then the M key is tapped and then the multiple number (multiplier) is typed into the programming circuit 90 . Then, the G button is pressed halfway, and therefore the round-trip-By controlling timing of the pulse counters 29 and 28 are triggered, wherein the each first necessary in this case provisions are driven from the sides outputs the pulse counter 29 and then the 3-in-1 A glare is triggered, in which the content of the shift register 3 is faded into the shift register 1 because the AND circuits 24 and 25 are pre-activated. When the programming number is reached, the pre-control of the AND circuit 46 of the circuit 30 changes from H potential to L potential and from this point on only the pulse counter 29 is controlled. In this case too, the output of the AND circuit 45 supplies an OFF-switching H pulse which, as a side effect, triggers the circuit 18 so that it is always reset when the next comma index status is shown is due. In this case, too, the result number is in shift register 3 after the end of the last addition cycle. Then this result number appears in the display circuit 85 , the shift register 60 being bypassed. This shift register 60 is only required for the display of the number input. This parallel display takes place via inputs D.

Claims

1. Electronic arithmetic circuit for addition and subtraction, which forms the result numbers in a numerical-serial manner and has two input shift registers ( 1 and 2 ), which are interchanged and which can also process numbers that have an uneven number of decimal places have, characterized in that instead of the former scarf lines ( 17 a and 17 b and 19 ) a circuit ( 30 ) is arranged, which has only 2 pulse counters ( 28 and 29 ).

2. Electronic arithmetic circuit according to claim 1, characterized in that the clock control of the two pulse counters ( 28 and 29 ) is switched by means of a flip-flop ( 56 ) and that each of these two pulse counters ( 28 and 29 ) with its end output reverses the flip-flop ( 56 ) so that the clock control is pre-controlled for the other pulse counter and that each of these two pulse counters ( 28 and 29 ) with an intermediate output Reset the other in the pulse counter or that the same effect is achieved in a similar way.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that one of these two pulse counters ( 28 ) controls the pulse output and that the other pulse counter ( 29 ) the desired time interval and the special -Drive- pulses and the contra-switching delivers.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the pulse counter ( 29 ) is also arranged as a starting circuit for the pulse counter ( 28 ).

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the further processing of a previous result number from the shift register ( 1 ).

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 3 or according to Claim 1 to 4 or according to claim 1 to 5, characterized characterized that even with multiple addition another number and in multiple subtraction another number with decimal places this comma Digits are processed and in this case the Result number is supplied with a comma index.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 6, characterized in that it is designed as a special version so that the further A previous result number was processed from the shift register ( 3 ).