DE4117145A1 - Verfahren zur montage von chips auf einem schaltungssubstrat - Google Patents

Verfahren zur montage von chips auf einem schaltungssubstrat

Info

Publication number
DE4117145A1
DE4117145A1 DE19914117145 DE4117145A DE4117145A1 DE 4117145 A1 DE4117145 A1 DE 4117145A1 DE 19914117145 DE19914117145 DE 19914117145 DE 4117145 A DE4117145 A DE 4117145A DE 4117145 A1 DE4117145 A1 DE 4117145A1
Authority
DE
Germany
Prior art keywords
chips
carrier
circuit substrate
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19914117145
Other languages
English (en)
Inventor
Kiyotaka Tanaka
Yuji Hirasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Publication of DE4117145A1 publication Critical patent/DE4117145A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H05K13/027—Fluid transport of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0173—Template for holding a PCB having mounted components thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Montage von Chips, etwa Chip-Widerständen, Chip-Kondensatoren, "blanken", d. h. der eigentlichen IC-Chips und dgl. auf einem Schaltungssubstrat einer elektronischen Einrich­ tung.
Herkömmlichen Verfahren zur Montage von Chips durch Löten umfassen die Ausbildung einer gedruckten Schal­ tung auf einem Schaltungssubstrat (Trägermaterial) durch Siebdruck unter Verwendung von Lötpaste, durch Siebdruck erfolgendes Auftragen eines Klebers zur Fixierung der Chips auf der gedruckten Schaltung, Anordnen der Chips, etwa Chip-Widerstände, Chip-Kon­ densatoren, IC-Einrichtungen (flache Packen mit An­ schlußleitungen) und dgl., auf dem Kleber, Positio­ nierung und provisorische Fixierung der Chips, und Wärmehärten des Klebers zur dauerhaften Fixierung der Chips auf dem Schaltungssubstrat. Dann werden die An­ schlüsse der Chips durch Löten elektrisch mit der auf dem Substrat ausgebildeten Schaltung verbunden.
Da bei den herkömmlichen Verfahren die elektrische Ver­ bindung durch Löten geschaffen wird, muß als Material für das Schaltungssubstrat ein verhältnismäßig teures Material, z. B. Polyimid, verwendet werden, daß den beim Lötvorgang auftretenden hohen Temperaturen standhält.
Das beschriebene herkömmliche Verfahren ist bereits verbessert worden mit der Absicht, die Dicke und das Gewicht der elektronischen Einrichtungen und somit deren Herstellungskosten zu reduzieren. Bei dem ver­ besserten Verfahren zur Chip-Montage werden blanke Chips verwendet, und statt des durch Siebdruck und mittels Lötpaste erfolgenden Bestückens der Schaltung ist ein Schritt vorgesehen, in dem ein Film aus an­ isotropem leitfähigen Kleber auf das Substrat laminiert wird. Bei diesem Laminierungsverfahren ist kein Löten mehr erforderlich, so daß es nicht mehr nötig ist, ein teures hitzebeständiges Material als Basismaterial für das Substrat zu verwenden. Folglich läßt sich bei dem Laminierungsverfahren ein relativ preisgünstiges Mate­ rial verwenden, z. B. ein Polyesterfilm, der dünn und somit flexibel ist. Zudem verlangt dieses Verfahren weder einen Siebdruckvorgang noch einen Kleber zur provisorischen Fixierung der Chips auf dem Schaltungs­ substrat, wodurch die Installierungskosten für die Fertigungslinie, die Fertigungszeit und der erforder­ liche Energieaufwand verringert werden.
Das beschriebene verbesserte herkömmliche Verfahren erfordert jedoch immer noch die Schritte des Anordnens der einzelnen Chips auf einer auf flexiblem Schaltungs­ substrat ausgebildeten Film-Schicht aus anisotropem leitfähigen Kleber, die Positionierung jedes der Chips in einer gegebenen Position und die provisorische Fixierung der Chips. Die Positionierung wird mit einem in der Fertigungslinie vorgesehenen Positionie­ rungsgerät durchgeführt, das eine komplizierte und kostenaufwendige optische Vorrichtung enthält. Somit besteht das Problem, daß die Herstellung der Ferti­ gungslinie finanziell sehr aufwendig ist und deshalb auch die Produktionskosten der in der Fertigungslinie hergestellten elektronischen Vorrichtungen entsprechend hoch sind. Da die Positionierung und die provisorische Fixierung für jeden einzelnen Chip ausgeführt werden müssen, existieren zudem die Probleme, daß die Posi­ tionierung und die provisorische Fixierung sämtlicher Chips sehr zeitaufwendig sind und daß der Verbondungs­ schritt, der zur abschließenden Fixierung dient, zeit­ lich nach dem provisorischen Fixieren durchgeführt werden muß.
Somit ist es Aufgabe der Erfindung, ein verbessertes Verfahren zur Montage von Chips auf einem Schaltungs­ substrat zu schaffen, bei dem die einzelnen Chip-Teile ohne Verwendung eines optischen Gerätes positioniert werden und sämtliche positionerten Chip-Teile gemeinsam und gleichzeitig mit einem Schaltungssubstrat verbondet werden.
Zur Lösung der Aufgabe wird ein Verfahren nach Anspruch 1 vorgeschlagen.
Vorteilhafte Ausgestaltungen des Verfahrens sind in den Unteransprüchen beschrieben.
Da bei dem Verfahren der Erfindung die Chips in Ver­ tiefungen des Trägers positioniert werden und der Träger und das Schaltungssubstrat in einer bestimmten Relativposition zueinander angeordnet werden, werden die flächigen Elektroden-Pads der Chips präzise an vorbestimmten Positionen auf der gedruckten Schaltung plaziert. Das Positionieren läßt sich durch eine me­ chanische Positioniervorrichtung durchführen, ohne daß eine optische Positioniereinrichtung erforderlich ist.
Somit werden die Kosten für den Aufbau der Fertigungs­ linie und folglich auch die Herstellungskosten der elektronischen Teile reduziert. Während bei den Verfah­ ren des Standes der Technik die Montage jedes Chips etwa 15 Sekunden benötigt, da die Chips individuell positioniert werden, ist bei dem Verfahren der Erfin­ dung die zur Montage der Chips benötigte Zeit beträcht­ lich reduziert, da sämtliche Chip-Teile, nachdem sie in der oben und in den Ansprüchen beschriebenen Weise ein­ fach und mit mechanischen Mitteln positioniert worden sind, gleichzeitig mit dem Schaltungssubstrat verbondet werden.
Im folgenden werden anhand der Zeichnungen bevorzugte Ausführungsformen sowohl des Chipmontageverfahrens als auch der zu ihrer Durchführung vorgesehenen Vorrichtun­ gen näher erläutert.
Es zeigen:
Fig. 1 eine vergrößerte Schnittansicht eines Sub­ strats einer gedruckten Schaltung und zweier Chips, die in einer Verbondungsstation in der durch eine Ausführungsform vorgesehenen Kon­ stellation relativ zueinander positioniert sind;
Fig. 2 eine vergrößerte Schnittansicht des Substrats der gedruckten Schaltung und der Chips, die durch Bonden miteinander verbunden sind; und
Fig. 3 eine vergrößerte Schnittansicht von Chips, die in der durch eine weitere Ausführungsform vor­ gesehenen Konstellation auf einem Chip-Träger oder auf einem Förderer angeordnet sind.
Fig. 1 ist eine vergrößerte Schnittansicht der Haupt­ bestandteile einer in einer Fertigungslinie für elek­ tronische Einrichtungen angeordneten Verbondungsstation zur Fixierung von Chips an einem Schaltungssubstrat. Die Verbondungsstation weist einen Verbondungskopf 100 zum Warmpreßverbinden auf. Ein (nicht gezeigter) Dreh­ tisch oder Förderer wird intermittierend durch die Ver­ bondungsstation bewegt. Der Verbondungskopf 100 und der Drehtisch oder Förderer sind dem Fachmann bekannt und werden somit nicht näher erläutert.
Bei der in Fig. 1 gezeigten Ausführungsform ist ein Träger, der ein Bondungsformteil 12 aufweist, auf dem Drehtisch oder Förderer montiert und wird von diesem bewegt. Mehrere Chipaufnahmevertiefungen oder -ausneh­ mungen 16 und 18 sind in der Oberseite 14 des Bondungs­ trägers 12 ausgebildet. Die Positionen der Chipaufnah­ mevertiefungen 16, 18 in der Oberseite 14 entsprechen den Positionen der Chips auf dem Schaltungssubstrat der zu fertigenden elektronischen Einrichtung. Gestalt und Abmessungen der Vertiefungen 16, 18 gleichen im wesent­ lichen denjenigen der Chips in der zu fertigenden Ein­ richtung. Die Tiefe der Vertiefungen 16, 18 ist in Abhängigkeit von den einzuführenden Chips 22, 24 derart gewählt, daß die elektrischen Anschlüsse der Chips bzw. die zum Verbondungskopf 100 weisenden Unterseiten der Chips in einer (Horizontal-) Ebene parallel zum Schal­ tungssubstrat 30 liegen.
In einer stromaufwärts von der in Fig. 1 gezeigten Ver­ bondungsstation angeordneten Station werden blanke Chips 22 und 24, die als Chip-Teile für die zu ferti­ gende elektronische Einrichtung vorgesehen sind, in die Chipaufnahmevertiefungen 16, 18 plaziert, wobei die Elektroden-Pads oder Kontaktplatten 22a und 24a der Chips nach oben weisen. Fig. 1 zeigt den Zustand, in dem der Träger 12 mit den blanken Chips 22 und 24 von dem Drehtisch oder Förderer zu der Verbondungsstation gefördert ist.
Fig. 1 zeigt ferner den Zustand, in dem ein Substrat 30 einer gedruckten Schaltung, das für die zu fertigende elektronische Einrichtung vorgesehen ist, in eine Position exakt unter derjenigen des Verbondungskopfes 100 der Verbondungsstation transportiert worden ist. Das Schaltungssubstrat weist ein Basismaterial 32 und eine gedruckte Schaltung 34 auf, die auf einer Fläche des Basismaterials 32 angeordnet ist. Eine Schicht 36 aus anisotropem leitfähigen Kleber ist auf der gedruck­ ten Schaltung 34 angeordnet. Die Kleberschicht 36 wird in einer stromaufwärts der in Fig. 1 gezeigten Verbon­ dungsstation angeordneten Station hergestellt, indem ein Film aus anisotropem leitfähigen Kleber, der per se dem Fachmann bekannt ist, auf die gedruckte Schaltung 34 aufgeschichtet wird. Das Schaltungssubstrat 30 wird mit nach unten gerichteter Kleberschicht 36 bewegt. Das Basismaterial 32 des Schaltungssubstrats 30 ist vor­ zugsweise eine kontinuierliche bandförmige flexible Bahn oder ein Film, in dessen beiden Seitenrändern kleine Vorschublöcher bzw. -perforationen ausgebildet sind, wie es z. B. bei photographischen Filmen der Fall ist, bei denen der Film jeweils um die einem Bildrahmen entsprechende Vorschubstrecke transportiert wird.
In der Verbondungsstation wird der das Bondungsformteil aufweisende Träger 12, auf dem die Chips 22, 24 angeord­ net sind, derart positioniert, daß die Chips 22, 24 vor­ bestimmte Positionen unter dem Verbondungskopf 100 ein­ nehmen. Die Positionierung wird auf einfache Weise durchgeführt, indem der Drehtisch oder Förderer, auf dem der von diesem zu transportierende Träger 12 in einer vorbestimmten Position angeordnet ist, angetrie­ ben und durch eine bekannte Anhaltevorrichtung an der Verbondungsstation angehalten wird. Auf diese Weise werden beim Anhalten des Drehtisches oder Förderers auch die auf dem Bondungsformteil angeordneten Chips an vorbestimmten Positionen angehalten.
Das Substrat 30 der gedruckten Schaltung wird der Ver­ bondungsstation durch ein Zuführ-Zahnkranzrad zuge­ führt, dessen Zähne in die in beiden Randbereichen des Basismaterials 32 ausgebildeten Vorschublöcher eingrei­ fen. Sobald das Schaltungssubstrat 30 in der Verbon­ dungsstation in eine vorbestimmte Positionsbeziehung relativ zu dem Träger 12 kommt, wird das Substrat an­ gehalten. Dieser Positioniervorgang wird durchgeführt, indem das Schaltungssubstrat 30 in einer Rahmen für Rahmen (schrittweise) vorrückenden Vorschubbewegung zugeführt wird, wie es beim Zuführen von Rahmen eines photographischen Films der Fall ist; dabei entspricht ein Rahmen den Abmessungen eines Substrats 30 einer gedruckten Schaltung. Dies bedeutet, daß die Vorrich­ tungen zum Bewegen des Drehtisches oder Förderbandes und des Basismaterials 32 von vornherein so ausgelegt sind, daß beim Stoppen des Schaltungssubstrats 32 vor­ bestimmte Bereiche der auf dem Schaltungssubstrat 30 angeordneten gedruckten Schaltung 34 sich in vorbe­ stimmter Positionsbeziehung zu den Elektroden-Pads 22a und 24a der Chips 22 bzw. 24 befinden, wie in Fig. 1 gezeigt ist.
Nachdem die gedruckte Schaltung 34 des Schaltungssub­ strats 30 wie beschrieben die korrekte Position in Relation zu den auf dem Träger 12 befindlichen Chips 22, 24 eingenommen hat, wird der Verbondungskopf 100 derart abwärts bewegt, daß er das Schaltungssubstrat 30 in bekannter Weise gegen die Chips 22, 24 drückt. Das Schaltungssubstrat 30 wird für etwa 30 Sekunden auf etwa 150°C erwärmt. Die Druckbewegung preßt die Elek­ troden-Pads 22a, 24a der Chips 22, 24 in die anisotrope leitfähige Kleberschicht 36 und deformiert die gedruck­ te Schaltung 34 und das flexible Basismaterial 32, wie Fig. 2 zeigt. Die Kleberschicht 36 härtet durch die Wärme aus. Auf diese Weise werden die Chips 22, 24 elektrisch und mechanisch mit der auf dem Schaltungs­ substrat 30 ausgebildeten gedruckten Schaltung 34 ver­ bunden (verbondet), und zwar im Sinne einer endgültigen Verbindung. Damit ist die Anbringung der Chips 22, 24 auf dem Schaltungssubstrat 30 beendet. Als letzter Schritt wird noch das Bondungsformteil oder der Träger 12 von den auf dem Schaltungssubstrat 30 montierten Chips 22, 24 getrennt, so daß die Montage abgeschlossen ist.
Bei der in Fig. 1 gezeigten Ausführungsform sind die Chippositionierungsvertiefungen 16, 18 in dem Formteil oder Träger 12 ausgebildet. Bei der in Fig. 3 gezeigten weiteren Ausführungsform sind Chippositionierungsver­ tiefungen 16A, 18A in einer Fläche eines bandförmigen Chipträgers 12A ausgebildet. Das Chipträgerband 12A weist ein kontinuierliches Band aus (flexiblem) Kunst­ stoffmaterial auf, das von einer Rolle auf einen För­ derer 110 abgezogen wird. Die Chips 22 und 24 können in einer Position stromaufwärts der Verbondungsstation der Fertigungslinie in den Vertiefungen 16A, 18A des Chip­ trägerbandes 12A angeordnet werden. Alternativ kann dieser Arbeitsgang bereits bei der Herstellung der Chips erfolgen. In diesem Fall wird das Chipträgerband 12A in Form eines Wickels zunächst einer Einsetz-Fer­ tigungsstation zugeführt, in dem vorbestimmte Chips 22 und 24, die auf den jeweiligen Schaltungssubstraten der herzustellenden elektronischen Einrichtungen montiert werden sollen, in den Vertiefungen 16A und 18A des Chipträgerbandes 12A plaziert werden. In jedem der beiden Fälle können, da der Chipträger als kontinuier­ liches Band vorgesehen ist, kleine Zuführlöcher in beiden Seitenrandbereichen des Trägerbandes ausgebildet sein, wie es bei dem Basismaterial 32 des Schaltungs­ substrats 30 der Fall ist, so daß sich das Chipträger­ band 12A intermittierend von einem Zahnkranzrad zu­ führen läßt. Das Zuführen des Chipträgerbandes 12A kann synchron mit dem Zuführen des Basismaterial 32 des einen bandförmigen Film aufweisenden Schaltungssub­ strats durchgeführt werden, und das vordere Ende des Basismaterials 32 läßt sich so ausrichten, daß es in der Ladestation mit dem vorderen Ende des bandförmigen Chipträgerbandes 12A fluchtet. Somit lassen sich das Zuführen des Chipträgerbandes 12A und des Basismate­ rials 32 des Schaltungssubstrats sowie das Verbonden der Chips 22, 24 mit der gedruckten Schaltung 34 auto­ matisch durchführen.

Claims (5)

1. Verfahren zur Montage von Chips auf einem Schal­ tungssubstrat, mit den folgenden nacheinander durchgeführten Verfahrensschritten:
Vorbereiten eines Trägers (12; 12A) mit einer Oberfläche (14), in der Chippositionierungsvertie­ fungen (16, 18; 16A, 18A), deren Abmessungen im we­ sentlichen denjenigen der Chips (22, 24) gleichen, in Positionen ausgebildet sind, die den Positionen der Chips (22, 24) auf dem zu fertigenden Schal­ tungssubstrat einer elektronischen Einrichtung gleichen;
Anordnen der Chips (22, 24) in den in dem Träger (12; 12A) ausgebildeten Vertiefungen (16, 18; 16A, 18A), wobei die Elektroden-Pads (22a, 24a) der Chips nach oben weisen;
Bilden einer Schicht (36) aus anisotropem leit­ fähigen Adhäsivmaterial auf dem Schaltungssubstrat (30) der elektronischen Einrichtung;
Zusammenführen des Trägers (12; 12A) und des Schaltungssubstrats (30) derart, daß die an dem Träger (12; 12A) befindlichen Chips (22, 24) zu der Schicht (36) aus anisotropem leitfähigen Adhäsiv­ material weisen und daß der Träger (12; 12A) und das Schaltungssubstrat (30) mit gegebenem gegenseitigen Positionsverhältnis angeordnet sind, und kollekti­ ves Verbonden sämtlicher Chips (22, 24) mit der gedruckten Schaltung (34); und
Wegbewegen des Trägers (12; 12A) von den Chips (22, 24) .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger ein Bondungsformteil (12; 12A) ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger ein bahnförmiger Chiphalter (12; 12A) aus Kunststoffmaterial ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Basismaterial des Schal­ tungssubstrats (30) flexibel ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Verbondungsschritt mittels einer zum Warmpreßbonden geeigneten Verbondungsvor­ richtung (100) erfolgt.
DE19914117145 1990-05-31 1991-05-25 Verfahren zur montage von chips auf einem schaltungssubstrat Withdrawn DE4117145A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2143277A JPH0435000A (ja) 1990-05-31 1990-05-31 回路基板へのチップ部品の実装方法

Publications (1)

Publication Number Publication Date
DE4117145A1 true DE4117145A1 (de) 1991-12-05

Family

ID=15335000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914117145 Withdrawn DE4117145A1 (de) 1990-05-31 1991-05-25 Verfahren zur montage von chips auf einem schaltungssubstrat

Country Status (2)

Country Link
JP (1) JPH0435000A (de)
DE (1) DE4117145A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146524A1 (en) * 2009-06-19 2010-12-23 Koninklijke Philips Electronics N.V. Conformable electronic devices and methods for their manufacture
AT520857A1 (de) * 2018-02-08 2019-08-15 Friedrich Eibensteiner Dr Verfahren zum Platzieren und Löten von Elementen auf Bauteilträger

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330712A (ja) * 1995-06-01 1996-12-13 Teikoku Tsushin Kogyo Co Ltd 基板へのチップ型電子部品の取付方法
JP5859195B2 (ja) * 2010-11-30 2016-02-10 京セラクリスタルデバイス株式会社 圧電振動素子搭載装置
CN103596352B (zh) * 2012-08-15 2018-02-06 江苏润阳物流器械科技有限公司 软性电路板装置及相机模组
US9660154B2 (en) * 2013-05-20 2017-05-23 Koninklijke Philips N.V. Chip scale light emitting device package with dome

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146524A1 (en) * 2009-06-19 2010-12-23 Koninklijke Philips Electronics N.V. Conformable electronic devices and methods for their manufacture
AT520857A1 (de) * 2018-02-08 2019-08-15 Friedrich Eibensteiner Dr Verfahren zum Platzieren und Löten von Elementen auf Bauteilträger

Also Published As

Publication number Publication date
JPH0435000A (ja) 1992-02-05

Similar Documents

Publication Publication Date Title
DE69229168T2 (de) Verfahren und Vorrichtung zum kontinuierlichen Zusammenfügen von gemusterten Bändern
DE69133468T2 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselben
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
EP0268830B1 (de) Datenträger mit integriertem Schaltkreis und Verfahren zur Herstellung desselben
DE10037183B4 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
DE60001776T2 (de) Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE3805572C2 (de) Trägerband für elektronische Bauelemente sowie Verfahren zum Herstellen einer Folge von elektronischen Bauelementen
EP0726541A2 (de) Verfahren zur Herstellung von Ausweiskarten und danach hergestellte Ausweiskarte
DE102007021949A1 (de) Bauteilmontageeinrichtung und Bauteilmontageverfahren
EP0140230A1 (de) Datenträger mit integriertem Schaltkreis und Verfahren zur Herstellung desselben
DE2111396B2 (de) Verfahren zur herstellung elektrischer leiterplatten
DE1752679A1 (de) Verbinden von Werkstuecken mit Hilfe eines nachgiebigen Stoffes
DE69529967T2 (de) Kontaktlose Chipkarte und Verfahren und Vorrichtung zu ihrer Herstellung
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
DE102009012255A1 (de) Schaltungsanordnung
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE69127316T2 (de) Verfahren zum Zusammenbau eines Leiterrahmens
AT12320U1 (de) Verfahren zum verbinden einer mehrzahl von elementen einer leiterplatte, leiterplatte sowie verwendung eines derartigen verfahrens
DE102008033651A1 (de) Vorrichtung und Verfahren zum Herstellen von Halbleiterbaugruppen
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE3046341A1 (de) Elektrische schaltungseinrichtung, sowie herstellverfahren dafuer
DE4117145A1 (de) Verfahren zur montage von chips auf einem schaltungssubstrat
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage

Legal Events

Date Code Title Description
8141 Disposal/no request for examination