DE4111350C1 - - Google Patents

Description

Die Erfindung betrifft eine elektronische Schaltung zum Mes­ sen eines kurzen Zeitintervalls, das in Form eines elektri­ schen Meßpulses vorliegt.

Es ist üblich, Zeitdifferenzmesser als hochfrequente Zähler oder analoge Schaltungen nach einem "Dual Slope"-Verfahren auszubilden. Sollen damit kurze Zeitintervalle mit hoher Genauigkeit gemessen werden, so werden bei hochfrequenten Zählern entsprechend hohe Zählfrequenzen benötigt. Eine gewünsch­ te Genauigkeit von beispielsweise 500 Pikosekunden erfor­ dert bereits eine Frequenz von mindestens 2 Gigahertz. Derar­ tig hohe Frequenzen lassen sich jedoch nur mit allerschnell­ sten ECL-Technologien realisieren, was mit entsprechendem konstruktivem Aufwand, beispielsweise für Gehäuse und Küh­ lung, verbunden ist und insgesamt daher zu einem sehr teueren Gerät führt.

Aufgabe der vorliegenden Erfindung ist somit die Schaffung eines schaltungstechnisch einfach aufgebauten Zeitdifferenz­ messers, mit dem sich kurze Zeitintervalle mit höchster Genau­ igkeit messen lassen.

Gelöst wird die Aufgabe durch die im Patentanspruch 1 angegebene Erfindung und deren Ausführungsarten gemäß den Unteransprüchen.

Danach besteht die erfindungsgemäße elektronische Schaltung aus einem eine Kette von hintereinandergeschalteten Invertern umfassenden Ringoszillator, einem steuerbaren logi­ schen Glied, das im Ansprechen auf den das Zeitintervall repräsentierenden Meßpuls den Ringoszillator an- bzw. wieder abschaltet, ferner einem ersten Impulszähler, der die Anzahl der ganzen Taktperioden des schwingenden Ringoszillators an einem der Inverter zählt und einem zweiten Impulszähler, der die Anzahl der Taktperioden an einem der darauffolgenden Inverter zählt, weiter einem die Phasenlage des Ringoszilla­ tors im Moment des Abschaltens festhaltenden Phasenindikator sowie schließlich einer mit den Impulszählern und dem Phasen­ indikator verbundenen arithmetisch-logischen Einheit, die anhand der festgehaltenen Phasenlage entscheidet, welcher der beiden Impulszähler den korrekten Zählstand enthält, und die das Meßergebnis als Vielfaches der Laufzeit eines Inverters ausgibt.

Kern der vorgeschlagenen Schaltung ist der gesteuerte Ringos­ zillator. Dieser wird mit der positiven Flanke des Meßpulses phasensynchron zum Meßpuls gestartet und schwingt dann mit seiner Eigenfrequenz, die sich aus den Laufzeiten der hinter­ einandergeschalteten Inverterstufen sowie deren Anzahl er­ gibt.

Die beiden Impulszähler zählen die ganzen Perioden des schwin­ genden Ringoszillators, solange der Meßpuls anliegt. Die abfallende Flanke des Meßpulses, welche dem Ende des zu mes­ senden Zeitintervalls entspricht, schaltet über das steuer­ bare logische Glied den Ringoszillator ab. Die Phasenlage der letzten Taktperiode im Augenblick des Meßpulsendes wird mit­ tels des vorgesehenen Phasenindikators festgehalten. In den beiden Impulszählern sowie im Phasenindikator stehen damit alle Informationen zur Verfügung, um die Länge des Meßpulses bzw. des zu messenden Zeitintervalls mit einer Genauigkeit, die der Laufzeit eines Inverters entspricht, exakt zu bestim­ men.

Das durch das Ende des Meßpulses bewirkte Abschalten des Ringoszillators kann bei jeder beliebigen Phasenlage seines Taktes geschehen. Würde nur ein einziger Impulszähler vorhan­ den sein, so könnte das Meßimpulsende gerade auf eine Zähl­ flanke fallen, und es käme im Zähler zu Setup/Hold-Time-Ver­ letzungen und der Zählerstand könnte fehlerhaft sein. Ein Fehler von 1 würde beispielsweise bei 16 insgesamt vorhande­ nen Inverterstufen eine Meßungenauigkeit von 32 Inverter­ laufzeiten bedeuten. In der erfindungsgemäßen Schaltung sind deshalb zwei parallele Impulszähler vorgesehen, die jeweils um etwa eine halbe Taktperiode versetzt betrieben werden. Damit ist gewährleistet, daß immer mindestens einer der bei­ den Impulszähler definiert abgeschaltet wird. Welcher Zähler nach dem Abschalten des Ringoszillators den korrekten Zähl­ stand enthält, wird von der arithmetisch-logischen Einheit anhand der im Phasenindikator festgehaltenen Phasenlage des Ringoszillators entschieden.

Die Meßgenauigkeit des vorgeschlagenen elektronischen Zeitdif­ ferenzmessers wird von der Laufzeit der verwendeten Inverter bestimmt. In modernen, anwenderspezifischen integrierten Schaltkreisen (ASICs) in CMOS-Technologie sind heute Inverter­ laufzeiten im Bereich von 200 Pico-Sekunden problemlos reali­ sierbar. Damit ist die vorgeschlagene Meßschaltung üblichen Hochfrequenzzählern weit überlegen; außerdem läßt sie sich auf einem einzigen Chip sehr kostengünstig herstellen. Ein weiterer Vorteil ist die geringe Stromaufnahme der Schaltung.

Um ein sicheres Ausschwingen des Ringoszillators zu gewährlei­ sten, darf die Inverterkette nicht zu kurz sein, da sonst die Amplitude des Ringoszillators in den ersten Perioden nicht die volle Höhe erreicht, was ebenfalls zu falschen Zählstän­ den in den Impulszählern führen könnte.

In der hier bevorzugten CMOS-Technologie bietet sich ein NAND-Gatter als logisches Glied zum Ein- und Ausschalten des Ringoszillators an. Die Laufzeit eines NAND-Gliedes in der hier verwendeten Technologie ist etwa doppelt so lang wie die Laufzeit einer Inverterstufe. Das steuerbare Glied umfaßt deshalb neben dem NAND-Gatter zwei zusätzliche Inverter, welche die Laufzeit des NAND-Gatters in zwei Inverterlauf­ zeiten unterteilen.

In bevorzugter Ausführung umfaßt der Ringoszillator 14 Inver­ ter. Zusammen mit den beiden zusätzlichen Invertern am NAND- Glied ergeben sich insgesamt 16 hintereinandergeschaltete Inverterstufen, was eine Zweier-Potenz ist, so daß sich die nachfolgenden logisch-arithmetischen Operationen vereinfa­ chen.

Um die beiden Impulszähler mit jeweils um etwa eine halbe Taktperiode versetzten Zähltakten zu betreiben, sind diese bevorzugt mit den Ausgängen zweier aufeinanderfolgender Inver­ ter verbunden.

In Weiterbildung der Erfindung ist den beiden Impulszählern jeweils ein Taktgenerator vorgeschaltet, der als steuerbarer Teiler ausgebildet ist. Diese Taktgeneratoren haben die Aufga­ be, den am Ausgang der jeweiligen Inverterstufe abgegriffenen Periodentakt des Ringoszillators in einen Zählimpuls mit genau bekannter Flankenanzahl umzuwandeln.

Bevorzugt umfassen die Taktgeneratoren jeweils ein Flip-Flop, dessen Takteingang mit dem Ausgang eines Inverters des Ringos­ zillators verbunden ist und dessen Ausgang auf den Eingang des zugehörigen Impulszählers wirkt, sowie einen steuerbaren Inverter, an dessen Eingang der Meßpuls anliegt und dessen Ausgang mit dem Dateneingang des Flip-Flops verbunden ist. Als steuerbarer Inverter wird zweckmäßig ein Exklusiv-Oder- Glied eingesetzt, welches bewirkt, daß am Ausgang des Flip- Flops ein Zählimpuls mit halber Taktrate abgegeben wird, solange eingangsseitig der Meßpuls anliegt.

Die durch das Exklusiv-Oder-Glied unvermeidbar auftretenden Laufzeiten können durch eine dem Takteingang des Flip-Flops vorgeschaltete Verzögerungsstrecke mit entsprechender Lauf­ zeit kompensiert werden.

Der Phasenindikator besteht bevorzugt aus einer Speicherkette und einer Auswert-Logik. Dabei umfaßt die Speicherkette Spei­ cherelemente in gleicher Anzahl wie vorhandene Inverter, wo­ bei jedes Speicherelement genau einem Inverter zugeordnet ist und dessen Logikzustand im Moment des Abschaltens des Ringos­ zillators speichert. Die zugehörige Auswert-Logik komprimiert den Inhalt der Speicherkette in eine die Phasenlage der letz­ ten Taktperiode des Ringoszillators repräsentierende Zahl und erfaßt zusätzlich den Logikzustand des ersten Speicherele­ mentes. In der Kette von Speicherelementen wird die Phasenla­ ge der letzten Taktperiode des Ringoszillators im Augenblick des Abschaltens durch die abfallende Flanke des Meßpulses festgehalten. Anhand der somit "eingefrorenen" letzten Phasen­ lage und dem Logikwert des ersten Speicherelementes kann entschieden werden, welcher der beiden Impulszähler den kor­ rekten Zählstand enthält.

Besonders bevorzugt wird eine Ausführung, bei der die Spei­ cherelemente der Speicherkette D-Flip-Flops sind, deren Daten­ eingänge mit den Ausgängen der zugehörigen Inverter verbunden sind und an deren Takteingängen der Meßpuls anliegt.

Bei Ausführung der Schaltung als integrierter CMOS-Schalt­ kreis lassen sich sogenannte "Matching-Effekte" ausnutzen, da alle auf dem Chip vorhandenen logischen Funktionsglieder praktisch gleiches dynamisches Verhalten haben und kaum einer Streuung unterworfen sind. Dies wirkt sich in einer weiteren Steigerung der Meßgenauigkeit aus bzw. ist eine Grundvoraus­ setzung für hochpräzise Messungen.

Ein Ausführungsbeispiel der erfindungsgemäßen Meßschaltung wird nachstehend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schaltschema der Meßschaltung;

Fig. 2 ein Schaltbild der in der Schaltung nach Fig. 1 verwendeten Taktgeneratoren;

Fig. 3 den an die Meßschaltung von Fig. 1 angelegten Meßpuls über den zugehörigen Taktperioden des Ringoszillators, in einem Zeit-Spannungs-Dia­ gramm.

Die als integrierter CMOS-Schaltkreis ausgeführte Meßschal­ tung in Fig. 1 besteht im wesentlichen aus einem Ringoszil­ lator OSC, zwei Impulszählern C1, C2 mit zugehörigen Taktge­ neratoren G1, G2, einem aus Speicherkette SPK und Speicher­ elementen S1-S16 bestehenden Phasenindikator sowie einer arithmetisch-logischen Einheit ALU.

Dem Ringoszillator OSC ist ein NAND-Gatter NA als steuerbares logisches Glied vorgeschaltet, dessen Laufzeit in zwei Inver­ ter I1, I2 unterteilt ist. Am Eingang des NAND-Gatters NA liegt der Meßpuls, dessen Länge gemessen werden soll, an. Dem NAND-Gatter NA nachgeschaltet ist eine Kette von 14 hinterein­ ander angeordneten Invertern I3-I16.

Den beiden Impulszählern C1 und C2 ist jeweils ein Taktgenera­ tor G1 bzw. C2 vorgeschaltet. Der Eingang des Taktgenerators G1 ist mit dem Ausgang des Inverters I10 verbunden, während der Eingang des zweiten Taktgenerators G2 mit dem Ausgang des nachfolgenden Inverters I11 verbunden ist.

Die Speicherkette SPK umfaßt 16 gleiche Speicherelemente S1-S16, welche hier als D-Flip-Flops ausgebildet sind, wobei jedem Speicherelement S1-S16 genau ein Inverter I1-I16 zugeordnet ist.

Die den Impulszählern C1 und C2 jeweils vorgeschalteten Takt­ generatoren G1 und G2 enthalten gemäß Fig. 2 jeweils ein D- Flip-Flop FL und ein Exclusiv-Oder-Glied EX. Der Takteingang des Flip-Flops FL ist mit dem Ausgang des entsprechenden Inverters I10 bzw. I11 des Ringoszillators OSC (vergleiche Fig. 1) verbunden; Ausgang Q des Flip-Flops FL wirkt direkt auf den zuge­ hörigen Impulszähler C1 bzw. C2, der in üblicher Weise aus einer Kette von weiteren D-Flip-Flops aufgebaut ist.

Das Exklusiv-Oder-Glied EX wird als steuerbarer Inverter verwendet, wobei an dessen einem Eingang A der Meßpuls an­ liegt, dessen anderer Eingang B mit dem Ausgang Q des Flip- Flops FL verbunden ist, und dessen Ausgang direkt auf den Dateneingang D des Flip-Flops FL wirkt. Zur Kompensation der Laufzeit D1 auf seinem Weg über das Exklusiv-Oder-Glied EX zum Dateneingang D des Flip-Flops FL ist dem Takteingang des Flip-Flops FL eine entsprechend dimensionierte Verzögerungs­ strecke D2 vorgeschaltet.

Die Meßschaltung arbeitet wie folgt: Mit der ansteigenden Flanke des Meßpulses, dessen Länge exakt bestimmt werden soll, wird der Ringoszillator OSC über das NAND-Glied NA phasensynchron gestartet. Dieser schwingt dann mit seiner Eigenfrequenz, die sich aus den Laufzeiten der Inverter I1-I16 sowie deren Anzahl ergibt, so lange, bis die abfallende Flanke des Meßpulses ihn wieder abschaltet. Fig. 3 zeigt die Taktperioden des Ringoszillators OSC wäh­ rend des Zeitintervalles T₂-T₁, welches der Länge des Meß­ pulses entspricht.

Solange der Ringoszillator OSC schwingt, werden dessen ganze Taktperioden von den Impulszählern C1 und C2 gezählt. Dabei wird in den vorgeschalteten Taktgeneratoren G1 und G2 (ver­ gleiche Fig. 2) die an den Ausgängen der Inverter I10 bzw. I11 des Ringoszillators OSC abgegriffenen Taktsignale in ein Zählsignal mit halber Impulsanzahl bzw. doppelter Impulsbrei­ te umgewandelt. Dabei wird die Laufzeit D1 des Meßpulses bis zum Dateneingang D des Flip-Flops FL durch die parallel vom Taktsignal zu durchlaufende Verzögerungsstrecke D2 so kompen­ siert, daß Meßpuls und Taktsignal am Flip-Flop FL phasensyn­ chron ankommen. Die abfallende Flanke des Meßpulses schaltet die Taktgeneratoren G1 und G2 - und damit die angeschlossenen Impulszähler C1, C2 - ab.

Nach dem Abschalten des Ringoszillators OSC im Ansprechen auf die negative Flanke des Meßpulses wird der augenblickliche Zustand der Inverterkette, der die Phasenlage der letzten Taktperiode darstellt, in die jedem Inverter I1-I16 zugeord­ neten Speicherelemente S1-S16 der Speicherkette SPK über­ tragen. Die Auswert-Logik LOG komprimiert den Inhalt der Speicherkette SPK in eine Fünf-Bit-Zahl, die angibt, bei welcher Phasenlage der Ringoszillator OSC abgeschaltet wurde.

Die arithmetisch-logische Einheit ALU kann nun anhand der von der Auswert-Logik LOG gelieferten Information über die Phasen­ lage prüfen, welcher der beiden Impulszähler C1 und C2 unter definierten Bedingungen abgeschaltet wurde. Aus dem Zählstand des ausgewählten Impulszählers C1 bzw. C2 und der festgehalte­ nen Phasenlage im Abschaltzeitpunkt sowie dem Logikzustand des ersten Speicherelementes S1 errechnet die arithmetisch­ logische Einheit ALU abschließend das Meßergebnis in Form einer Zahl, welche die Länge des Meßpulses als Vielfaches der Laufzeit eines der Inverter I1-I16 angibt.

Die somit bis auf eine Inverterlaufzeit bestimmte Länge des Zeitintervalls T₂-T₁ zwischen ansteigender und abfallender Flanke des Meßimpulses kann anschließend weiterverarbeitet werden.

Da die Laufzeiten der Inverter von Chip zu Chip unterschied­ lich sein können und außerdem Schwankungen der Temperatur und Spannung unterliegen, ist es notwendig, vor der Inbetriebnah­ me der Meßschaltung sowie auch während des Betriebs Eichungen vorzunehmen. Dies kann beispielsweise dadurch geschehen, daß man zwei Meßpulse bekannter Länge auf die Meßschaltung gibt und durch einfache Arithmetik eine Eichkurve erhält, mit deren Hilfe die späteren Meßwerte in Zeitdifferenzen umgerech­ net werden können. Die hierzu erforderliche Arithmetik kann durch nachgeschaltete Prozessoren einfacher Art realisiert werden.

Verzeichnis der Bezugsziffern

OSC Ringoszillator
NA Nand-Gatter
I1-I16 Inverter
C1, C2 Impulszähler
G1, G2 Taktgeneratoren
FL Flip-Flop (von G1, G2)
D Dateneingang (von FL)
Q Ausgang (von FL)
EX Exklusiv-Oder-Glied (von G1, G2)
A, B Eingänge (von EX)
D1 Laufzeit
D2 Verzögerungsstrecke
SPK Speicherkette
S1-S16 Speicherelemente
LOG Auswert-Logik
ALU arithmetisch-logische Einheit

Claims (12)

1. Elektronische Schaltung zum Messen eines kurzen Zeitinter­ valls, das in Form eines elektrischen Meßpulses vorliegt, gekennzeichnet durch:

• - einen Ringoszillator (OSC), der aus einer Kette von hinter­ einandergeschalteten Invertern (I3-I16) und einem steuer­ baren logischen Glied besteht, welches im Ansprechen auf den Meßpuls den Ringoszillator (OSC) an- und abschaltet;
• - einen ersten Impulszähler (C1), der die Anzahl der ganzen Taktperioden des schwingenden Ringoszillators (OSC) an einem der Inverter (I10) zählt;
• - einen zweiten Impulszähler (C2), der die Anzahl der ganzen Taktperioden des schwingenden Ringoszillators (OSC) an einem der darauffolgenden Inverter (I11) zählt;
• - einen Phasenindikator, der die Phasenlage der letzten Takt­ periode des Ringoszillators (OSC) im Moment des Abschaltens festhält;
• - eine mit den Impulszählern (C1, C2) und dem Phasenindikator verbundene arithmetisch-logische Einheit (ALU), die anhand der festgehaltenen Phasenlage entscheidet, welcher der beiden Impulszähler (C1) oder (C2) den korrekten Zählstand enthält, und das Meßergebnis als Vielfaches der Laufzeit eines Inverters (I1-I16) ausgibt.

2. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ringoszillator (OSC) eine ausreichende Anzahl von Invertern (I3-I16) umfaßt, um ein definiertes Anschwingen zu gewährleisten.

3. Elektronische Schaltung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das steuerbare Glied ein NAND-Gatter (NA) und zwei zusätzliche Inverter (I1, I2) umfaßt.

4. Elektronische Schaltung nach Ansprüchen 2 und 3, dadurch gekennzeichnet, daß der Ringoszillator (OSC) 14 Inverter (I3-I16) umfaßt.

5. Elektronische Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Impulszäh­ ler (C1) und (C2) mit den Ausgängen zweier aufeinanderfol­ gender Inverter (I10, I11) verbunden sind.

6. Elektronische Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß den Impulszäh­ lern (C1) und (C2) jeweils ein als steuerbarer Teiler ausge­ bildeter Taktgenerator (G1, G2) vorgeschaltet ist.

7. Elektronische Schaltung nach Anspruch 6, dadurch ge­ kennzeichnet, daß die Taktgeneratoren (G1, G2) umfassen:

• - ein D-Flip-Flop (FL), dessen Takteingang mit dem Ausgang eines Inverters (I10, I11) des Ringoszillators (OSC) verbun­ den ist und dessen Ausgang (Q) auf den Eingang des zugehöri­ gen Impulszählers (C1, C2) wirkt;
• - einen steuerbaren Inverter, an dessen Eingang (A) der Meß­ puls anliegt und dessen Ausgang mit dem Dateneingang (D) des Flip-Flops (FL) verbunden ist.

8. Elektronische Schaltung nach Anspruch 7, dadurch ge­ kennzeichnet, daß der steuerbare Inverter ein Exklusiv-Oder-Glied (EX) ist, an dessen einem Eingang (A) der Meßpuls anliegt, dessen anderer Eingang (B) mit dem Aus­ gang (Q) des D-Flip-Flops (FL) verbunden ist und das ausgangs­ seitig auf den Dateneingang (D) des D-Flip-Flops (FL) wirkt.

9. Elektronische Schaltung nach Anspruch 8, dadurch ge­ kennzeichnet, daß dem Takteingang des D-Flip- Flops (FL) eine Verzögerungsstrecke (D2) vorgeschaltet ist, welche die Laufzeit (D1) des Meßpulses zum Dateneingang (D) des D-Flip-Flops kompensiert.

10. Elektronische Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Phasenindi­ kator umfaßt:

• - eine Speicherkette (SPK) mit Speicherelementen (S1-S16) in gleicher Anzahl wie vorhandene Inverter (I1-I16), wobei jedes Speicherelement genau einem Inverter zugeordnet ist und dessen Logikzustand im Moment des Abschaltens spei­ chert;
• - eine Auswert-Logik (LOG), die den Inhalt der Speicherkette (SPK) in eine die Phasenlage der letzten Taktperiode des Ringoszillators (OSC) repräsentierende Zahl komprimiert und zusätzlich den Logikzustand des ersten Speicherele­ ments (S1) erfaßt.

11. Elektronische Schaltung nach Anspruch 10, dadurch ge­ kennzeichnet, daß die Speicherelemente (S1-S16) der Speicherkette (SPK) D-Flip-Flops sind, deren Dateneingänge mit den Ausgängen der zugehörigen Inverter (I1-I16) verbunden sind und an deren Takteingängen der Meßpuls anliegt.

12. Elektronische Schaltung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß sie als integrierter CMOS-Schaltkreis ausgeführt ist.