DE4041347A1 - Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic) - Google Patents
Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic)Info
- Publication number
- DE4041347A1 DE4041347A1 DE19904041347 DE4041347A DE4041347A1 DE 4041347 A1 DE4041347 A1 DE 4041347A1 DE 19904041347 DE19904041347 DE 19904041347 DE 4041347 A DE4041347 A DE 4041347A DE 4041347 A1 DE4041347 A1 DE 4041347A1
- Authority
- DE
- Germany
- Prior art keywords
- chips
- chip
- plastic
- layer
- edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229920000642 polymer Polymers 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004033 plastic Substances 0.000 claims abstract description 17
- 229920003023 plastic Polymers 0.000 claims abstract description 17
- 239000004642 Polyimide Substances 0.000 claims abstract description 10
- 229920001721 polyimide Polymers 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 150000001875 compounds Chemical class 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000002966 varnish Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 239000004922 lacquer Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 241000587161 Gomphocarpus Species 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Verbesserung
der Zuverlässigkeit verkapselter integrierter Schaltkreise
(IC), die sich auf den aktiven Flächen von Halbleiterchips
befinden, wobei die Chips in Standard-Kunststoffgehäuse einge
setzt werden und wobei vor dem Einsetzen der Chips in die
Gehäuse jeder einzelne Chip auf metallische Unterlagen, die
jeweils Inseln innerhalb von Kontaktrahmen bilden, geklebt wird
und anschließend kontaktiert und mit Preßmasse umhüllt werden.
Halbleiterbauelemente stehen heutzutage mit komplett abge
schlossene Gehäuse zur Verfügung, aus denen im wesentlichen
nur die Anschlußfüße herausragen. Die Gehäuse sind als Kunst
stoffteile entsprechend international akzeptierten Standard
ausgebildet, z. B. als DIP (Dual Inline Package) mit SO-(Small
Outline)- oder PQFP-(Plastic Quad Flat Pack)-Gehäuse.
IC-Gehäuse haben bei der bestimmungsgemäßen Verwendung der
Bauelemente im wesentlichen zwei Aufgaben: Sie sollen einer
seits dem Schutz der feinen Strukturen an der aktiven Ober
fläche des Chips vor Umwelteinflüssen wie Korrosion durch
Feuchte bzw. Ionen dienen und andererseits eine mechanische
Beschädigung bei der Handhabung verhindern. Daneben dient das
Gehäuse als Schnittstelle bei der elektrischen Verbindung der
empfindlichen Mikrostrukturen mit der gröberen Außenwelt.
Gelegentlich kommt als weitere Anforderung eine hinreichend
gute Wärmeleitfähigkeit zur Abfuhr der Verlustleistung des
Bauelementes hinzu.
Für die Massenproduktion von Bauelementen hat sich seit langem
eine bestimmte Gehäusetechnik herausgebildet, bei der insbe
sondere mit folgenden Schritten gearbeitet werden kann:
- - Zunächst werden die Chips mit einem leitfähigen Kleber auf eine metallische Unterlage, die als Leadframe-Insel oder kurz auch als Insel bezeichnet wird, aufgeklebt.
- - Anschließend werden die Chips mit feinen Gold- oder Alumini umdrähten, beispielsweise mit einem Durchmesser von 25 µm, von den Alu-Pads auf dem Chip zu Anschlußfingern eines die Insel umgebenden Anschlußrahmens des sogenannten Leadframes gebondet.
- - Darauf erfolgt ein Umpressen der Chips mit einer Preßmasse, beispielsweise einem hochgefüllten Duroplast bei etwa 175°C
- - Danach werden die umpressten Chips getempert, wobei einer seits eine Nachhärtung der Preßmasse und andererseits eine Relaxation eingefrohrener Spannungszustände stattfindet.
- - Schließlich werden die einzelnen ICs vereinzelt, wobei Fixierverbindungen zwischen den Leadframe-Anschlüssen abge trennt und die Anschlußfüße um 90° nach unten gebogen werden.
Die sogenannten Leadframes werden aus einem gewalzten Metall
band als Stanzteil von 200 bis 250 µm Dicke ausgestanzt. Die
aktive Struktur des Chips ist üblicherweise nicht direkt an der
Chipoberfläche, sondern nach oben durch eine Passivierungs
schicht aus beispielsweise Glas oder Siliziumnitrid oder häufig
auch durch eine Polyimid-(PI)-Schicht geschützt. Wird die
PI-Schicht weggelassen, besteht die Gefahr, daß große Füll
stoffbrocken der Preßmasse die Passivierung durchstoßen und die
IC-Struktur beschädigen. Außerdem kann auch α-Strahlung aus
dem Füllstoff einzelne Speicherzellen eines Speicher-IC umschalten.
Sofern derartige Schutzschichten bereits verwendet werden,
müssen beide Schutzschichten im Bereich der Anschlüsse (Bond-
Pads) mit Löchern versehen werden, die deutlich größer sind als
die Anschlüsse der Verbindungen (sogenannte Bond-Nailheads).
Diese Löcher sind Eintrittsluken für Korrosion. Außerdem sind
zur Erzeugung der Löcher zusätzliche Maskenprozesse
erforderlich.
Es hat sich gezeigt, daß beim Abkühlen der umpreßten Bauele
mente erhebliche Spannungen im IC entstehen, da die thermi
schen Ausdehungskoeffizienten der einzelnen Materialien sehr
unterschiedlich sind. Dabei wird der Silizium-Chip komprimiert,
während die übrigen Materialien gedehnt werden. Dadurch können
Scherspannungen an der Chipoberfläche entstehen, die besonders
kritisch sind. Sie nehmen insbesondere zu den Chipkanten und
den Chipecken hin stark zu. An den Chip- und Leadframekanten
entstehen dadurch Spannungsspitzen, die zur Rißbildung in der
Preßmasse führen können.
Obige Spannungen nehmen mit der Chipgröße zu. Die Empfindlich
keit der integrierten Schaltkreise wird um so größer, je
kleiner die Strukturen werden. Gerade aber Chip-Vergrößerung
und Strukturverkleinerung auf dem Chip sind die Voraussetzungen
für eine Leistungssteigerung.
Vom Stand der Technik ist es bereits bekannt, bei der
Verkapselung von Chips darauf hinzuwirken, die mechanischen
Spannungen auf die IC-Struktur zu mindern. Beispielsweise ist
bereits eine Gelabdeckung vorgeschlagen und es sind bestimmte
Designregeln für besonders gefährdete Chipzonen wie Chipränder
und -ecken vorgeschlagen worden. Schließlich sind auch bereits
völlig neue Gehäusekonstruktionen vorgeschlagen worden, bei
denen beispielsweise die starre Leadframe-Insel entfällt oder
Bondpads in die Chipmitte gelegt werden (siehe Proc. of the El.
Comp. Conf. 1988, Seiten 552 bis 557).
Alle vorbekannten Vorschläge zur Verminderung des Einflusses
der Spannungen sind vergleichsweise kompliziert und ergeben
daher einen beachtlichen Kostenaufwand. Aufgabe der Erfindung
ist es demgegenüber, ein einfaches und billiges Verfahren
vorzuschlagen, mit dem die Spannungen an den Chipoberflächen
verringert werden können.
Die Aufgabe ist bei einem Verfahren der eingangs genannten Art
erfindungsgemäß dadurch gelöst, daß vor dem Umpressen der Chips
deren Oberseiten und die Schmalseiten einschließlich der zuge
hörigen Kanten mit einer wenigstens auf der Chipoberseite
gleichmäßig dicken, kompressiblen Kunststoffschicht versehen
werden. Eine derartige Gleichmäßigkeit der Schicht läßt sich
insbesondere durch senkrecht zur Oberfläche der Chips einwir
kende Zentrifugalkräfte erreichen. Dazu wird vorzugsweise
mittels einer Dosiervorrichtung wenigstens ein Tropfen eines
flüssigen Kunststoffes auf die Oberfläche der Chips aufge
bracht, wobei die gleichmäßige Verteilung dadurch erfolgt,
daß eine Vielzahl von auf einem Streifen aus Blech aufge
brachten Chips um eine Achse parallel zur Längsachse des
Streifens rotieren. Dabei können derartige Streifen mit Chips
parallel zur Rohrachse auf die Innenseite eines Vierkant- oder
Zylinderrohres zwecks Rotation um die Rohrachse angebracht
werden. Es sind auch andere Modifikationen möglich.
Bei der Erfindung wird als Kunststoffschicht vorteilhafter
weise das in obigem Zusammenhang an sich bekannte Polyimid (PI)
verwendet, das aber erfindungsgemäß erst nach dem Draht-Bonden
auf den Chip aufgebracht wird und auch um die Kanten und die
Schmalseiten des Chips bedeckt. Ebenso kann als Kunststoff für
die Schicht ein Lack verwendet werden. Durch geeignete Verfahrens
führung können diese Materialien als Tropfen vorgegebener Größe
und Verteilung auf der Oberfläche aufgebracht werden, wobei ein
dosiertes Überfließen der Chipkante und damit eine Bedeckung der
oberen Kante und der Schmalseiten mit Kunststoff erreicht wird.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich
aus der nachfolgenden Beschreibung von Ausführungsbeispielen,
bei denen verschiedene Verfahrenstechnologien angewendet
werden.
Mit Hilfe einer Dosiervorrichtung wird vorvernetztes Poly
imid (PI) mitten auf die Oberfläche des Chips getropft. Bei
langen Chipoberflächen können mehrere Tropfen im Abstand oder
ein Streifen aufgebracht werden.
Anschließend werden eine Vielzahl von Leadframe-Streifen mit
Chips parallel zur Rohrachse auf die Innenseite eines Vierkant
rohres gelegt. Man läßt nunmehr das Vierkantrohr um seine
Längsachse rotieren, so daß die Tropfen auf dem Chip ver
fließen und inbesondere auch die Kanten und die Schmalseite
bedecken.
Statt Polyimid wird ein geeigneter, bis mindestens 180°C
temperaturstabiler Lack verwendet. Die Lackschicht kann dicker
als eine PI-Schicht sein. Mechanisch ist sie weicher als PI,
aber härter als das Gel des Standes der Technik. Im Gegensatz
zum Gel, daß sich wie eine Flüssigkeit verhält, sind aber
Polyimid und Lack kompressibel. Insbesondere von der Handhabung
her ist Lack besonders günstig.
Bei beiden Beispielen läßt sich das Polyimid (PI) oder der Lack
zu einer gleichmäßigen Schicht über den Chip verteilen. Hierbei
ist ein Fotoprozeß nicht erforderlich. Die Anschlüsse bzw. Bond-
Verbindungen (Nailheads) sind nunmehr gut umschlossen und das
Eintrittsloch in der Passivierung ist gegen Korrosion abgedich
tet. Dabei fließt gerade soviel Polyimid (PI) oder Lack über
die Chipränder, daß der Chip an allen Schmalseiten von einem
Polyimid (PI)- oder Lackrahmen umgeben ist, der auf der
überstehenden Leadframe-Insel oder dem Kleberwulst aufsteht. In
jedem Fall kann dies durch Variation der Verfahrensparameter
- insbesondere Größe und Verteilung des Tropfens, Viskosität
des flüssigen Kunststoffes und Drehzahl des Rohres bei der
Rotation um seine Längsachse - erreicht werden.
Bei den Beispielen ist jeweils vor dem Umhüllen des Chips mit
Preßmasse zunächst eine Aushärtung und/oder Trocknung der
Kunststoffschicht notwendig. Diese Vorgänge können aber
bereits während der Rotation des Rohres gestartet werden und
z. B. durch Strahlungsvernetzung, Strahlungsheizung bzw.
Erwärmung in einem Ofen oder von einem heißen Luftstrom durch
das rotierende Rohr bewirkt werden.
Bei den beschriebenen Beispielen ergibt sich insbesondere der
Vorteil, daß der ganze Chip zunächst relativ weich gekapselt
ist. Dadurch wirken die scharfen Chip-Kanten nicht direkt auf
die Preßmasse, wodurch Spannungsspitzen in der Preßmasse
gemildert oder vermieden sind.
Es hat sich gezeigt, daß eine etwa 100 µm dicke Beschich
tung von Chip und Chipschmalseiten eine erhebliche spannungs
mindernde Wirkung hat. Finite-Elemente-Rechnungen zeigen
eine deutliche Reduktion der Spannungsspitzen.
Da auch an den Leadframe-Kanten Spannungsspitzen auftreten, die
zu Rissen in der Preßmasse führen können, kann in einem weiteren
Beispiel zusätzlich eine weiche Beschichtung um diese Kanten
erfolgen. Eine solche Beschichtung wird durch Eintauchen der
gegenüber dem Leadframe abgesenkten Insel in ein flaches Poly
imid(PI)-oder Lackbad erzeugt. Überschüssige Tropfen werden in
einer Schleuder abzentrifugiert.
Claims (11)
1. Verfahren zur Verbesserung der Zuverlässigkeit verkapselter
integrierter Schaltkreise, die auf aktiven Flächen von Halb
leiterchips angeordnet sind, wobei die Chips in Standard-Kunst
stoffgehäuse eingesetzt werden und wobei vor dem Einsetzen der
Chips in die Gehäuse einzelne Chips auf metallische Unterlagen,
die jeweils Inseln innerhalb von Kontaktrahmen bilden, geklebt
und anschließend kontaktiert und mit Preßmasse umpresst werden,
dadurch gekennzeichnet, daß vor dem
Umpressen der Chips deren Oberseiten und die Schmalseiten
einschließlich der zugehörigen Kanten mit einer wenigstens auf
der Chipoberseite gleichmäßig dicken, kompressiblen Kunststoff
schicht versehen werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Gleich
mäßigkeit der Schicht durch senkrecht zur Oberfläche der Chips
einwirkende Zentrifugalkräfte erreicht wird.
3. Verfahren nach Anspruch 1 und Anspruch 2,
dadurch gekennzeichnet, daß mittels
einer Dosiervorrichtung wenigstens ein Tropfen auf die Ober
fläche der Chips aufgebracht wird und eine Vielzahl von auf
einem Streifen aus Blech aufgebrachten Chips um eine Achse
parallel zur Längsachse des Blechstreifens rotieren.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß ein oder
mehrere Blechstreifen mit Chips parallel zur Rohrachse auf
die Innenseiten eines Vierkantrohres zwecks Rotation um die
Rohrachse angebracht werden.
5. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß die
Blechstreifen auf eine bezüglich ihrer Längsachse aufgehängte
und rotierbare Platte außerhalb der Längsachse angebracht werden.
6. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß eine
Trocknung und/oder Aushärtung des Kunststoffes bereits während
der Rotation erfolgt oder zumindest beginnt.
7. Verfahren nach einem der Ansprüche 2 bis 9,
dadurch gekennzeichnet, daß durch
Größe und Verteilung der auf der Chipoberfläche aufgebrachten
Tropfen einerseits sowie die Drehzahl bei der Rotation in
Abhängigkeit von der Viskosität des Kunststoffes andererseits
ein dosiertes Überfließen der Chipkante und damit eine Be
deckung der oberen Kanten und der Schmalseiten des Chips mit
Kunststoff erreicht wird.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß als Kunst
stoff für die Schicht Polyimid (PI) verwendet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß als Kunst
stoff für die Schicht ein Lack verwendet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß auch die
Kanten der über den Chip herausstehenden Insel mit einer
Schicht aus kompressiblem Kunststoff versehen werden.
11. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß die
Beschichtung durch Eintauchen der Insel in ein flaches Bad
mit flüssigem Kunststoff erzeugt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904041347 DE4041347A1 (de) | 1990-12-21 | 1990-12-21 | Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904041347 DE4041347A1 (de) | 1990-12-21 | 1990-12-21 | Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic) |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4041347A1 true DE4041347A1 (de) | 1992-06-25 |
Family
ID=6421140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904041347 Withdrawn DE4041347A1 (de) | 1990-12-21 | 1990-12-21 | Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic) |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4041347A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999016132A2 (de) * | 1997-09-22 | 1999-04-01 | Siemens Aktiengesellschaft | Verfahren zum herstellen eines kunststoffverbundkörpers sowie kunststoffverbundkörper |
-
1990
- 1990-12-21 DE DE19904041347 patent/DE4041347A1/de not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999016132A2 (de) * | 1997-09-22 | 1999-04-01 | Siemens Aktiengesellschaft | Verfahren zum herstellen eines kunststoffverbundkörpers sowie kunststoffverbundkörper |
WO1999016132A3 (de) * | 1997-09-22 | 1999-06-17 | Siemens Ag | Verfahren zum herstellen eines kunststoffverbundkörpers sowie kunststoffverbundkörper |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102013113469B4 (de) | Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren | |
DE69434234T2 (de) | Chipkarte und Herstellungsmethode | |
DE10310617B4 (de) | Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE19907525A1 (de) | Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters | |
DE19900364A1 (de) | Halbleiterwafer mit einer Schutzschicht an seiner Unterseite | |
EP1649412B1 (de) | Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls | |
DE4424549C2 (de) | Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse | |
US6083768A (en) | Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components | |
DE4427309A1 (de) | Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten | |
DE10297642B4 (de) | Verfahren zum Steuern der Höhe der Chiphalterandnaht, um Chipscherungsbelastungen zu reduzieren | |
DE19752195A1 (de) | Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip | |
CN113594051B (zh) | 半导体封装方法 | |
DE102006026023A1 (de) | Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils | |
US7288436B2 (en) | Semiconductor chip package manufacturing method including screen printing process | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
DE19540306C1 (de) | Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente | |
DE19801488A1 (de) | Halbleiterbaustein und Verfahren zur Herstellung desselben | |
DE10250634B4 (de) | Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung | |
CH619333A5 (en) | Process for covering a flat component with a polymer | |
DE4041347A1 (de) | Verfahren zur verbesserung der zuverlaessigkeit verkapselter integrierter schaltkreise (ic) | |
WO1998013863A1 (de) | Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl | |
DE19535989C3 (de) | Chipmodul | |
DE10206661A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |