DE4032411A1 - Verfahren zur herstellung von t-gate-elektroden - Google Patents

Verfahren zur herstellung von t-gate-elektroden

Info

Publication number
DE4032411A1
DE4032411A1 DE4032411A DE4032411A DE4032411A1 DE 4032411 A1 DE4032411 A1 DE 4032411A1 DE 4032411 A DE4032411 A DE 4032411A DE 4032411 A DE4032411 A DE 4032411A DE 4032411 A1 DE4032411 A1 DE 4032411A1
Authority
DE
Germany
Prior art keywords
gate
layer
gate electrode
photoresist layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4032411A
Other languages
English (en)
Inventor
Juergen Dipl Ing Dickmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler Benz AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE4032411A priority Critical patent/DE4032411A1/de
Priority to DE59107146T priority patent/DE59107146D1/de
Priority to EP91116902A priority patent/EP0480313B1/de
Publication of DE4032411A1 publication Critical patent/DE4032411A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Gate-Elektroden nach dem Oberbegriff des Patentanspruchs 1.
Derartige Verfahren werden zur Herstellung von Feldef­ fekttransistoren, insbesondere MESFET′s, MOSFET′s, MOD- FET′s, IGFET′s und HIGFET′s verwendet.
Aus der DE-OS 39 13 540 ist ein Verfahren zur Herstellung niederohmiger Gate-Elektroden bekannt bei dem nach der Strukturierung der auf der Bauelementoberfläche aufge­ brachten Fotolackschichten, das Gate-Metall ganzflächig aufgedampft wird.
Der Erfindung liegt die Aufgabe zugrunde, ein gattungsge­ mäßes Verfahren anzugeben, mit dem Gate-Elektroden mit ge­ ringem Gate-Widerstand unter geringem technischen Aufwand herstellbar sind.
Die Aufgabe wird gelöst durch die im Patentanspruch 1 an­ gegebenen kennzeichnenden Merkmale. Vorteilhafte Ausge­ staltungen und/oder Weiterbildungen sind den Unteransprü­ chen zu entnehmen.
Die Erfindung hat den Vorteil, daß durch eine bereits auf der Bauelementoberfläche vorhandene Gate-Elektrode in ge­ wünschter Höhe galvanisch verstärkt werden kann. Durch diese Verstärkung ist es möglich, eine dreieckförmige Gate-Elektrode in eine T-Gate-Elektrode mit einer größeren Querschnittsfläche umzugestalten. Die T-förmige Gate-Elek­ trode hat vorteilhafterweise einen geringeren Gate-Wider­ stand und dadurch hat der Feldeffekttransistor eine gerin­ gere Eingangszeitkonstante.
Ein weiterer Vorteil besteht darin, daß die zur Struktu­ rierung der Gate-Elektrode notwendige Schichtenfolge, be­ stehend aus einer ersten Fotolackschicht, einer dünnen Me­ tallschicht und einer zweiten Fotolackschicht problemlos durch den abschließenden Lift-off-Prozeß entfernt werden können. Durch das naßchemische Aufweichen der Fotolack­ schichten beim Lift-off-Prozeß wird die dazwischenliegende Metallschicht quasi gesprengt und die Schichtenfolge läßt sich leicht von der Transistoroberfläche entfernen.
Die Erfindung wird im folgenden anhand eines Ausführungs­ beispiels erläutert unter bezugnahme auf schematische Zeichnungen.
In den Fig. 1 bis 6 sind die einzelnen Vefahrens­ schritte zur Herstellung einer galvanisch verstärkten Gate-Elektrode dargestellt.
Der erfindungsgemäße Prozeßablauf beginnt nach dem konven­ tionellen Herstellungsverfahren eines Feldeffekttransi­ stors. Der Feldeffekttransistor weist beispielsweise eine annahernd dreieckförmige Gate-Elektrode 7 auf (Fig. 1), die eine Gate-Fußbreite von 0,1 bis 0,5 µm besitzt. Derar­ tige Gate-Elektroden haben einen hohen Gate-Widerstand.
Auf die Oberfläche eines derartigen Feldeffekttransistors wird gemäß Fig. 2 eine 0,5 µm dünne erste Fotolackschicht 1, z. B. eines AZ 1350 Fotolacks, aufgeschleudert. An­ schließend wird die Spitze der Gate-Elektrode mit reakti­ ven Ionen im O2-Plasma freigelegt (Fig. 3). Auf die erste Fotolackschicht 1 und die Gate-Oberfläche wird eine 0,1 µm dünne Metallschicht 2 aus Gold aufgebracht (Fig. 4). Diese dünne Goldschicht wird entweder ganzflächig aufgedampft oder gesputtert. Anschließend wird eine zweite, dicke Fotolackschicht 3, z.B AZ 4330 oder AZ 4620, aufgeschleu­ dert.
Durch geeignete Fotoprozesse wird in der zweiten Fotolack­ schicht 3 ein Kontaktfenster 4 mit einer Breite von ca. 1 µm geöffnet (Fig. 5). Durch einen anschließenden Ätzpro­ zeß mit reaktiven Ionen im O2 - Plasma wird die Gate- Spitze freigelegt. Anschließend wird durch Elek­ troplatieren das Gate-Metall 5, z. B. Gold, im Kontaktfen­ ster 4 abgeschieden (Fig. 6). Die Dicke der Gate-Metall­ schicht beträgt je nach verwendetem Fotolack zwischen 3 µm und 6 µm. Danach werden durch einen Lift-off-Prozeß die Schichten 1, 2, 3 entfernt, so daß lediglich das Gate-Me­ tall 5 bestehen bleibt (Fig. 7). Durch die zusätzliche Gate-Metallschicht 5 wird die Gate-Elektrode T-förmig ver­ stärkt. Dadurch wird eine Querschnittsvergrößerung der Gate-Elektrode erzielt und der Gate-Widerstand reduziert, wodurch die maximale Grenzfrequenz des Transistors erhöht wird.

Claims (5)

1. Verfahren zur Herstellung von T-Gate-Elektroden für Feldeffekttransistoren, dadurch gekennzeichnet,
  • - daß auf die Oberfläche eines Feldeffekttransistors, der einen Source-, Drain- und Gate-Anschluß (6, 7, 8) besitzt, eine erste, dünne Fotolackschicht (1) ganzflächig aufge­ bracht wird (Fig. 2),
  • - daß anschließend die Oberfläche der Gate-Elektrode frei­ gelegt wird (Fig. 3),
  • - daß auf die erste Fotolackschicht (1) und die Oberfläche der Gate-Elektrode eine dünne Metallschicht (2) abgeschie­ den wird (Fig. 4),
  • - daß die dünne Metallschicht (2) ganzflächig mit einer zweiten, dicken Fotolackschicht (3) bedeckt wird,
  • - daß durch Foto- und Ätzprozesse die zweite Fotolack­ schicht (3) derart strukturiert wird, daß ein Kontaktfen­ ster (4) über der Gate-Elektrode (7) geöffnet wird (Fig. 5),
  • - daß im Kontaktfenster (4) das Gate-Metall (5) abgeschie­ den wird (Fig. 6), und
  • - daß anschließend die Schichten (1, 2, 3) entfernt werden (Fig. 7).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Metallschicht (2) aufgedampft oder gesputtert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Gold mit einer Schichtdicke von 0,1 µm abgeschieden wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Gate-Metall (5) Gold verwendet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Gate-Metall (5) durch Elektroplatieren im Kontaktfen­ ster (4) abgeschieden wird.
DE4032411A 1990-10-12 1990-10-12 Verfahren zur herstellung von t-gate-elektroden Withdrawn DE4032411A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4032411A DE4032411A1 (de) 1990-10-12 1990-10-12 Verfahren zur herstellung von t-gate-elektroden
DE59107146T DE59107146D1 (de) 1990-10-12 1991-10-04 Verfahren zur Herstellung von T-Gate-Elektroden
EP91116902A EP0480313B1 (de) 1990-10-12 1991-10-04 Verfahren zur Herstellung von T-Gate-Elektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4032411A DE4032411A1 (de) 1990-10-12 1990-10-12 Verfahren zur herstellung von t-gate-elektroden

Publications (1)

Publication Number Publication Date
DE4032411A1 true DE4032411A1 (de) 1992-04-16

Family

ID=6416154

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4032411A Withdrawn DE4032411A1 (de) 1990-10-12 1990-10-12 Verfahren zur herstellung von t-gate-elektroden
DE59107146T Expired - Fee Related DE59107146D1 (de) 1990-10-12 1991-10-04 Verfahren zur Herstellung von T-Gate-Elektroden

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59107146T Expired - Fee Related DE59107146D1 (de) 1990-10-12 1991-10-04 Verfahren zur Herstellung von T-Gate-Elektroden

Country Status (2)

Country Link
EP (1) EP0480313B1 (de)
DE (2) DE4032411A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200063A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058C2 (de) 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
DE10241396B4 (de) * 2002-09-06 2009-08-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur, etwa eines FET und dessen Gate-Elektrode
GB2460471B (en) * 2008-05-31 2011-11-23 Filtronic Compound Semiconductors Ltd A field effect transistor and a method of manufacture thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2732184C2 (de) * 1976-07-15 1986-11-27 Nippon Telegraph And Telephone Corp., Tokio/Tokyo Verfahren zur Herstellung einer Halbleitervorrichtung
EP0322244A2 (de) * 1987-12-23 1989-06-28 International Standard Electric Corporation Selbstbeschränkender Prozess beim Maskenunterätzen
DE3911512A1 (de) * 1988-09-07 1990-03-22 Licentia Gmbh Selbstjustierendes verfahren zur herstellung einer steuerelektrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
JPS6167272A (ja) * 1984-09-10 1986-04-07 Matsushita Electronics Corp 電界効果トランジスタの製造方法
JPS63318145A (ja) * 1987-06-19 1988-12-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH02103939A (ja) * 1988-10-12 1990-04-17 Mitsubishi Electric Corp 半導体装置の製造方法
DE3844339C2 (de) * 1988-12-30 1996-11-07 Licentia Gmbh Verfahren zur Herstellung von Gate-Elektroden
JP4034322B2 (ja) * 2005-06-28 2008-01-16 株式会社ポラス暮し科学研究所 木材の連結構造及びこれを用いた木造建築物用構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2732184C2 (de) * 1976-07-15 1986-11-27 Nippon Telegraph And Telephone Corp., Tokio/Tokyo Verfahren zur Herstellung einer Halbleitervorrichtung
EP0322244A2 (de) * 1987-12-23 1989-06-28 International Standard Electric Corporation Selbstbeschränkender Prozess beim Maskenunterätzen
DE3911512A1 (de) * 1988-09-07 1990-03-22 Licentia Gmbh Selbstjustierendes verfahren zur herstellung einer steuerelektrode

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
DEBRIE, F. *
ELECTRONICS LETTERS 8th May 1986, Vol.22, No.10, S.510-512 *
et.al.: A New Refractory *
et.al.: Close Drain-Source Self- Aligned High Electron Mobility Transistors. In: IEEE ELECTRON DEVICE LETTERS, Vol.EDL-7, No.1, Jan.1986, S.11-12 *
et.al.: Determination of EquivalentNetwork Parameters of Short-Gate-Length Modulationdoped Field-Effect Transistors. In: IEEE TRANS- ACTION ELECTRON DEVICES, Vol.35, No.5, Apr.1990, S.888-901 *
et.al.: Self-aligned ohmic contacts technology using Ti plasma etching for GaAs metal Schottky field-effect transistors. In: J.Appl. Phys.59(1), 1 Jan.1986, S.210-212 *
GEISSBERGER, Arthur *
MIYAUCHI, Masayoshi: Au/TaN/WN/ GaAs Structure Schottky Gate Formation for Self- Aligned GaAs MESFET. In: JAPANESE Journal of Appl.Physics, Vol.24, No.10, Oct. 1988, S.L841-L844 *
SHENG, N.H. *
SHIH-TSANG FU *
YAMAGISHI, Haruo *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200063A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur
US20170194257A1 (en) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the manufacture of metal structures and an electronic component with at least one metal structure
DE102016200063B4 (de) * 2016-01-06 2017-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur
US10074608B2 (en) * 2016-01-06 2018-09-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for manufacturing a contact bump by thermal expansion of a patterned sacrificial layer underneath a galvanic layer

Also Published As

Publication number Publication date
DE59107146D1 (de) 1996-02-08
EP0480313A3 (en) 1993-11-18
EP0480313A2 (de) 1992-04-15
EP0480313B1 (de) 1995-12-27

Similar Documents

Publication Publication Date Title
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE4132150C2 (de) Feldemissionselement und Verfahren zu dessen Herstellung
DE4138842A1 (de) Gateelektrode einer halbleitervorrichtung und verfahren zu deren herstellung
DE3030653A1 (de) Verfahren zur herstellung von halbleiteranordnungen
CH617037A5 (de)
DE3933965A1 (de) Mesfet und verfahren zu dessen herstellung
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE3151630A1 (de) Feuchtigkeitsfuehler und verfahren zu seiner herstellung
DE19811571A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009001919B4 (de) Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen
DE4032411A1 (de) Verfahren zur herstellung von t-gate-elektroden
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE2902303A1 (de) Duennfilmtransistor und verfahren zu seiner herstellung
DE3538855C2 (de)
DE2826376A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0967296B1 (de) Verfahren zum Beschichten eines Substrats
DE4446852A1 (de) Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung
DE102008016613A1 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE10143239A1 (de) Verfahren zur Herstellung einer Membranmaske
DE2613759A1 (de) Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement
EP0064745A2 (de) Verfahren zum Herstellen eines Feldeffekttransistors

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee