DE4029986C2 - Vorrichtung zum Zugreifen auf mehrere virtuelle Adreßräume - Google Patents

Description

Die Erfindung betrifft eine Vorrichtung zum Zugreifen auf mehrere virtuelle Adreßräume gemäß dem Oberbegriff des Anspruchs 1, wobei ein momentan abgearbeitetes Programm gleichzeitig (parallel) auf Operanden in mehreren Adreß­ räumen zugreifen kann, und insbesondere bei Erhalt einer Segmenttabellenursprungsadresse (STO: Segment Table Origin) der Übersetzungstabelle für die Übersetzung einer logischen (virtuellen) Adresse in eine reale Adresse eine Zugriffsregister (AR)-Übersetzung ausgeführt wird.

Gemäß der ESA/370-Architektur von IBM ist es möglich, für die Auswahl eines Adreßraumes aus mehreren virtuellen Adreßräumen einen Adreßraumidentifizierer (ALET) zu ver­ wenden, der über ein Zugriffsregister (AR), das einem Ba­ sisregister für die Berechnung einer logischen Operanden­ adresse eines Befehls entspricht, angewählt wird. Die Segmenttabellenursprungsadresse (STO) einer Übersetzungs­ tabelle kann im virtuellen Adreßraum mit dem ALET über eine Tabellenindexiereinrichtung (d. h. einer Zugriffsre­ gister Übersetzung, "AR-Übersetzung") des Datenverarbei­ tungssystems bestimmt werden. Diese Architektur umfaßt ferner einen Speicher (ALB) für Übersetzungspaare des ALET′s und des STO′s, wodurch die AR-Übersetzung schnel­ ler durchgeführt werden kann.

Aus der JP 41379-A/1985 ist z. B. folgendes bekannt:

• (1) Wenn der Raumidentifizierer (ALET) im Zu­ griffsregister (AR), das einem Basisregister entspricht, den Wert "0" aufweist, ist die in dem Steuerregister 1 befindliche STO eine Primär-STO (PSTO).
• (2) Wenn der Raumidentifizierer (ALET) den Wert "1" aufweist, ist die in dem Steuerregister 7 be­ findliche STO eine Sekundär-STO (SSTO).

Weiterhin zeigt die gattungsgemäße US-PS 4 521 846 ein System zum Zugreifen auf virtuelle Adreßräume, wobei Steuerregister zur Aufnahme von STO′s vorgesehen sind. Diese Steuerregister können über eine bestimmte Auswahl­ logik angesteuert werden, wobei die Auswahllogik mit ei­ nem entsprechenden Befehl angesprochen wird.

In jedem der erwähnten Systeme sind zum Erhalten der STO aus dem im Zugriffsregister enthaltenen Adreßraumidenti­ fizierer (ALET) durch einen Verarbeitungsvorgang (AR- Übersetzung), der während der Ermittlung der Operanden­ adresse und dem Lesen der Operandendaten für einen Befehl durchgeführt wird, die folgenden Unterscheidungen notwen­ dig:

• (1) "Ist der Adreßraumidentifizierer "0" oder nicht?" und
• (2) "ist der Adreßraumidentifizierer "1" oder nicht?"

Wenn der Adreßraumidentifizierer in den beiden Unter­ scheidungsschritten (1) und (2) weder "0" noch "1" ist, wird die STO über den Speicher ALB erhalten, in dem Über­ setzungspaare des ALET′s und der STO gespeichert sind.

Die STO wird durch eine AR-Übersetzung erhalten, wenn im ALB kein Übersetzungspaar vorhanden ist. Folglich wird durch die beiden Unterscheidungsschritte (1) und (2) zur Ermittlung der STO ein zusätzlicher Verarbeitungsaufwand erzeugt.

Die Aufgabe der Erfindung ist es, eine Vorrichtung zum Zugreifen auf mehrere virtuelle Adreßräume zu schaffen, wobei die Auswahlzeit für die Adreßraumidentifizierer (ALET) reduziert werden kann.

Die Aufgabe wird gemäß den Merkmalen des Anspruchs 1 ge­ löst. Die abhängigen Ansprüche kennzeichnen vorteilhafte Ausführungsformen und Weiterentwicklungen der Erfindung.

Wenn in dem erfindungsgemäßen Verfahren die für die Adressenübersetzung eines virtuellen Adreßraumes notwen­ dige STO auf der Grundlage des Raumidentifizierers ALET erhalten wird, wird in Abhängigkeit von den in Zuordnung zu den Zugriffsregistern gehaltenen Raumidentifizierer- Ermittlungsergebnissen entweder die im Steuerregister ge­ haltene Ursprungsadresse oder die aus der Zugriffsregi­ ster-Übersetzung zu gewinnende Ursprungsadresse gewählt, wobei der Raumidentifizierer ALET im der Basisnummer ei­ nes Befehls entsprechenden Zugriffsregister gehalten wird.

Es können eine Mehrzahl von Steuerregistern, in denen je­ weils eine Ursprungsadresse gespeichert wird, verwendet werden, wobei in diesem Fall die Ursprungsadresse irgend­ eines der Steuerregister verwendet wird.

In dem Datenverarbeitungssystem, in dem für die Gewinnung einer Realadresse aus einer logischen Adresse die Zu­ griffsregister-Übersetzung erforderlich ist, wird, wenn sich der Wert des Raumidentifizierers in jedem der Zu­ griffsregister von jedem anderen Wert auf "0" oder auf "1" ändert, eine solche Änderung des Wertes erfaßt und durch entsprechende Flag-Register gehalten, so daß eine Diskriminierungsverarbeitung unnötig wird, mit der die ALET-Werte bestimmt und umgesetzt werden. Dadurch kann eine Hochgeschwindigkeits-Adressenübersetzung geschaffen werden.

Durch das Vorsehen des Übersetzungspaar-Speichers (ALB) wird das sonst notwendige Übersetzungszeitintervall zur Ermittlung der STO abgekürzt.

Indem eine Mehrzahl von Ursprungsadressen-Registern zum Halten der Ursprungsadressen in Zuordnung zu den jeweili­ gen Zugriffsregistern vorgesehen werden, können ferner ohne Zugriff auf den Übersetzungspaar-Speicher die in den Ursprungsadressen-Registern gehaltenen Daten verwendet werden, wenn die Daten in den Ursprungsadressen-Registern gültig sind.

Wenn beim Zugriff auf einen virtuellen Adreßraum entspre­ chend dem Raumidentifizierer im durch eine Anweisung angewählten Zugriffsregister unter der Annahme, daß die Ursprungsadresse der Zugriffsregister-Übersetzung in Abhängigkeit vom Ermittlungsergebnis bezüglich des dem Zugriffsregister zugeordneten Raumidentifizierers gewählt wird, der Inhalt des dem Zugriffsregister zugeordneten Gültigkeitsbitregisters gültig ist, wird die im zugeord­ neten Ursprungsadressen-Register gehaltene Ursprungs­ adresse für die Adressenübersetzung verwendet. Wenn der Inhalt des Gültigkeitsbitregisters "ungültig" ist, wird die Zugriffsregister-Übersetzung des Raumidentifizierers erneut ausgeführt, woraufhin die erhaltene Ursprungs­ adresse im Ursprungsadressen-Register gespeichert wird, während das zugehörige Gültigkeitsbit auf "gültig" ge­ setzt wird; anschließend wird die Adressenübersetzung wie oben erwähnt ausgeführt.

Mit diesem Aufbau ist es möglich, die Anzahl der Zugriffe auf den Übersetzungspaar-Speicher zu verringern, so daß die Verarbeitungsleistung insbesondere in einem System, in dem die Zugriffzeit für den Übersetzungspaar-Speicher verhältnismäßig lang ist, verbessert werden kann.

Die Erfindung wird im folgenden anhand bevorzugter Aus­ führungsformen mit Bezug auf die Zeichnungen näher erläu­ tert; es zeigen:

Fig. 1 ein Blockschaltbild einer Vorrichtung gemäß ei­ ner Ausführungsform der Erfindung;

Fig. 2 ein Blockschaltbild zur Erläuterung der Funktion einer ALET-Ermittlungsschaltung von Fig. 1;

Fig. 3 eine Darstellung zur Erläuterung der Funktion der STO-Gültigkeitsprüfungsschaltung von Fig. 1; und

Fig. 4 ein Blockschaltbild ähnlich demjenigen von Fig. 1, in dem eine Vorrichtung gemäß einer wei­ teren Ausführungsform der Erfindung gezeigt ist.

In Fig. 1 ist ein Blockschaltbild eines Datenverarbei­ tungssystems gemäß einer Ausführungsform der Erfindung gezeigt, wobei nur die Funktionsblöcke gezeigt sind, die für die Bestimmung einer Realadresse zum Lesen von Ope­ randendaten eines Befehls notwendig sind. Wie in Fig. 1 gezeigt, umfaßt das Datenverarbeitungssystem ein Befehls­ register 1, eine Gruppe von allgemeinen Registern (GPR) 5, eine Gruppe von Zugriffsregistern (AR) 6, eine Adreß­ recheneinheit 9, eine ALET-Übersetzungsschaltung 12, eine ALET-Ermittlungsschaltung 13, ein Flagregister 15 zur STO-Auswahl, einen Übersetzungspaar-Speicher (ALB) 17, eine STO-Wählschaltung 18, ein Steuerregister Nr. 1 (CR1) 19, ein Steuerregister Nr. 7 (CR7) 20, ein Gültigkeits­ bitregister 21, ein Segmenttabellenursprungsadressen- Register (STO-Register) 22, einen Adreßübersetzer 23, ei­ nen Hauptspeicher 25, eine STO-Gültigkeitsprüfungsschal­ tung 26 und einen AR-Übersetzer 29. Ein aus dem Haupt­ speicher 25 ausgelesener Befehl wird im Befehlsregister 1 gespeichert, wobei abhängig vom Befehlstyp die erforder­ lichen Operandendaten entweder aus einem (nicht gezeig­ ten) Pufferspeicher oder aus dem Hauptspeicher 25 ausge­ lesen werden. In dieser Ausführungsform wird beispiels­ weise angenommen, daß ein Befehl vom RX-Typ in den Be­ fehlsregistern gespeichert ist. Die Inhalte des B2-Feldes und des X2-Feldes des im Befehlsregister 1 befindlichen Befehls werden über Signalleitungen 2 und 3 in die allge­ meinen Register (GPR) 5 geladen, wobei für jeden der ge­ nannten Inhalte ein entsprechendes GPR 5 gewählt wird. Die Inhalte der angewählten GPR′s 5 werden über Signal­ leitungen 7 und 8 der Adreßrecheneinheit 9 zugeführt. Der Inhalt des D2-Feldes des Befehls wird in der Zwischenzeit über eine Signalleitung 4 der Adreßrecheneinheit 9 zuge­ führt.

Die Adreßrecheneinheit 9 liefert als Ergebnis der Adreß­ berechnung eine effektive logische Adresse, die eine Adresse innerhalb eines virtuellen Adreßraumes (Spei­ chers) ist, und überträgt die effektive logische Adresse über eine Signalleitung 10 an den Adreßübersetzer 23.

Andererseits wird ein ALET in einem der den allgemeinen Registern entsprechenden und durch das B2-Feld des Be­ fehls angewählten AR′s 6 ausgelesen und dann über eine Signalleitung 11 an die ALET-Übersetzungsschaltung 12 übertragen.

Die ALET-Übersetzungsschaltung 12 ist so ausgebildet, daß sie eine zum ALB 17 weisende Adresse erzeugt, in dem die Übersetzungspaare ALET und STO gespeichert sind. Die er­ zeugte Adresse wird über eine Signalleitung 14 in einem dem ALB 17 zugeordneten Adressenregister 16 gespeichert (gesetzt).

Der ALB 17 wird über das Adressenregister 16 mit einer Signalleitung 16a angesteuert. Im ALB 17 werden die Daten der Ursprungsadresse und die Gültigkeitsdaten (V) der Ur­ sprungsadresse abgelegt. Dadurch können dann STO′s über eine Signalleitung 17a und die V-Daten über eine Signal­ leitung 17b übertragen werden. Die STO wird über die Si­ gnalleitung 17a im STO-Register 22 und die V-Daten über die Signalleitung 17b im Gültigkeitsbitregister 21 ge­ setzt.

Zur selben Zeit werden die in den einzelnen AR′s befind­ lichen ALET′s über Signalleitungen 6a an die entsprechen­ den ALET-Ermittlungsschaltungen 13 übermittelt. Die ALET- Ermittlungsschaltungen 13 sind in dieser Ausführungsform mit den jeweiligen AR′s 6 verbunden. Die Funktion der ALET-Ermittlungsschaltungen 13 ist in Fig. 2 dargestellt.

Jede ALET-Ermittlungsschaltung 13 von Fig. 2 gibt an eine Signalleitung 13a "1" aus, falls der eingegebene ALET "0" ist, während sie bei einer "1" eine "2" und wenn der ALET weder "0" noch "1" ist, eine "0" ausgibt. Die Aus­ gangswerte der Signalleitungen 13a werden den STO-Aus­ wahl-Flagregistern 15 zugeführt, und darin gehalten. Die Ermittlungsschaltung 13 kann auf einfache Weise als kom­ binatorische Logikschaltung aufgebaut werden, obwohl dies in den Zeichnungen nicht genauer erläutert ist.

In dieser Ausführungsform wird der Wert jedes AR′s zu dem entsprechenden STO-Auswahl-Flagregister 15 geladen, je­ desmal, wenn sich der ALET in dem AR 6 ändert. Ein sol­ cher Setzvorgang kann selbst nach einer Änderung des ALET′s im AR 6 zu jedem beliebigen Zeitpunkt vor der Ge­ nerierung der für die Bildung der Realadresse erforderli­ chen STO ausgeführt werden, solange sich der ALET nicht weiter ändert. Obwohl in dieser Ausführungsform in Ver­ bindung mit den AR′s mehrere Ermittlungsschaltungen 13 vorgesehen sind, ist es erfindungsgemäß ausreichend meh­ rere STO-Auswahl-Flagregister 15, die den AR′s 6 zugeord­ net sind, vorzusehen. Die Ermittlungsschaltungen 13 kön­ nen durch eine einzige Ermittlungsschaltung ersetzt wer­ den, die sämtlichen AR′s 6 zugeordnet ist. In diesem Fall wird vor und nach der Ermittlungsschaltung jeweils eine Wählschaltung vorgesehen. Über eine Signalleitung 15a wird der Inhalt eines STO-Auswahl-Flagregisters 15, das durch das B2-Feld des Befehls angewählt wurde, in die STO-Gültigkeitsprüfungsschaltung 26 eingegeben.

Der Inhalt des Gültigkeitsbitregisters 21 wird zudem über eine Signalleitung 21a in die STO-Gültigkeitsprüfungs­ schaltung 26 geführt. Die Funktion der STO-Gültigkeits­ prüfungsschaltung 26 ist in Fig. 3 gezeigt.

In Fig. 3 bezeichnet das Bezugszeichen S einen Eingang von der Signalleitung 15a, während das Bezugszeichen V einen Eingang von der Signalleitung 21a bezeichnet. Der Ausgang "ZV" dieser Schaltung 26 ist "1" wenn eine der folgenden zwei Bedingungen erfüllt ist:
Bedingung 1: S ≠ 0
Bedingung 2: S = 0 und V = 1.

Der Ausgang "ZV" der Schaltung 26 wird über die Signal­ leitung 26a dem AR-Übersetzer 29 zugeführt. Auch die Schaltung 26 kann als kombinatorische Logikschaltung auf­ gebaut werden.

Nun wird wieder auf Fig. 2 Bezug genommen. Über die Si­ gnalleitungen 15a, 22a, 19a bzw. 20a werden die einzelnen STO′s, die im STO-Register 22, im CR1 19 bzw. im CR7 20 gehalten werden, in die STO-Wählschaltung 18 eingegeben. In der STO-Wählschaltung 18 dient die Signalleitung 15a als Steuerleitung, wobei, wenn der Wert dieser Signallei­ tung 15a "0" ist, die Signalleitung 22a, welche die STO vom ALB 17 überträgt, angewählt wird. Wenn der Wert der Signalleitung 15a "1" ist, wird die Signalleitung 19a an­ gewählt, die die STO vom CR1 überträgt. Analog wird die Signalleitung 20a, die die STO vom CR7 überträgt, ge­ wählt, wenn der Wert der Signalleitung 15a "2" ist.

Das Ergebnis dieser Auswahl wird über eine Signalleitung 31 in den Adreßübersetzer 23 eingegeben.

Wenn das Ausgangssignal 26a von der STO-Gültigkeits­ prüfungsschaltung 26 "0" ist, wird die entsprechende In­ formation an den AR-Übersetzer 29 übermittelt, um mit der AR-Übersetzung zu beginnen. Der AR-Übersetzer 29 greift über die Signalleitung 28 auf den Hauptspeicher 25 zu, um STO′s zu erhalten. Die erhaltene STO wird über eine Si­ gnalleitung 29a in einem STO-Schreibregister 32 gespei­ chert. Ferner wird über eine Signalleitung 29b in ein V- Schreibregister 33 der Wert "1" geschrieben, der angibt, daß der Inhalt des STO-Schreibregisters 32 gültig ist. Nach Abschluß der Schreibvorgänge wird über eine Signal­ leitung 29c in die Schreibregister ein Schreibsignal ge­ führt, so daß die Inhalte der Schreibregister im ALB 17 gespeichert werden.

Als Ergebnis führt die Signalleitung 17b den Wert "1", außerdem wird an die Signalleitung 17a die im ALB 17 ge­ speicherte STO ausgegeben und danach über die STO- Wählschaltung 18 in den Adreßübersetzer 23 eingegeben. Unter Verwendung der eingegebenen effektiven logischen Adresse (virtuelle Adresse) und der STO erzeugt der Adreßübersetzer 23 eine Realadresse und gibt diese Real­ adresse an eine Signalleitung 24 aus. Diese Realadresse wird über die Signalleitung 24 an den Pufferspeicher oder den Hauptspeicher 25 übertragen und dort zum Lesen eines Operanden verwendet.

In Fig. 4 ist eine weitere Ausführungsform der Erfindung gezeigt. In dieser Ausführungsform sind in Zuordnung zu den jeweiligen AR′s mehrere Gültigkeitsbitregister 21 und STO-Register 22 vorgesehen. Die Register werden über die Signalleitung 2, über die das B2-Feld des Befehls über­ tragen wird, angewählt. Genauer wird ein STO-Register 22 aus der Gruppe von STO-Registern 22 durch eine Wählschal­ tung 22b ausgewählt, die entsprechend dem B2-Feld ange­ steuert wird. Die im ausgewählten STO-Register 22 enthal­ tene STO wird in die STO-Wählschaltung 18 eingegeben. Au­ ßerdem wird aus der Gruppe der Gültigkeitsbitregister 21 durch die Wählschaltung 21b ein Gültigkeitsbitregister ausgewählt, wobei die Wählschaltung 21b entsprechend dem B2-Feld so gesteuert wird, daß das ausgewählte Gültig­ keitsbit in der Gültigkeitsprüfungsschaltung 26 verwendet wird. Wie bei der Aktualisierung der STO-Auswahl-Flag­ register 15 wird zu dem Zeitpunkt, zu dem sich der ALET im zugehörigen AR verändert hat, der ALET in die Signal­ leitung 11 geschrieben, wobei die Ergebnisse des Schrei­ bens des ALET′s in den ALB 17 im Gültigkeitsbitregister 21 und im STO-Register 22 gespeichert werden.

Wenn ein "L"-Befehl im Befehlsregister 1 gespeichert wird, werden das entsprechende Gültigkeitsbitregister 21 und das STO-Register 22 durch das B2-Feld über die Si­ gnalleitung 2 angewählt, ohne daß durch den ALET des durch das B2-Feld gewählten AR′s 6 auf den ALB 17 zuge­ griffen wird. Die Auswahlergebnisse werden entsprechend an die Signalleitung 21a bzw. 22a ausgegeben, so daß schließlich die Anzahl der Zugriffe auf den ALB 17 ver­ ringert wird. Wenn die Zugriffzeit auf den ALB 17 ver­ hältnismäßig lang ist, ist der Aufbau dieser Ausführungs­ form nützlich für die Verbesserung der Verarbeitungslei­ stung.

Wie oben erwähnt, wird erfindungsgemäß in der AR-Überset­ zung, mit der die Ursprungsadresse erhalten wird, die Un­ terscheidung, ob der ALET den Wert "0" oder den Wert "1" besitzt und die im Stand der Technik einen zusätzlichen Overhead verursacht, vermieden, bevor auf den ALB, in dem Übersetzungspaare gespeichert sind, zugegriffen wird. Da­ durch wird die Verarbeitungsleistung verbessert.

Claims (7)

1. Vorrichtung zum Zugreifen auf mehrere virtuelle Adreß­ räume, wobei mit einer Operandenadresse eines Befehls eine für die Adreßübersetzung verwendete Segmenttabel­ lenursprungsadresse STO ausgewählt wird, mit

• - allgemeinen Registern GPR (5), die von dem Be­ fehl als Basisregister angewählt werden können,
• - Zugriffsregistern AR (6), die den allgemeinen Re­ gistern GPR (5) zugeordnet sind und einen Adreß­ raumidentifizierer ALET aufnehmen,
• - Steuerregistern CR1/CR7 (19, 20) zum Aufnehmen vorbestimmter Segmenttabellenursprungsadressen STO, wobei die vorbestimmten Segmenttabellenur­ sprungsadressen STO aus den Steuerregistern CR1/CR7 (19, 20) mittels einer STO-Wählschaltung (18) ausgewählt werden, wenn der Adreßraumidenti­ fizierer ALET in einem der Zugriffsregister AR (6) einen vorbestimmten ALET-Wert aufweist, und
• - einer STO-Registeranordnung (22) zum Aufnehmen von aus dem Hauptspeicher (25) ladbaren Segment­ tabellenursprungsadressen STO, wobei die Segment­ tabellenursprungsadresse STO aus der STO-Regi­ steranordnung (22) entnommen und mittels der STO- Wählschaltung (18) ausgewählt wird, wenn der Adreßraumidentifizierer ALET ungleich dem vorbe­ stimmten ALET-Wert ist,

dadurch gekennzeichnet, daß

• - Flag-Register (15) vorgesehen sind, in denen für die Auswahl durch die STO-Wählschaltung (18) um­ gesetzte ALET-Werte gespeichert sind, und
• - die Inhalte der Flag-Register (15) nur dann er­ neuert werden, wenn sich die Inhalte der Zu­ griffsregister AR (6) ändern.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die STO-Registeranordnung (22) aus einem STO-Regi­ ster besteht.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die ladbaren Segmenttabellenursprungs­ adressen STO durch einen zwischen dem Hauptspeicher (25) und dem STO-Register (22) angeordnete Adreßüber­ setzer (29) umgewandelt werden.

4. Vorrichtung nach zumindest einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in einem Gültigkeitsre­ gister (21) der Segmenttabellenursprungsadressen STO zugeordnet ein Gültigkeitsbit vorgesehen ist.

5. Vorrichtung nach zumindest einem der Ansprüche 1 bis 4, gekennzeichnet durch

• - eine Erfassungseinrichtung (13) zum Erfassen, ob die in jedem der Zugriffsregister AR (6) gehal­ tenen Adreßraumbezeichner ALET gleich dem vorbe­ stimmten ALET-Wert sind.

6. Vorrichtung nach zumindest einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die STO-Registeranord­ nung (22) mehrere STO-Register aufweist, die den ent­ sprechenden Zugriffsregistern AR (6) zugeordnet sind, wobei abhängig von der Auswahl eines Zugriffsregisters AR (6) mittels einer Wählschaltung (22b) ein ent­ sprechendes Register der STO-Registeranordnung (22) ausgewählt wird.