DE4029121A1 - Wechselstromsteuerelement - Google Patents

Description

Die Erfindung betrifft ein Wechselstromsteuerelement und insbesondere ein "Triac" mit darin ausgebildeten Trigger­ elementen.

Allgemein gesprochen ist ein Triac eine Einrichtung mit einer solchen geometrischen Konfiguration, das zwei Thyristoren in entgegengesetzt-paralleler Weise auf einem einzigen Blättchen angeordnet sind. Obwohl es oft zum Schalten und für Wechselstromsteuerzwecke verwendet worden ist, hat es die Neigung in einen gefährlichen Zustand über­ zugehen, in dem es ohne Anlegen irgendeines Schaltsignals einschaltet und infolge von akkumulierten Restladungen unsteuerbar wird, wenn es für die Steuerung großer Leistung oder für eine Last hoher Induktivität, wie eines Motors angewendet wird. Damit diese Schwierigkeit verhindert wird, ist es notwendig ein Triac zu verwenden, das einen großen Wert von (dV/dt)_c, der Anstiegsgeschwindigkeit der kommu­ tativen kritischen Abschaltspannung aufweist. Mit einem üblichen im Handel erhältlichen Triac ist es jedoch unmöglich, ein Einschalten ohne Schaltsignal vollständig zu verhindern, da der Wert von (dV/dt)_c so niedrig wie ungefähr 5 Volt pro Mikrosekunde ist.

Als eine Lösung der obengenannten Schwierigkeit ist vor­ geschlagen worden, ein Triac mit einer Dämpfungsschaltung zu versehen, die aus einer Serienschaltung eines Dämpfungs­ widerstands und eines dem Triac parallel geschalteten Kondensators besteht, wie beispielsweise in "SCR Manual Sixth Edition", Seiten 186-187, herausgegeben von General Electric Company, New York, 1979 beschrieben ist.

Für den Fall, wo eine induktive Last mit einem Triac in Serie und dem Triac eine Dämpfungsschaltung parallel geschaltet ist, ist es bekannt, das zwischen der Kapazität C des Dämpfungskondensators und dem Wert von (dV/dt)_c des Triac die folgende Beziehung besteht

wobei L die Induktivität der induktiven Last und E der Maximumwert der der Serienschaltung der induktiven Last und des Triac zugeführten Spannung ist.

Wie oben beschrieben, liegt der Wert von (dV/dt)_c bei ungefähr 5 Volt/Mikrosekunde und, wenn L 10 Millihenry und E 160 Volt beträgt, muß der Wert von C ungefähr 0,1 Mikrofarad sein. Es hat sich als eine allgemeine Praxis erwiesen, den Wert von C auf ungefähr 0,1 Mikrofarad einzustellen, selbst wenn E und L andere Werte annehmen.

Dementsprechend ist es notwendig, an jedes Triac einen Dämpfungskondensator mit einer Kapazität von ungefähr 0,1 Mikrofarad anzuschließen, um dieses daran zu hindern, ohne Schaltsignale einzuschalten. Dieses Vorgehen ist in nachteiliger Weise umständlich und unwirtschaftlich.

Nun kann die Dämpfungskapazität C vermindert werden, wenn der Wert von (dV/dt)_c in der obigen Gleichung (1) erhöht wird. Wenn dies so ist, braucht eine getrennte Dämpfungs­ schaltung nicht vorgesehen werden, da die innere Kapazität des Triac ausreicht, um die Funktion der Dämpfungsschaltung zu übernehmen. Daher ist die Entwicklung von Triacs mit einem großen (dV/dt) sehr wünschenswert.

Zum Erhöhen des Wertes von (dV/dt)_c kann erstens in Betracht gezogen werden, die Entfernung zwischen den zur Bildung des Triac in denselben Blättchen enthaltenen Thyristoren zu vergrößern, zweitens, die Lebensdauer der in dem Triac fließenden Träger zu verkürzen und, drittens, die in dem Triac akkumulierte elektrische Ladung abzuziehen. Jedoch gibt es bei diesen Methoden Schwierigkeiten dahingehend, daß es bei der ersten Methode schwierig wird, das Einschalten des Triac zu bewirken, und bei der zweiten und der dritten Methode werden die anderen Eigenschaften des Triac beein­ trächtigt und dessen Herstellung wird in Bezug auf die Struktur schwierig.

Somit ist es ein Ziel der Erfindung, die erste Methode zu verbessern und ein Triac mit einem großen Wert von (dV/dt)_c zu schaffen.

Dieses Ziel wird durch ein erfindungsgemäßes Wechselstrom­ steuerelement erreicht.

Das erfindungsgemäße Element enthält ein Halbleitersubstrat, das einander gegenüberliegende erste und zweite Hauptflächen aufweist, und über jeweils an die ersten und zweiten Haupt­ flächen angrenzende erste und zweite Schichten eines ersten Leitfähigkeitstyps verfügt, eine zwischen den ersten und zweiten Schichten angeordnete dritte Schicht eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten Leit­ fähigkeitstyp, eine an die erste Hauptfläche angrenzende und zu einem Ende des Substrats verlaufende vierte Schicht des zweiten Leitfähigkeitstyps, eine an die zweite Hauptfläche angrenzende und zu dem anderen Ende des Substrats ver­ laufende fünfte Schicht des zweiten Leitfähigkeitstyps, eine an die erste Hauptfläche in ungefähr deren Mitte angrenzende sechste Schicht des zweiten Leitfähigkeitstyps, eine zwischen den vierten und sechsten Schichten an die erste Hauptfläche angrenzende siebte Schicht des zweiten Leit­ fähigkeitstyps, sowie eine an die zweite Hauptfläche an­ grenzende und mit der fünften Schicht in Kontakt oder von dieser getrennt liegenden achten Schicht des zweiten Leit­ fähigkeitstyps. Das Element enthält weiterhin eine an der ersten Hauptfläche in Kontakt mit der ersten Schicht der fünften Schicht zugewandt angebrachte erste Elektrode, eine an der ersten Hauptfläche in Kontakt mit den ersten und fünften Schichten und mit der ersten Elektrode elektrisch verbunden angebrachte zweite Elektrode, eine an der zweiten Hauptfläche angebrachte dritte Elektrode, eine an der ersten Hauptfläche in Kontakt mit den ersten und sechsten Schichten angebrachte Gate-Elektrode, eine an der ersten Hauptfläche der achten Schicht zugewandt angebrachte erste Hilfs-Gate-Elektrode, sowie eine an der ersten Hauptschicht in Kontakt mit den ersten und siebten Schichten und mit der ersten Hilfs-Gate-Elektrode elektrisch verbunden angebrachte zweite Hilfs-Gate-Elektrode.

Somit enthält das Element einen ersten Thyristor, der die vierte, erste, dritte und zweite Schicht umfaßt, einen zweiten Thyristor, der die fünfte, zweite, dritte und erste Schicht umfaßt, und ein Triggerelement, das die sechste Schicht als Gate-Region aufweist und in einem Zwischenraum zwischen beiden Thyristoren liegt.

Im folgenden werden AusführungsbeisPiele der Erfindung anhand der zeichnung erläutert. Es zeigen:

Fig. 1 eine geschnittene Seitenansicht eines Ausführungs­ beispiels des erfindungsgemäßen Wechselstromsteuer­ elements;

Fig. 2 eine Ansicht ähnlich der obigen zur Erläuterung eines Betriebszustands des gleichen Ausführungs­ beispiels in einem ersten Triggermodus;

Fig. 3 eine Ansicht ähnlich der obigen zur Erläuterung eines Betriebszustands des gleichen Ausführungs­ beispiels in einem zweiten Triggermodus;

Fig. 4 eine Ansicht ähnlich der obigen zur Erläuterung eines Betriebszustands des gleichen Ausführungs­ beispiels in einem dritten Triggermodus;

Fig. 5 eine Ansicht ähnlich der obigen zur Erläuterung eines Betriebszustands des gleichen Ausführungs­ beispiels in einem vierten Triggermodus;

Fig. 6 eine Aufsicht auf das gleiche Ausführungsbeispiel, das ein Beispiel eines planaren Musters desselben gemäß einem Merkmal der Erfindung darstellt;

Fig. 7 eine vergrößerte Aufsicht des in Fig. 6 in einem gestrichelten Kreis eingeschlossenen Teils; und

Fig. 8 eine Draufsicht, die ein abgeändertes Muster des Ausführungsbeispiels nach Fig. 6 darstellt.

In der Zeichnung sind gleiche strukturelle Bestandteile mit gleichen Bezugszeichen und Symbolen versehen.

Bezugnehmend auf Fig. 1 hat ein Halbleitersubstrat 2 einander gegenüberliegende erste und zweite Hauptflächen 4 und 6 und enthält erste und zweite Schichten P1 und P2 eines ersten Leitfähigkeitstyps, beispielsweise des P-Typs in diesem Ausführungsbeispiel, die jeweils an die ersten und zweiten Hauptflächen 4 und 6 angrenzen. Das Substrat 2 enthält weiterhin eine dritte Schicht N3 eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten Leit­ fähigkeitstyp, beispielsweise dem N-Typ in diesem Aus­ führungsbeispiel, die zwischen den ersten und zweiten Schichten P1 und P2 angeordnet ist.

Eine vierte Schicht N4 ist in der ersten Schicht P1 an einer Stelle nahe einem Ende des Substrats 2, beispielsweise dem rechten Ende in der Zeichnung, ausgebildet und von der ersten Hauptfläche freigegeben. Eine fünfte Schicht N5 des zweiten Leitfähigkeitstyps, beispielsweise des N-Typs, ist in der zweiten Schicht P2 an einer Stelle nahe dem anderen Ende des Substrats 2, beispielsweise dem linken Ende in der Zeichnung, ausgebildet und von der zweiten Hauptfläche 6 freigegeben. Somit ist ein Thyristor 8 aus den Schichten N4, P1, N3 und P2 nahe dem rechten Ende des Substrats 2 zusammengesetzt und ein weiterer Thyristor 10 ist aus den Schichten N5, P2, N2 und P1 nahe dem linken Ende des Substrats 2 zusammengesetzt. Die Entfernung zwischen den beiden Thyristoren 8 und 10 ist so gewählt, daß sie größer ist als zwischen zwei Thyristoren in einem üblichen Triac.

Eine sechste Schicht N6, eine siebte Schicht N7, eine achte Schicht N8 und eine neunte Schicht N9, alle vom N-Typ, sind wie gezeigt zwischen den Thyristoren 8 und 10 ausgebildet, um zusammen mit den Schichten P1, P2 und N3 ein Trigger­ element 12 zu bilden. Im einzelnen ist die Schicht N6 in der Schicht P1 ausgebildet und von der ersten Hauptfläche 4 ungefähr in deren Mitte freigegeben. Die Schicht N7 ist ebenfalls in der Schicht P1 zwischen den Schichten N4 und N6, verhältnismäßig näher zur Schicht N6, ausgebildet und von der ersten Hauptfläche 4 freigegeben. Die Schicht N7 hat eine Breite, die der der Schicht N6 ungefähr gleich ist. Die Schicht N8 ist in der Schicht P2 nahe dem Thyristor 10 aus­ gebildet und von der zweiten Hauptfläche 6 freigegeben. Die Schicht N8 hat eine Breite, die größer ist als die der Schicht N6. Die Schicht N8 hat eine dem Thyristor 8 zuge­ wandte Seitenkante (die rechte Kante in der Zeichnung), die von dem Thyristor 8 weiter entfernt ist als die eine dem Thyristor 8 zugewandten Seitenkante der Schicht N6, und die Schichten N6 und N8 liegen teilweise einander gegenüber. Die Schicht N9 ist in der Schicht P1 so ausgebildet, daß sie der Schicht N8 gegenüberliegt und von der ersten Hauptfläche 4 freigegeben ist. Die Schicht N9 hat eine Breite, die geringer ist als die Schicht N8.

Über der gesamten zweiten Hauptfläche 6 ist eine mit einem Anschluß T2 verbundene Elektrodenschicht 14 ausgebildet. Auf der ersten Hauptfläche 4 ist der Schicht N5 gegenüberliegend eine Elektrodenschicht 16 ausgebildet und auf derselben Fläche 4 ist in Kontakt mit den Schichten N4 und P1 eine Elektrodenschicht 18 ausgebildet. Beide Elektrodenschichten 16 und 18 sind sowohl miteinander als auch mit einem Anschluß T1 elektrisch verbunden. In Kontakt mit den Schichten N6 und P1 und verbunden mit einem Gate-Anschluß G ist auf der ersten Hauptfläche 4 eine Gate-Elektrodenschicht 20 ausge­ bildet. In Kontakt mit den Schichten N7 und P1 ist auf der ersten Hauptfläche 4 eine Hilfselektrodenschicht 22 ausge­ bildet und in Kontakt mit den Schichten N9 und P1 ist auf derselben Fläche 4 eine weitere Hilfselektrodenschicht 24 ausgebildet. Beide Hilfselektrodenschichten sind miteinander elektrisch verbunden.

Unter Bezugnahme auf die Fig. 2 bis 5 soll nun die Beschreibung des Betriebs des erfindungsgemäßen Triac erfolgen. Wie im Falle eines üblichen Triac arbeitet das erfindungsgemäße Triac auf vier Arten. Fig. 2 zeigt einen ersten Triggermodus, bei dem der Anschluß T1 negativ, der Anschluß T2 positiv und der Gate-Anschluß G positiv ist und bei dem die Schicht N7 ein Potential hat, das niedriger ist als das des Gate-Anschlusses G und höher als das des An­ schlusses T1. In diesem Falle fließt der Gate-Strom in der Schicht P1 in Richtung auf die Elektrode 18, wie durch einen gestrichelten Pfeil gezeigt, und der Übergang zwischen den Schichten P1 und N7 ist durch den lateralen Spannungsabfall der Schicht P1 vorwärts vorgespannt, wodurch von der Schicht N7 in die Schicht N3 Elektronen injiziert werden. Dies führt zu einem Spannungsabfall der Schicht N3 und der Übergang zwischen den Schichten P2 und N3 wird vorwärts vorgespannt, wodurch das Injizieren von Löchern von der Schicht P2 her­ vorgerufen wird und ein Strom wie durch den Pfeil A gezeigt fließt. Der Strom fließt durch die Schicht P1 unter der Schicht N4 und der sich ergebende laterale Spannungsabfall der Schicht P1 spannt den Übergang zwischen den Schichten P1 und N4 vor, so daß das Injizieren von Elektronen von der Schicht N4 in die Schicht N3 bewirkt wird. Dies führt dazu, daß der Übergang zwischen den Schichten P2 und N3 vorwärts vorgespannt und Löcher von der Schicht P2 injiziert werden. Somit fließt ein Hauptstrom, wie durch den Pfeil B gezeigt, und der Thyristor 8 schaltet ein. In anderen Worten wird in dem ersten Triggermodus ein aus den Schichten N7, P1, N3 und P2 zusammengesetzter Triggerthyristor 26 durch den Gate- Strom eingeschaltet, um den Thyristor 8 zu triggern.

Fig. 3 zeigt einen zweiten Triggermodus, bei dem der Anschluß T1 negativ, der Anschluß T2 positiv und die Gate- Elektrode G positiv ist und bei dem der Gate-Strom von dem Anschluß T1 zu dem Gate-Anschluß G fließt, wie durch den gestrichelten Pfeil gezeigt. In diesem Falle wird der Über­ gang zwischen den Schichten N6 und P1 durch einen lateralen Spannungsabfall in der Schicht P1 vorwärts vorgespannt, so daß das Injizieren von Elektronen in die Schicht N3 bewirkt wird. Als Ergebnis wird der Übergang zwischen den Schichten N3 und P2 vorwärts vorgespannt, um das Injizieren von Löchern von der Schicht P2 zu bewirken, was zum Fließen eines Stromes wie durch den Pfeil C gezeigt führt. Dieser Strom, der ein Teil des Löcherstroms ist, fließt in der Schicht N7, so daß der Übergang zwischen den Schichten N7 und P1 vorwärts vorgespannt wird. Dies führt zu einem Injizieren von Elektronen von der Schicht N7 in die Schicht N3 und, ähnlich wie oben, zu einem Injizieren von Löchern von der Schicht P2, was das Fließen eines Stromes wie durch den Pfeil D gezeigt bewirkt. Dieser Strom fließt durch die Schicht P1 unter der Schicht N4 und schaltet den Thyristor 8 ein, wie in Verbindung mit dem ersten Triggermodus be­ schrieben. In anderen Worten schaltet in dem zweiten Trigger­ modus ein aus den Schichten N6, P1, N3 und P2 zusammenge­ setzter erster Triggerthyristor 28 einen aus den Schichten N7, P1, N3 und P2 zusammengesetzten zweiten Triggerthyristor 30 ein, wodurch das Einschalten des Thyristors 8 bewirkt wird.

Fig. 4 zeigt einen dritten Triggermodus, bei dem der Anschluß T1 positiv, der Anschluß T2 negativ und der Gate- Anschluß G positiv ist und bei dem das Potential der Hilfs­ elektrode 24 oder der Schicht N9 und das Potential der angrenzenden Schicht P1 höher sind als das des Anschlusses T1, jedoch niedriger als das der Gate-Elektrode G. In diesem Falle fließt der Gate-Strom wie durch den gestrichelten Pfeil gezeigt und der Übergang zwischen den Schichten N9 und P1 wird durch einen lateralen Spannungsabfall in der Schicht P1 vorwärts vorgespannt, was das Injizieren von Elektronen von der Schicht N9 in die Schicht N3 bewirkt. Dies führt dazu, daß der Übergang zwischen den Schichten P1 und N3, der ursprünglich vorwärts vorgespannt gewesen ist, weiterhin vorwärts vorgespannt wird, so daß das Injizieren von Löchern von der Schicht P1 beginnt. Der sich ergebende Löcherstrom spannt den Übergang zwischen den Schichten P2 und N6 vorwärts vor, so daß das Injizieren von Elektronen von der Schicht N8 beginnt. Somit fließt ein Strom wie durch den pfeil E gezeigt. Ebenso werden von der Schicht P1 unter der Elektrode 16 Löcher injiziert, so daß der Übergang zwischen den Schichten N5 und P2 vorwärts vorgespannt wird. Dies führt zu einem Injizieren von Elektronen von der Schicht N5 und zu einem Stromfluß wie durch den Pfeil F gezeigt, der das Einschalten des Thyristors 10 bewirkt. In anderen Worten wird in dem dritten Triggermodus der Thyristor 10 durch einen aus den Schichten N9, P1, N3 und N8 zusammengesetzten Triggerthyristor 32 eingeschaltet.

Fig. 5 zeigt einen vierten Triggermodus, in dem der Anschluß T1 positiv, der Anschluß T2 negativ und der Gate- Anschluß G positiv ist und in dem das Potential der Hilfs­ elektrode 24 oder der Schicht N9 und das Potential der angrenzenden Schicht P1 niedriger sind als das des Anschlusses T1, jedoch höher als das des Gate-Anschlusses G. Der Gate-Strom fließt, wie durch den gestrichelten Pfeil gezeigt, so daß der Übergang zwischen den Schichten N6 und P1 vorwärts vorgespannt wird und das Injizieren von Elekronen von der Schicht N6 beginnt. Dies führt dazu, daß der Übergang zwischen den Schichten P1 und N3, der ursprünglich vorwärts vorgespannt gewesen ist, weiterhin vorwärts vorgespannt wird, so daß ein Injizieren von Löchern von der Schicht P1 in die Schicht P2 beginnt. Dementsprechend ist der Übergang zwischen den Schichten P1 und N8 vorwärts vorgespannt, so daß ein Injizieren von Elektronen von der Schicht N8 beginnt und das Fließen eines Stromes wie durch den Pfeil H gezeigt bewirkt wird. Zu diesem Zeitpunkt beginnt auch ein Injizieren von Löchern von der Schicht P1 unter der Elektrode 16, so daß der Übergang zwischen den Schichten N5 und P2 vorwärts vorgespannt wird und das Injizieren von Elektronen von Schicht N5 beginnt. Dies führt dazu, daß ein Strom wie durch einen Pfeil J gezeigt fließt, der den Thyristor 10 einschaltet. In anderen Worten wird bei dem vierten Triggermodus ein aus den Schichten P1, N3, P2 und N8 zusammengesetzter Triggerthyristor 36 durch einen aus den Schichten N6, P1 und N3 zusammengesetzten Transistor 34 eingeschaltet, wie durch das Einschalten des Thyristors 10 bewirkt wird.

Wie oben beschrieben, ist die erfindungsgemäße Einrichtung aus einem einzigen Blättchen oder Chip zusammengesetzt, bei dem ein Triggerelement zwischen zwei Thyristoren angeordnet ist, und das Einschalten ist sichergestellt, selbst wenn die Entfernung zwischen den beiden Thyristoren vergrößert ist. Daher kann der Wert von (dV/dt)_c durch Vergrößern dieser Entfernung angehoben werden, wodurch verhindert wird, daß die Einrichtung in Abwesenheit eines Einschaltsignals ein­ schaltet und unkontrollierbar wird, selbst wenn kein Dämpfungskondensator verwendet wird. Somit kann der schwierige Vorgang, an der Einrichtung einen Dämpfungs­ kondensator anzubringen, vermieden und damit die Kosten reduziert werden.

Bei dem Triac ist es jedoch notwendig, die Größe des Stromes entsprechend seiner Verwendung zu ändern. Als eine Maßnahme zum Ändern des Gate-Stroms in dem obengenannten Triac kann es in Betracht gezogen werden, die Konzentration und/oder Tiefe der Schichten P1, N6, N7 und/oder N9 entsprechend seiner Größe zu verändern. Bei dieser Maßnahme besteht jedoch das Problem einer geringen Reproduzierbarkeit. Dem­ entsprechend wird als ein Merkmal der Erfindung die Geometrie des planaren Musters der Schicht N6 modifiziert, um einen gewünschen Gate-Strom zu erhalten, sowie das Einstellen der obengenannten Konzentration und Tiefe.

Fig. 6 zeigt ein planares Muster eines entsprechend dem vorgenannten Muster entworfenen Ausführungsbeispiels des erfindungsgemäßen Triac. Wie dargestellt, sind die Elektroden 16 und 18 der Thyristoren 8 und 10 wie ein recht­ winkliges Dreieck geformt und auf einem Substrat 2 mit quadratischer Form aufgebracht. Beide Elektroden 16 und 18 sind an ihren rechten unteren Enden miteinander verbunden, um den gemeinsamen Anschluß T1 zu bilden. Die Schichten N5 und N4 sind ähnlich geformt und unter den Elektroden 16 bzw. 18 angeordnet. Die Thyristoren 8 und 10 sind voneinander durch einen sich dazwischen erstreckenden diagonalen Spalt 38 getrennt, wobei das Triggerelement 12 in dem Spalt 38 angeordnet ist.

Das Triggerelement 12 enthält eine streifenförmige Gate- Elektrode 20, die sich längs des Spalts 38 erstreckt, und eine ähnlich geformte, aus der Schicht N6 gebildete Gate-Region, die unter der Gate-Elektrode 20 angeordnet ist. Die einen Ende der Elektrode 20 und der Schicht N6 sind vergrößert, um den Gate-Anschluß G zu bilden. Wie gezeigt hat die streifenähnliche Gate-Region in gleichen Abständen vier quadratische Kerben 40 in einer ihrer Seitenkanten. Wie in größerer Genauigkeit in Fig. 7 gezeigt, ist die Breite der Gate-Elektrode 20 kleiner als die der Schicht N6 und beide Seitenkanten derselben liegen innerhalb derer der Schicht N6. Jede Kerbe 40 kriecht unter die Gate-Elektrode 20. Dementsprechend hat nur der mit der Kerbe 40 versehene Bereich einen solchen Querschnitt wie in Fig. 1 gezeigt und arbeitet zuerst in dem ersten, zweiten, dritten oder vierten Triggermodus, wenn die unter Bezugnahme auf die Fig. 2 bis 5 beschriebenen Spannungen an die Anschlüsse T1, T2 und G angelegt werden, wobei sich dieser Betrieb bald über die gesamte Gate-Region ausbreitet.

Da der Gate-Strom von den mit den Kerben 40 versehenen Bereichen fließt, kann er durch Verändern der Anzahl der Kerben 40 beeinflußt werden. Der Gate-Strom kann auch beeinflußt werden, indem die Breite W und/oder die effektive Breite L der Schicht N6, wie gezeigt, verändert wird. Anstelle einer quadratischen Form kann die Kerbe 40 in beliebiger Weise geformt sein, wie halbkreisförmig oder dreieckig.

Anstelle durch das Ausbilden der Kerben 40 kann der Gate- Strom durch Veränderung der effektiven Länge des Trigger­ elements 12 beeinflußt werden. Bei dem in Fig. 8 gezeigten abgeänderten Ausführungsbeispiel ist das Triggerelement 12 verkürzt, so daß es nur einen Teil des Spaltes 38 zwischen beiden Thyristoren 8 und 10 einnimmt.

Bei den vorstehenden Ausführungsbeispielen kann die Schicht N9 weggelassen werden, wenn die Einrichtung nicht in dem dritten Triggermodus betrieben zu werden braucht.

Claims (8)

1. Wechselstromsteuerelement mit einem Halbleitersubstrat (2), das einander gegenüberliegende erste und zweite Haupt­ flächen (4, 6) und einander gegenüberliegende erste und zweite Seitenkanten aufweist, und enthaltend
eine erste Schicht (Pl) eines ersten Leitfähigkeitstyps­ angrenzend an die erste Hauptfläche (4),
eine zweite Schicht (P2) des ersten Leitfähigkeitstyps angrenzend an die zweite Hauptfläche (6),
eine dritte Schicht (N3) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps, die zwischen der ersten und der zweiten Schicht (P1, P2) angeordnet ist,
eine vierte Schicht (N4) des zweiten Leitfähigkeitstyps, die angrenzend an die erste Hauptfläche (4) und zu der ersten Seitenkante verlaufend in der ersten Schicht (P1) angeordnet ist,
eine fünfte Schicht (N5) des zweiten Leitfähigkeitstyps, die angrenzend an die zweite Hauptfläche (6) und zu der zweiten Seitenkante verlaufend angeordnet ist,
eine sechste Schicht (N6) des zweiten Leitfähigkeitstyps, die angrenzend an die erste Hauptfläche (4) im wesentlichen in deren Mitte in der ersten Schicht (P1) angeordnet ist,
eine siebte Schicht (N7) des zweiten Leitfähigkeitstyps, die angrenzend an die erste Hauptfläche (4) zwischen der vierten und der sechsten Schicht (N4, N6) in der ersten Schicht (P1) angeordnet ist, und
eine achte Schicht (N8) des zweiten Leitfähigkeitstyps, die angrenzend an die zweite Hauptfläche (6) zwischen der fünften Schicht (N5) und der ersten Seitenkante in der zweiten Schicht (P2) angeordnet ist, sowie
eine erste Elektrode (16), die an der ersten Hauptfläche (4) angebracht ist und mit der ersten Schicht (P1) in Kontakt steht und der fünften Schicht (N5) gegenüberliegt,
eine zweite Elektrode (18), die an der ersten Hauptfläche (4) angebracht ist, mit der vierten Schicht (N4) und der ersten Schicht (P1) in Kontakt steht und mit der ersten Elektrode (16) elektrisch verbunden ist,
eine dritte Elektrode (14), die an der zweiten Hauptfläche (6) angebracht ist und mit der zweiten Schicht (P2) in Kontakt steht,
eine Gate-Elektrode (20), die an der ersten Hauptfläche (4) angebracht ist und mit der sechsten Schicht (N6) und der ersten Schicht (P1) in Kontakt steht,
eine erste Hilfs-Gate-Elektrode (24), die gegenüber der achten Schicht (N8) an der ersten Hauptfläche (4) angebracht ist, und
eine zweite Hilfs-Gate-Elektrode (22), die an der ersten Hauptfläche (4) angebracht ist und mit der siebten Schicht (N7) und der ersten Schicht (P1) in Kontakt steht,
wobei die der ersten Seitenkante zugewandte Seitenkante der achten Schicht (N8) von der ersten Seitenkante weiter ent­ fernt ist als die der ersten Seitenkante zugewandte Seiten­ kante der sechsten Schicht (N6) und die erste Hilfs-Gate- Elektrode (24) mit der zweiten Hilfs-Gate-Elektrode (22) elektrisch verbunden ist.

2. Wechselstromsteuerelement nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat (2) weiterhin eine neunte Schicht (N9) des zweiten Leitfähigkeitstyps enthält, die angrenzend an die erste Hauptfläche (4) in der ersten Schicht (P1) angeordnet ist, der achten Schicht (N8) gegen­ überliegt und mit einem Teil der ersten Hilfs-Gate-Elektrode (24) elektrisch in Kontakt steht.

3. Wechselstromsteuerelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die fünfte und achte Schicht (N5, N8) als eine einzige Schicht ausgebildet sind.

4. Wechselstromsteuerelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die siebte Schicht (N7) in mehrere Teile unterteilt ist.

5. Wechselstromsteuerelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste Leitfähigkeits­ typ ein P-Typ und der zweite Leitfähgkeitstyp ein N-Typ ist.

6. Wechselstromsteuerelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß durch die vierte Schicht (N4) die erste Schicht (P1), die dritte Schicht (N3) und die zweite Schicht (P1) ein erster Thyristor (8) gebildet ist, durch die fünfte Schicht (N5), die zweite Schicht (P2), die dritte Schicht (N3) und die erste Schicht (P1) ein zweiter Thyristor (10) gebildet ist und ein Triggerelement (12) die sechste Schicht (N6) als Gate-Bereich aufweist, wobei zwischen dem ersten Thyristor (8) und dem zweiten Thyristor (10) ein Spalt (38) getrennt ist, um die beiden Thyristoren zu trennen, und das Triggerelemenet in und entlang dieses Spalts (38) angeordnet ist.

7. Wechselstromsteuerelement nach Anspruch 6, dadurch gekennzeichnet, daß die Gate-Region in einer ihrer Seiten­ kanten eine Anzahl von Kerben (40) aufweist.

8. Wechselstromsteuerelement nach Anspruch 6, dadurch gekennzeichnet, daß die Länge des Triggerelements (12) einen verhältnismäßig kleinen Teil der Länge des Spaltes (38) einnimmt.