DE4028744A1 - Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktes - Google Patents
Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktesInfo
- Publication number
- DE4028744A1 DE4028744A1 DE19904028744 DE4028744A DE4028744A1 DE 4028744 A1 DE4028744 A1 DE 4028744A1 DE 19904028744 DE19904028744 DE 19904028744 DE 4028744 A DE4028744 A DE 4028744A DE 4028744 A1 DE4028744 A1 DE 4028744A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- counter
- oscillator
- output
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren und eine
Anordnung zur Abstimmung der Frequenz eines empfänger
seitigen Taktgenerators auf die Frequenz und die Phasen
lage eines empfangenen Taktes.
Das Verfahren und die Anordnung lassen sich beispiels
weise im Rahmen der digitalen Datenübertragung in Fern
wirksystemen anwenden. Die in digitalen Übertragungssy
stemen zur Datenübertragung benutzten Zeichen sind mit
einem Taktsignal synchronisiert. Dieses zugrundeliegende
Taktsignal wird am Empfangsort benötigt zur Erkennung
und Decodierung der empfangenen Zeichen. Empfangsseitig
wird das Taktsignal mit Hilfe eines Taktgenerators be
reitgestellt, dessen Frequenz und Phasenlage auf die
Taktfrequenz des sendenden Taktgenerators abgestimmt
wird. Zur Abstimmung des empfängerseitigen Taktgenera
tors benutzt man die in übertragenen Zeichnen enthaltene
oder zusätzlich übertragene Taktinformation. Da die emp
fangene Taktinformation infolge Signalverzerrungen, die
bei der Übertragung auftreten können, vorübergehend feh
lerhaft sein oder sogar ganz fehlen kann, soll der emp
fangsseitige Taktgenerator eine gewisse Langzeitstabili
tät seiner Frequenz aufweisen.
Es ist bekannt, Empfänger-Oszillatoren oder Taktgenera
toren mit einen Schwingquarz als frequenzbestimmenden
Element aufzubauen und eine Abstimmung auf die Frequenz
des Sendetakts mit Hilfe von sogennanten PLL-Schaltungen
vorzunehmen. Dieses als Nachlaufsynchronisation bekannte
Verfahren zur Abstimmung eines Empfänger-Oszillators ist
beispielsweise in U. Tietze, Ch. Schenk, Halbleiter
schaltungstechnik, 5. Auflage, Springer-Verlag 1980,
Kapitel 26.4, Nachlaufsynchronisation (PLL), Seite 701
bis 703 beschrieben.
Diese bekannte Anordnung mit einem analog arbeitenden
Phasenregelkreis und einem quarzstabilisierten Oszilla
tor hat den Nachteil, daß sie im Rahmen integrierter
Schaltkreise nicht oder nur mit großem Aufwand reali
sierbar ist.
Der Erfindung liegt daher die Aufgabe zugrunde, ein an
deres Verfahren zur Abstimmung eines Taktgenerators so
wie eine darauf basierende Taktgeneratoranordnung anzu
geben, die sich in integrierten digitalen Schaltkreisen
auf einfache Weise realisieren lassen.
Diese Aufgabe wird durch eim Abstimmungsverfahren gemäß
dem Anspruch 1 bzw. eine Anordnung gemäß dem Anspruch 2
gelöst. Das erfindungsgemäße Verfahren und die Anordnung
haben insbesondere den Vorteil, daß beispielsweise bei
einer Realisierung als Teil einer LSI-Schaltung keine
externen Bauelemente zur Abstimmung zugeschaltet werden
müssen. An die Frequenzstabilität des erforderlichen
Oszillators werden keine hohen Ansprüche gestellt.
Ein Ausführungsbeispiel wird nachstehend anhand der
Zeichnung erläutert.
Es zeigen:
Fig. 1 prinzipielle Anordnung eines Taktgenerators,
Fig. 2 Blockschema eines realisierten Taktgenerators,
Fig. 3 Impulsdiagramm.
Fig. 1 zeigt den prinzipiellen Aufbau eines empfänger
seitigen Taktgenerators 1, der einen freischwingenden
Oszillator 2 und einen Frequenzteiler 3 enthält, wobei
das Teilungsverhältnis des Frequenzteilers 3 über ein
Steuerwerk 4 in Abhängigkeit von einem empfangenen Takt
ET beeinflußt wird. Der Taktgenerator 1 gibt einen auf
den empfangenen Takt ET abgestimmten Ausgangstakt AT
aus.
Fig. 2 zeigt ein Blockschema eines erfindungsgemäßen
Taktgenerators 1. Das Steuerwerk 4 ist realisiert durch
einen Synchronisierbaustein 5 und einen Steuerbaustein
6, der Frequenzteiler 3 durch einen ersten Zähler 7,
einen Vergleicher 8 und einen zweiten Zähler 9.
Dem Synchronisierbaustein 5 ist der empfangsseitige Takt
ET zugeführt, außerdem ein vom Oszillator 2 ausgegebener
Oszillatortakt OT. Der Synchronisierbaustein 5 gibt ei
nen synchronisierten Takt ST an den Steuerungsbaustein 6
ab. Dem Zählereingang CL des ersten Zählers 7 ist der
Oszillatortakt OT zugeführt. Der erreichte Zählerstand
wird am Ausgang A des ersten Zählers 7 ausgegeben und ist
außerdem auf einen ersten Eingang E1 des Vergleichers 8
geführt. Der zweite Zähler 9 arbeitet als Stellzähler.
Der eingestellte Zählwert wird an seinem Ausgang A aus
gegeben und ist auf einen zweiten Eingang E2 des Ver
gleichers 8 geführt. Jeweils bei Übereinstimmung der an
den Eingängen E1 und E2 anstehenden Zählwerte wechselt
der Vergleicher 8 den Zustand seines Ausgangssignal, das
als Ausgangstakt AT vom Taktgenerator 1 ausgegeben wird.
Der Ausgangstakt AT ist außerdem zum Steuerbaustein 6
und auf den Rücksetzeingang RE des ersten Zählers 7
geführt. Im Steuerbaustein 6 wird geprüft, ob der
synchronisierte Takt ST oder der Ausgangstakt AT später
seinen Zustand wechselt. In Abhängigkeit vom Vorzeichen
eines so gebildeten positiven oder negativen
Differenzsignals D wird im Steuerbaustein 6 jeweils ein
positiver oder negativer Stellimpuls SI gebildet und auf
einen Eingang E des zweiten Zählers 9 gegeben, der ein
Vorwärts-Rückwärts-Zähler ist und mit Hilfe der
Stellimpulse SI auf einen Zählwert eingestellt wird.
Der freischwingende Oszillator 2 ist nicht quarzstabili
siert und hat lediglich ein RC-Glied als frequenzbestim
mendes Glied. Die Frequenz des vom Oszillator 2 ausgege
benen Oszillatortakt OT beträgt ein Vielfaches der Fre
quenz des empfangenen Taktes ET, auf welchen der vom
Taktgenerator 1 ausgegebene Ausgangstakt AT abgestimmt
werden soll.
Fig. 3 zeigt beispielhaft die vorgenannten Impulse in
einem Impulsdiagramn.
Eine Beschreibung der Arbeitsweise des Taktgenerators 1,
soweit sie sich nicht bereits aus vorstehender Beschrei
bung des Taktgeneratoraufbaus ergibt, erfolgt nachste
hend anhand der Fig. 2 und 3.
Im Synchronisierbaustein 5 wird der Pegel des von diesem
Baustein ausgegebenen synchronisierten Takts ST immer
dann gewechselt, wenn gleichzeitig mit der Anstiegsflan
ke eines Impulses des Oszillatortakts OT ein geänderter
Pegel des empfangenen Taktes ET festgestellt wird. Diese
Arbeitsweise ist in den oberen drei Impulsreihen der
Fig. 3 dargestellt.
Der Zählerstand des zweiten Zählers 9 wird bei einer
Initialisierung auf einen Zählerstand gesetzt, der einem
Sollwert der Impulslänge des zu erzeugenden Ausgangstak
tes AT des Taktgenerators 1 entspricht. Da dieser Zäh
lerstand des zweiten Zählers 9 am zweiten Eingang E2 des
Vergleichers 8 ansteht, ändert der Vergleicher 8 den
Pegel seines Ausgangstakts AT immer dann, wenn der erste
Zähler 7, der die vom Oszillator 2 ausgegebenen Impulse
OT zählt, den gleichen Zählerstand wie der zweite Zähler
9 erreicht hat.
Mit jedem Zustandswechsel des Ausgangstakts AT wird der
erste Zähler 7 zurückgesetzt.
Im Steuerbaustein 6 werden in Abhängigkeit von dem be
reits beschriebenen Differenzsignal D positive oder ne
gative Stellimpulse SI gebildet und an den zweiten Zäh
ler 9 gegeben, wodurch dessen Zählerstand um 1 erhöht
oder erniedrigt wird. Wenn Übereinstimmung zwischen den
Impulsen ST und AT besteht, ist das Ziel der Nachrege
lung, nämlich Übereinstimmung der Frequenz und der Pha
senlage des Ausgangstakts AT mit dem synchronisierten ST
und damit auch dem empfangenen Takt ET erreicht und der
Zählwert des zweiten Zählers 9 bleibt konstant. Der
Zählwert des zweiten Zählers 9 wird in der Praxis um
einen optimalen Wert pendeln.
Im Steuerbaustein 6 wird überwacht, ob ein synchroni
sierter Takt ST vorliegt. Das bedeutet, daß beim Ausfall
des empfangenen Takts nicht etwa aufgrund einer ermit
telten großen Differenz D Stellimpulse SI an den zweiten
Zähler 9 gegeben werden, sondern, daß die Ausgabe von
Stellimpulsen SI gesperrt wird. Der Taktgenerator 1 gibt
somit den zuvor optimal eingestellten Ausgangstakt AT
unverändert weiterhin aus bis neue Empfangstakte ET ein
treffen.
Bezugszeichenliste
1 empfangsseitiger Taktgenerator
2 freischwingender Oszillator
3 Frequenzteiler
4 Steuerwerk
5 Synchronisierbaustein
6 Steuerbaustein
7 erster Zähler
8 Vergleicher
9 zweiter Zähler
E Eingang
CL Zähleingang
A Zählerausgang
E1 erster Eingang
E2 zweiter Eingang
RE Rücksetzeingang
SI Stellimpuls
ET empfangener Takt
OT Oszillatortakt
ST synchronisierter Takt
AT Ausgangstakt des Vergleichers 8 des Taktgenerators 1
2 freischwingender Oszillator
3 Frequenzteiler
4 Steuerwerk
5 Synchronisierbaustein
6 Steuerbaustein
7 erster Zähler
8 Vergleicher
9 zweiter Zähler
E Eingang
CL Zähleingang
A Zählerausgang
E1 erster Eingang
E2 zweiter Eingang
RE Rücksetzeingang
SI Stellimpuls
ET empfangener Takt
OT Oszillatortakt
ST synchronisierter Takt
AT Ausgangstakt des Vergleichers 8 des Taktgenerators 1
Claims (3)
1. Verfahren zur Abstimmung der Frequenz eines emp
fängerseitigen Taktgenerators auf die Frequenz und die
Phasenlage eines empfangenen Taktes, gekennzeichnet
durch die folgenden Schritte:
- a) durch Synchronisation des empfangenen Takts (ET) mit einem empfangsseitig erzeugten Oszillatortakt (OT) wird ein synchronisierter Takt (ST) gebildet,
- b) ein Vergleicher vergleicht den Zählerstand eines ersten Zählers (7), der die Oszillatortakte (OT) zählt, mit einem in einem zweiten Zähler (9) einge stellten Zählwert, wechselt jeweils bei Erreichen der Übereinstimmung der Zählerstände den Pegel sei nes Ausgangstaktes (AT) und stellt den zweiten Zäh ler (9) zurück,
- c) soweit kein Ausfall des empfangenen Taktes (ET) aufgrund einer Übertragungsstörung vorliegt und somit ein synchronisierter Takt (ST) zur Verfügung steht, wird in Abhängigkeit davon, ob das Impuls signal des synchronisierten Takts (ST) oder des Ausgangstakts (AT) später seinen Pegel wechselt ein positiver oder negativer Stellimpuls dem zweiten Zähler (9) zugeführt, wodurch der in dem zweiten Zähler (9) eingestellte Zählwert in entsprechender Richtung geändert wird, um eine Differenz zwischen dem synchronisierten Takt (ST) und dem Ausgangstakt (AT) zu Null zu führen.
2. Anordnung zur Durchführung des Verfahrens nach
Anspruch 1, dadurch gekennzeichnet, daß in einem Taktge
nerator (1) einem freischwingenden Oszillator (2) ein
von einem Steuerwerk (4) gesteuerter Frequenzteiler (3)
nachgeschaltet ist, der einen Ausgangstakt (AT) des
Taktgenerators (1) ausgibt, wobei
- a) das Steuerwerk (4) einen Synchronisierbaustein (5) enthält, dem ein empfangener Takt (ET) und ein Os zillatortakt (OT) zugeführt sind und der einen syn chronisierten Takt (ST) ausgibt und einen Steuer baustein (6) enthält, dem der synchronisierte Takt (ST) und der Ausgangstakt (AT) als Eingangsgrößen zugeführt sind und der Stellimpulse (SI) ausgibt,
- b) der Frequenzteiler (3) einen Vergleicher (8) ent hält, dem über einen ersten Eingang (E1) der Zäh lerstand eines ersten Zählers (7), der die Oszilla tortakte (OT) zählt, zugeführt ist und über einen zweiten Eingang (E2), der in einen zweiten Zähler (9) eingestellte und vom Steuerbaustein (6) mit Hilfe der Stellimpulse (SI) gesteuerte Zählerstand zugeführt ist und der den Ausgangstakt (AT) aus gibt.
3. Anordnung nach Anspruch 2, dadurch gekennzeich
net, daß der Oszillator (2) ein RC-Generator ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904028744 DE4028744A1 (de) | 1989-11-10 | 1990-09-11 | Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktes |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3937505 | 1989-11-10 | ||
DE19904028744 DE4028744A1 (de) | 1989-11-10 | 1990-09-11 | Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4028744A1 true DE4028744A1 (de) | 1991-05-23 |
DE4028744C2 DE4028744C2 (de) | 1992-01-02 |
Family
ID=25886958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904028744 Granted DE4028744A1 (de) | 1989-11-10 | 1990-09-11 | Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4028744A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4242807C1 (de) * | 1992-12-17 | 1994-03-24 | Siemens Ag | Verfahren und Vorrichtung zur Synchronisierung eines Signalgenerators auf ein externes Taktsignal |
DE10163702A1 (de) * | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Schaltung zur Rückgewinnung eines Taktsignals aus einem digital codierten Signal |
-
1990
- 1990-09-11 DE DE19904028744 patent/DE4028744A1/de active Granted
Non-Patent Citations (1)
Title |
---|
Hasler Miteilungen, 26.Jg., Nr.1, 1967, S.1-8 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4242807C1 (de) * | 1992-12-17 | 1994-03-24 | Siemens Ag | Verfahren und Vorrichtung zur Synchronisierung eines Signalgenerators auf ein externes Taktsignal |
DE10163702A1 (de) * | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Schaltung zur Rückgewinnung eines Taktsignals aus einem digital codierten Signal |
Also Published As
Publication number | Publication date |
---|---|
DE4028744C2 (de) | 1992-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
EP0650259B1 (de) | Schaltungsanordnung für einen Taktgenerator | |
DE69123473T2 (de) | Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation | |
DE4018898C2 (de) | ||
DE3885116T2 (de) | Phasenregelschleifen. | |
DE2355533A1 (de) | Empfaenger fuer synchrone datensignale mit einem uebertragungsgeschwindigkeitsaenderungsdetektor | |
DE1437187B2 (de) | Verfahren und Schaltungsanordnung zum Decodieren von binären Impulssignalen | |
DE2514529C2 (de) | ||
EP0363513A1 (de) | Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals | |
DE2855082A1 (de) | Uebertragungssystem fuer digitale signale | |
DE4028744A1 (de) | Verfahren und anordnung zur abstimmung der frequenz eines empfaengerseitigen taktgenerators auf die frequenz und die phasenlage eines empfangenen taktes | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE3245438C2 (de) | Frequenzsensitive Phasenregelschleife | |
DE2603524A1 (de) | System zur zweiseitigen informationsuebertragung | |
DE1800522A1 (de) | Verfahren und Schaltungsanordnung zur empfangsseitigen Phasenkorrektur bei der Demodulation frequenzmodulierter Traegersignale | |
EP0273234A2 (de) | Datenbussystem für einen seriellen Datenbus | |
DE3835259C2 (de) | Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten | |
DE3637515C2 (de) | ||
DE3130482A1 (de) | Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens | |
DE2738835C2 (de) | Überwachung von digitalen Signalen | |
DE4422803C1 (de) | Schaltungsanordnung zur Taktsynchronisation | |
DE3911591C2 (de) | ||
DE3635534C2 (de) | ||
DE2508915A1 (de) | Einrichtung zur synchronisierung einer uhr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |