DE4022545A1 - Verfahren zum aufbringen von loetkontaktstellen auf eine kontaktschicht eines halbleiterchips - Google Patents

Verfahren zum aufbringen von loetkontaktstellen auf eine kontaktschicht eines halbleiterchips

Info

Publication number
DE4022545A1
DE4022545A1 DE4022545A DE4022545A DE4022545A1 DE 4022545 A1 DE4022545 A1 DE 4022545A1 DE 4022545 A DE4022545 A DE 4022545A DE 4022545 A DE4022545 A DE 4022545A DE 4022545 A1 DE4022545 A1 DE 4022545A1
Authority
DE
Germany
Prior art keywords
solder
layer
contact
contact layer
contact points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4022545A
Other languages
English (en)
Other versions
DE4022545C2 (de
Inventor
Jan Dipl Ing Smola
Ewald Dipl Ing Hoermann
Felix Dipl Phys Raisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4022545A priority Critical patent/DE4022545C2/de
Publication of DE4022545A1 publication Critical patent/DE4022545A1/de
Application granted granted Critical
Publication of DE4022545C2 publication Critical patent/DE4022545C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11422—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet

Description

Die Erfindung betrifft ein Verfahren zum Aufbringen von Lötkon­ taktstellen auf eine Kontaktschicht von auf einem Wafer erzeug­ ten Halbleiterchips, bei dem die gesamte Kontaktschicht der zu vereinzelnden Halbleiterchips auf der Waferoberfläche mit einer Lötkontaktstellenstruktur versehen wird.
Zu einer optimalen ohmschen und auch thermischen Verbindung eines Halbleiterchips bzw. eines monolithischen Mikrobausteins, beispielsweise eines LED- oder Laserdiodenchips, mit einem wei­ teren Bauteil bzw. einer Baugruppeneinheit, beispielsweise einem Kupferteil, einem Keramikteil, einem Glasträger oder einem Sili­ ziumträger, werden an den Halbleiterchips Lötkontaktstellen bzw. Lötkontakthügel, sogenannte Lot-Pads bzw. Bumps benötigt.
Bei den heute üblichen Verbindungen von Halbleiterchips mit einem weiteren Bauteil wird der Halbleiter entweder legiert oder ver­ lötet oder mittels Kleber thermisch oder elektrisch leitend auf das Bauteil aufgebracht.
Ein zur Zeit bevorzugtes Verfahren zum Aufbringen von Lötkontakt­ stellen auf Halbleiterchips besteht darin, daß Lotschichten, z. B. aus Zinn, Blei und Silber, auf eine beispielsweise aus einer Ti­ tan, Palladium oder Platin und Gold bestehenden Schichtenfolge gebildete Kontaktschicht aufgebracht werden. Aus stöchiometri­ schen Gründen werden dabei die Metalle der Lotschicht durch soge­ nanntes Blitzverdampfen (flash-evaporation) auf die Kontakt­ schicht aufgebracht. Zu diesem Zweck werden die Halbleiterchips auf einem Wafer bzw. einer Halbleitersubstratscheibe als Schicht­ träger erzeugt, das dann auf einer Seite ganzflächig mit einer Kontaktschicht bzw. Kontaktschichtenfolge für beispielsweise La­ serdiodenchips versehen wird. Auf diese Wafer- bzw. Kontaktober­ fläche wird die später als Verbindungselement dienende Lotschicht aufgebracht, und zwar wiederum ganzflächig durch Flash-Bedampfung. Zum Bilden der gewünschten Lötkontaktstellenstruktur wird die Lot­ schicht mit einer entsprechend strukturierten Maske versehen, aus­ geätzt und dann die Maske entfernt, so daß schließlich nur die gewünschten Lot-Pads bzw. Bumps stehenbleiben, und zwar jeweils mehrere für jeweils einen Halbleiterchip, die dann aus dem Wafer beispielsweise durch Sägen vereinzelt werden.
Ein derartiges Verfahren ist allerdings mit folgenden Nachteilen behaftet. Zum Flash-Bedampfen benötigt man lange Aufdampfzeiten, d. h. die Aufdampfrate ist klein. Zudem ist man bei der Maskierung auf eine komplizierte Fototechnik angewiesen und benötigt even­ tuell eine zusätzliche Maske bzw. Fotolackschicht. Auch das Aus­ ätzen der gewünschten Anschlußflecken bzw. Lötkontakthügel berei­ tet Schwierigkeiten, zumal es sich bei dem abzuätzenden Material um eine Lotmetallegierung handelt. Schließlich ist auch der ab­ schließende Reinigungsprozeß zeitraubend, so daß für ein derarti­ ges Verfahren ein Zeitaufwand von mehreren Stunden nötig ist. Nahezu die gleichen Probleme entstehen bei dem Aufbringen einer Lotschicht mittels Sputtern oder Aufdampfen - abgesehen davon, daß die Stöchiometrie der Materialien bei dieser Art der Technik nicht eingehalten werden kann.
Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu ver­ meiden und ein Verfahren zum Aufbringen von Lötkontaktstellen auf eine Kontaktschicht eines Halbleiterchips zu schaffen, das wesent­ lich vereinfacht, zeitsparend und damit besonders rationell ist.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung sind Gegenstand zusätzlicher Ansprüche.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß anstelle eines aufwendigen Flash-Aufdampfens von Lot- Pads und deren komplizierten Ausätzen, die Lötkontaktstellen­ struktur lediglich mit einer Oxidschicht als Abdeckschicht bzw. Strukturmaske innerhalb kürzester Zeit durch Tauchlöten herge­ stellt wird. Die verwendete Oxidschicht, vorzugsweise eine SiO2- oder Al2O3-Schicht, bringt dabei noch weitere Vorteile mit sich. Zum einen läßt sich eine solche Schicht wesentlich leichter ätzen bzw. strukturieren als Lotschichten. Zum anderen bleibt diese Oxidschicht nach ihrem Aufbringen und Strukturieren stehen. Das wiederum hat zur Folge, daß die Oxidschicht in vorteilhafter Weise beim Verbinden der einzelnen Halbleiterchips mit weiteren Bauteilen als Lötstopp verwendet werden kann.
Anhand eines in den Figuren der Zeichnung dargestellten Ausfüh­ rungsbeispiels wird die Erfindung im folgenden näher erläutert. Es zeigen
Fig. 1 eine Draufsicht auf einen Ausschnitt einer erfindungsgemä­ ßen Lötkontaktstellenstruktur und
Fig. 2 einen Laserdiodenchip mit aufgebrachten Lötkontaktstellen.
Die in der Fig. 1 dargestellte Lötkontaktstellenstruktur für einen Halbleiterchip, vorzugsweise für einen Laserdiodenchip ge­ mäß Fig. 2, wird folgendermaßen hergestellt. Ausgegangen wird von einem Wafer, auf dem eine Vielzahl von Halbleiterchips, bei­ spielsweise Laserdiodenchips, monolithisch bereits hergestellt worden ist. Je nachdem, ob die Halbleiterchips später mit anderen Bauteilen in upside up- oder upside down-Montagetechnik weiter­ verarbeitet werden sollen, wird die eine der Waferoberflächen insgesamt mit einer Kontaktschicht versehen. Dabei wird als Kon­ taktschicht eine Schichtenfolge aus beispielsweise Titan als Haftschicht, Palladium oder Platin als Diffusionsbremse und Gold als elektrisch leitende Schicht bevorzugt verwendet. Auf diese auf eine Waferseite ganzflächig aufgebrachte Kontaktschicht 3 wird wiederum ganzflächig eine Oxidschicht 2, vorzugsweise SiO2- oder Al2O3-Schicht aufgebracht. Diese Oxidschicht 2 wird anschlie­ ßend durch Ausätzen so strukturiert, daß die Kontaktschicht 3 an den Stellen freigelegt wird, an denen die aufzubringenden Lötkon­ taktstellen 1 vorgesehen sind. Sobald die Kontaktschicht 3 ent­ sprechend strukturiert ist, wird das Wafer mit der durch die Oxidmaske 2 strukturierten Seite in ein geeignetes Lot einge­ taucht und die Lötkontaktstellenstruktur 1 auf dieser Waferseite somit durch Tauchlöten hergestellt. Als Lot ist beispielsweise eine Zinn-Blei-Silber-Legierung besonders geeignet. Nach dem Tauchlöten können die Halbleiterchips vereinzelt werden. Jeder einzelne Chip besitzt dann auf seiner Kontaktfläche 3 mehrere Lötkontaktstellen 1, deren Anzahl und Umriß von der Struktur abhängig ist, die der Oxidschicht 2 verliehen wurde. Die Reste der Oxidschicht 2 umgeben dabei die Lötkontaktstellen und dienen beim Verbinden der Halbleiterchips mit anderen Bauteilen in vor­ teilhafter Weise als Lötstopp.
In Fig. 2 ist als Halbleiterchip ein Laserdiodenchip in Gestalt eines Metal-Clad-Ridge-Waveguide-(MCRW-)Lasers dargestellt. Teile, die nicht unbedingt zum Verständnis der Erfindung beitra­ gen, sind dabei unbezeichnet. Als Grundsubstrat für den Wafer wird beispielsweise InP verwendet. Auf das hochdotierte n⁺-InP- Substrat, das an der einen Oberfläche des Wafers bzw. der ver­ einzelten Laserdioden liegt, ist die Kontaktschicht 3 aufgebracht. In diesem Beispiel ist die Kontaktschicht 3 eine Schichtenfolge von einer inneren Titanschicht, einer mittleren Platinschicht und einer äußeren Goldschicht als eigentliche Kontaktoberfläche. Auf der Oberfläche der Kontaktschicht 3 sind die Lötkontaktstel­ len 1 durch Tauchlöten unter Verwendung der durch Ätzen struktu­ rierten Oxidschicht 2 angebracht. Als Material für die Lötkontakt­ stellen wird vorzugsweise eine Zinn-Blei-Silber-Legierung verwendet.

Claims (6)

1. Verfahren zum Aufbringen von Lötkontaktstellen auf eine Kon­ taktschicht von auf einem Wafer erzeugten Halbleiterchips, bei dem die gesamte Kontaktschicht der zu vereinzelnden Halbleiter­ chips auf der Waferoberfläche mit einer Lötkontaktstellenstruktur versehen wird, dadurch gekennzeichnet, daß die Struktur der Lötkontaktstellen (1) mittels einer Oxid­ schicht (2) vorgegeben wird, die auf die Kontaktschicht (3) auf­ gebracht und entsprechend ausgeätzt wird, und daß die Lötkontakt­ stellen (1) durch Tauchlöten gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die strukturierte Oxidschicht (2) als Lötstopp verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß als Oxidschicht (2) eine Al2O3- Schicht auf die Kontaktschicht (3) aufgebracht wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß als Oxidschicht (2) eine SiO2- Schicht auf die Kontaktschicht (3) aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Material für die Lötkon­ taktstellen (1) eine Zinn-Blei-Silber-Legierung verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, gekenn­ zeichnet durch seine Verwendung zum Aufbringen von Lötkontaktstellen (1) auf eine Kontaktschicht (3) von Laser­ diodenchips.
DE4022545A 1990-07-16 1990-07-16 Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips Expired - Fee Related DE4022545C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4022545A DE4022545C2 (de) 1990-07-16 1990-07-16 Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4022545A DE4022545C2 (de) 1990-07-16 1990-07-16 Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips

Publications (2)

Publication Number Publication Date
DE4022545A1 true DE4022545A1 (de) 1992-01-23
DE4022545C2 DE4022545C2 (de) 2002-08-08

Family

ID=6410358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4022545A Expired - Fee Related DE4022545C2 (de) 1990-07-16 1990-07-16 Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips

Country Status (1)

Country Link
DE (1) DE4022545C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10239081A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung
DE102004024156B4 (de) * 2004-03-31 2011-01-13 Osram Opto Semiconductors Gmbh Kantenemittierender Diodenlaser

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2340423A1 (de) * 1973-08-09 1975-02-20 Siemens Ag Weichgeloetete kontaktanordnung
EP0358867A1 (de) * 1988-07-15 1990-03-21 Oerlikon-Contraves AG Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2340423A1 (de) * 1973-08-09 1975-02-20 Siemens Ag Weichgeloetete kontaktanordnung
EP0358867A1 (de) * 1988-07-15 1990-03-21 Oerlikon-Contraves AG Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10239081A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung
US6905954B2 (en) 2002-08-26 2005-06-14 Infineon Technologies Ag Method for producing a semiconductor device and corresponding semiconductor device
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
DE102004024156B4 (de) * 2004-03-31 2011-01-13 Osram Opto Semiconductors Gmbh Kantenemittierender Diodenlaser

Also Published As

Publication number Publication date
DE4022545C2 (de) 2002-08-08

Similar Documents

Publication Publication Date Title
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
EP0783183A2 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelementes
EP2612372B1 (de) Leuchtdiodenchip
DE19527026A1 (de) Optoelektronischer Wandler und Herstellungsverfahren
DE19843650A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1310002B1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
WO2011051084A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE4022545C2 (de) Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips
DE1213922B (de) Verfahren zur Herstellung einer leicht benetzbaren Metallschicht auf einer keramischen Unterlage fuer Halbleiterbauelemente
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP1278086A1 (de) Kugellinse und opto-elektronisches Modul mit derselben
DE10309677A1 (de) Lot, mikroelektronisches Bauelement und Bauteil sowie ein Verfahren zur Herstellung eines Bauelementes oder Bauteils
DE19651528A1 (de) Chipanordnung und Verfahren zum Herstellen derselben
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3136198A1 (de) "elektronische duennschichtschaltung"
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE102015100521B4 (de) Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
JPS6236394B2 (de)
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee