DE4013117C2

DE4013117C2 - Anordnung aus einer Vielzahl von Prozessorchips mit integrierten Lichtwellenleitern

Info

Publication number: DE4013117C2
Application number: DE4013117A
Authority: DE
Inventors: Hans-Joachim Dipl Ing Wendt
Original assignee: Individual
Current assignee: Wendt Hans-Joachim Dipl-Ing 2150 Buxtehude D
Priority date: 1990-04-25
Filing date: 1990-04-25
Publication date: 1998-06-10
Anticipated expiration: 2010-04-26
Also published as: DE4013117A1

Description

Die Erfindung bezieht sich auf eine Anordnung aus einer Vielzahl von Prozessorchips mit integrierten Lichtwellenleitern. In der nachveröffentlichten Druckschrift DE 38 35 601 A1 auf die Bezug genommen wird, ist ein Prozessorchip dargelegt, der als hoch integrierter Halbleiterbaustein ausgebildet ist und mit den weiteren in gleicher Weise ausgebildeten Chips der Anordnung über ein hochgradig vermaschtes aus Maschen und Knoten bestehendes Leitungssystem zur Übertragung digitaler Signale in Verbindung steht, wobei das Leitungssystem als Lichtwellenleiter-Netzwerk ausgebildet ist und jedem Knoten ein über einen optischen Sender und einen optischen Empfänger angekoppelter Prozessor zugeordnet ist.

Diese innerhalb einer Schicht in enger Flächenpackung Kante an Kante integrierbaren Chips können schichtweise aufeinander gestapelt werden. Hierdurch wird erreicht, daß die für neuronale Superrechner typischen Anzahlen von Querverbindungen bei akzeptablen Geräteabmessungen realisierbar sind. Damit wird der Platzbedarf eines derartigen Rechners in vorteilhafter Weise verringert und die Länge der internen Übertragungswege verkürzt. Weiterhin ergibt sich bei dieser Art der Chip-Zusammen schaltung eine erhebliche Materialersparnis gegenüber bisherigen Lösungen. Infolge der für neuronale Netzwerke erforderlichen hochgradigen Vermaschung weist jeder Knoten beispielsweise sechs Lichtwellenleiter-Anschlüsse auf. Mit der vorveröffentlichten Druckschrift PCT/DE85/00002, "Schaltung mit optischem Bus", ist eine Schaltung mit einer Lichtleiterplatte bekanntgeworden, auf der Schaltkreise angeordnet sind, die über einen digitalen Bus mittels einer Glasplatte optisch miteinander verbunden sind. Hiermit verbundenen hohen ist ein hoher Materialaufwand mit besonders reinem und dämpfungsarmen Glas in Form einer Platte mit speziellem, komplexwertigem Brechungsindex und auf den Außenschichten angebrachtem Grenzschichtmateriales. Ferner tritt durch die Verwendung der Glasplatte im Gegensatz zu Lichtwellenleitern üblicher Bauart in Faserform, ein unkontrollierbarer Effekt der Vielwegigkeit der Signal ausbreitung durch Reflexion und Brechung auf. Dies führt vor allem bei schnelleren digitalen Signalübertragungs-Strecken, wie sie z. B. bei Superrechnern zum Einsatz kommen, zu einer Signalverfälschung durch Laufzeiteffekte, die eine Verwendung für eine schnelle Signalübertragung erschweren.

Demgemäß liegt der Erfindung die Aufgabe zugrunde eine fertigungstechnisch einfachere und materialsparende Lösung zu finden, bei der auch eine unverfälschte Signalübertra gung unter Beibehaltung der Vorteile der in der Druckschrift DE 38 35 601 A1 vorbeschriebenen Chips möglich wird. Die geschieht vor allem bei Rechnern, an die weniger hohe Ansprüche an die Komplexität des Aufbaus gestellt werden, wobei hier Chips notwendig sind, die mit einem einfacheren Leistungssystem zusammenwirken.

Diese Aufgabe wird bei einem gattungsgemäßen Chip durch die Merkmale der Patentansprüche 1 und 2 gelöst.

Dabei ist insbesondere von Vorteil, daß eine hohe Packungsdichte der Chips auch für einfachere Schaltungen erreichbar ist.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

So besteht die Ausgestaltung nach den Ansprüchen 3 und 4 darin, daß eine direkte elektrische Stromversorgung des Chips vorgesehen ist.

Wobei bei der Ausgestaltung nach Anspruch 4 ein Pol des Stromversorgungsanschlusses auf Massepotential des Chips gelegt ist.

Die Ausgestaltung nach Anspruch 5 besteht darin, daß der Chip eine obere metallische Trägerschicht für die Lichtwellenleiter und eine untere Trägerschicht für die interne Schaltung mit einer dazwischen angeordneten Schaltungsträgerschicht aufweist, wobei die Schaltungsträgerschicht von einer geschlossen umlaufenden metallischen Rand schicht umgeben ist, die mit der oberen metallischen Trägerschicht und der unteren Trägerschicht allseitig metallisch verbunden ist. Somit wird bei dieser Lösung eine weitgehende Ein- und Ausstrahlung elektromagne tischer Felder vermieden werden.

In Anspruch 6 wird beansprucht, daß der optronische Sender und der optronische Empfänger auf der oberen Trägerschicht angeordnet sind und jeweils einen eigenen optischen Knoten bilden. Damit werden die optischen Kommunikationswege herstellungstechnisch einfacher gestaltet.

Die Ausgestaltung nach Anspruch 7 beinhaltet, daß der Chip eine Lichtwellenleiter schicht, bestehend aus einem optisch durchsichtigem Material, und eine Fotozellen schicht derart aufweist, daß über die Lichtwellenleiterschicht auf die Fotozellenschicht fallendes Licht hier eine zur Stromversorgung des Chips dienende elektrische Spannung hervorruft. Damit sind bei gleicher optischer Datenübermittlung elektrische Zuleitungen zum Chip nicht mehr erforderlich. Der Chip kann daher elektrische Störstrahlung über bisher notwendige elektrische Energieversorgungsleitungen weder senden noch empfangen und ist damit nicht nur störstrahlungsfrei, sondern auch abhörsicher.

Anspruch 8 ist dadurch gekennzeichnet, daß der optische Knoten eine Vielzahl von Sendedioden und Empfangsdioden aufweist, die paarweise auf der gleichen Farbfrequenz arbeiten. Somit wird die Möglichkeit eröffnet, ein Farbmultiplex-Verfahren zu höherem Datendurchsatz zu anzuwenden.

In Anspruch 9 wird beansprucht, daß der Chip eine viereckige Umrißform aufweist Die Chips können mit daher hoher Flächenpackung zusammengefügt werden.

Die Ausgestaltung nach Anspruch 10 ist dadurch gekennzeichnet, daß der Chip Passungselemente zu seiner mechanischen Fixierung aufweist. Fehlorientierungen beim Zusammenfügen von Chips können vermieden werden.

Anspruch 11 ist dadurch gekennzeichnet, daß eine Vielzahl von Prozessorebenen zu einem Block vereinigt sind, wobei an geeigneten Stellen optische Datenwege zwischen den einzelnen Prozessor-Ebenen bestehen. Durch diese Maßnahme kann eine sehr enge räumliche Packungsdichte der Chips erreicht werden.

Die Erfindung ist anhand von Zeichnungen dargestellt und in der Beispielbeschreibung näher erläutert. Es zeigen:

Fig. 1 eine erfindungsgemäße Anordnung 1, bestehend aus einer Vielzahl von Prozessorchips auf Halbleiterbasis mit integriertem Lichtwellenleiter. Diese Anord nung 1 ist gebildet aus Prozessorchips eines Typs 1, Chip 2 bis 2d und eines Prozessorchips vom Typ 2, Chip 3 bis 7b. Jeder Chip weist intern eine hochintegrierte elektronische Schaltung auf, die anhand einer nicht gezeigten Stromversorgung gespeist wird. Weiterhin weist jeder Chip 2 bis 7b einen optischen Knoten 208 auf, in dem das aus Lichtwellenleitern 209 bestehende Leitungssystem zur digitalen Abwicklung des Datenaustausches über einen optronischen Sender und einen optronischen Empfänger mit der internen Schaltung des Chips in Verbindung steht. Die auf den Chips 2 bis 2d angeordneten optischen Knoten 208 sind jeweils so mit den Lichtwellenleitern 209 verbunden, daß diese Chips 2 bis 2d einerseits durch einen waagerechten Leitungsstrang mit einander verbunden sind und andererseits von jedem dieser Chips ein senkrechter Strang ausgeht, an den drei weitere Chips angeschlossen sind. Das so gebildete Leitungssystem ist nicht vermascht, sondern lediglich verzweigt. Die Anordnung 1 wird an den Stellen 210 und 211 über Lichtwellenleiter mit weiteren Einheiten des Rechners verbunden. Die Stromversorgung kann beispielsweise dadurch erfolgen, daß die Bodenflächen der Chips 2 bis 7b jeweils eine fotovoltaische Schicht aufweisen, die die erforderliche elektrische Leistung abgibt, wenn die Schicht von einer entsprechenden Lichtquelle angestrahlt wird.

Fig. 2 zeigt eine andere Anordnung 212 von Chips bestehend aus einer Vielzahl von Prozessorchips auf Halbleiterbasis mit integriertem Lichtwellenleiter, die über optische Anschlüsse 213 und 214 mit weiteren Einheiten digital verkehrt. Die Anordnung 212 besteht aus einem waagerechten Strang, der hier mit 217 bezeichnet ist, an den senk rechte Zweige 218 bis 222 angeschlossen sind, so daß wieder eine verzweigte Schaltung vorliegt. Zur Ein- und Auskopplung der digitalen Signale sind optische Knoten 215 vorgesehen, die nahe der Trennfuge zum jeweiligen Nachbarchip angeordnet sind. Diese Trennfuge wird jeweils durch eine kurze optische Leitung 216 überbrückt. Gemäß dem hier realisierten Schaltungskonzept weisen die Chips in der im Bild oberen Zeile jeweils drei optische Knoten 215 auf. Die Chips der zweiten und dritten Zeile weisen jeweils zwei und die Chips der vierten Zeile weisen jeweils einen optischen Knoten 215 auf.

Eine nicht gezeigte Ausgestaltung der Erfindung ergibt sich aus Fig. 2 dadurch, daß benachbarte Chips der Zweige 218 bis 222 durch weitere optische Brücken 216 miteinander verbunden werden. Dies ergibt dann eine vermaschte Schaltung.

Fig. 3 zeigt eine Anordnung 223, wobei die Lichtwellenleiter 209 wie bei Fig. 1 ein verzweigtes Leitungssystem bilden. Außer einem optischen Knoten 208 weist jeder Chip zwei elektrische Kontaktpunkte 224 und 225 zur Stromversorgung auf. Hierdurch entfällt die fotovoltaische Schicht auf der Unterseite der Chips und die Zuführung der Betriebsspannung kann über entsprechende Anschlüsse 226 und 227 erfolgen.

Eine denkbare Ausgestaltung der elektrischen Stromversorgung besteht darin, daß jeder Chip auf seiner Oberseite nur einen elektrischen Anschluß aufweist und der zweite Pol der Betriebsspannung an Masse gelegt wird. Die setzt natürlich voraus, daß die entsprechenden Potentiale der Chips mit einem gemeinsamen Massepotential kontaktierbar sind. Bei Anwendung einer elektrischen Abschirmung für alle Chips ist dies ohne weiteres möglich.

Eine weitere Ausgestaltung der Chips nach Fig. 1 bis 3 besteht darin, daß diese Passungselemente zur mechanischen Fixierung aufweisen. Dies kann dadurch gesche hen, daß die Chips an bestimmten Stellen mit ineinander greifenden Nasen und Aussparungen versehen sind, so daß die Chips nur dann aneinander fügbar sind, wenn sie sich in der zum Herstellen der optischen und elektrischen Verbindungen richtigen Lage befinden. Dies erleichtert die Montagearbeit.

Claims

1. Anordnung (1) bestehend aus einer Vielzahl von Prozessorchips (2 bis 7b) auf Halbleiterbasis mit integrierten Lichtwellenleitern (209), wobei

a) die Prozessorchips optische Knoten (208) aus elektrooptischen Sende-/Empfangs elementen aufweisen, denen diskrete zum Rand des Prozessorchips sich erstreckende Lichtwellenleiter (209) zugeordnet sind, um über die randseitige Verbindung der Lichtwellenleiter einen Kommunikationspfad zu benachbart anliegenden Prozessorchips zu schaffen, wobei
a1) die Lichtwellenleiter (209) in vertiefte Bahnen einer oberen Trägerschicht eingefügt sind,
b) die Prozessorchips vom Typ I (2 bis 2d) einen einzigen optischen Knoten (208) aufweisen, von dem aus sich zum Rand des Prozessorchips T-förmig 3 Licht wellenleiter (209) erstrecken;
c) die Prozessorchips vom Typ II (3 bis 7b) einen einzigen optischen Knoten (208) aufweisen, von dem ausgehend sich zu gegenüberliegenden Rändern des Prozessorchips genau 2 Lichtwellenleiter (209) erstrecken;
d) die Prozessorchips vom Typ I (2 bis 2d) in einer Zeile so angeordnet sind, daß sich ein durchgehender Hauptstrang der Lichtwellenleiter (209) bildet;
e) die Prozessorchips vom Typ II (3 bis 7b) so angeordnet sind, daß jeweils eine Spalte der Prozessorchips vom Typ II einen durchgehenden Strang von Lichtwellenleitern (209) bildet;
f) so daß die Gesamtanordnung der Prozessorchips vom Typ I (2 bis 2d) und II (3 bis 7b) eine kammartige Struktur der Lichtwellenleiter ausbildet.

2. Anordnung (212) bestehend aus einer Vielzahl von Prozessorchips (217 bis 222) auf Halbleiterbasis mit integrierten Lichtwellenleitern (216), wobei

a) die Prozessorchips optische Knoten (215) aus elektrooptischen Sende-/Empfangs elementen aufweisen, denen diskrete zum Rand des Prozessorchips sich erstreckende Lichtwellenleiter (216) zugeordnet sind, um über die randseitige Verbindung der Lichtwellenleiter einen Kommunikationspfad zu benachbart anliegenden Prozessorchips zu schaffen, wobei
a1) die Lichtwellenleiter (216) in vertiefte Bahnen einer oberen Trägerschicht eingefügt sind;
b) die Prozessorchips vom Typ I (217) drei optische Knoten aufweisen, denen je ein Lichtwellenleiter (216) zugeordnet ist, der sich ausgehend von dem jeweiligen Knoten zu jeweils einem Rand des Prozessorchips erstreckt;
c) die Prozessorchips vom Typ II (218 bis 222) zwei optische Knoten aufweisen, denen je ein Lichtwellenleiter (216) zugeordnet ist, der sich ausgehend von dem jeweiligen Knoten (215) zu den gegenüberliegenden Rändern des Prozessorchips erstreckt;
d) die Prozessorchips vom Typ I (217) in einer Zeile so angeordnet sind, daß jeweils 2 Prozessorchips vom Typ I über einen Lichtwellenleiter (216) verbunden sind;
e) die Prozessorchips vom Typ II (218 bis 222) in Spalten so angeordnet sind, daß jeweils 2 Prozessorchips vom Typ II über einen Lichtwellenleiter (216) verbunden sind und ein Prozessorchip vom Typ II (218 bis 222) einer Spalte mit einem Prozessorchip vom Typ I (217) in der Zeile über einen Lichtwellenleiter (216) verbunden ist.

3. Prozessorchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwei Anschluß punkte (224, 225) für die Stromversorgung vorhanden sind.

4. Prozessorchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Pol des Stromversorgungs-Anschlusses (226, 227) auf Massepotential des Chips gelegt ist.

5. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 und 4, dadurch gekenn zeichnet, daß der Chip eine obere metallische Trägerschicht für die Lichtwellenleiter (209, 216) und eine untere Trägerschicht für die interne Schaltung mit einer dazwischen angeordneten Schaltungsträgerschicht aufweist, wobei die Schaltungsträgerschicht von einer geschlossenen umlaufenden metallischen Randschicht umgeben ist, die mit der oberen metallischen Trägerschicht und der unteren Trägerschicht allseitig metallisch verbunden ist.

6. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 5, dadurch gekenn zeichnet, daß der optronische Sender und der optronische Empfänger auf der oberen Trägerschicht angeordnet sind und jeweils einen eigenen optischen Knoten (208, 215) bilden.

7. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 6, dadurch gekenn zeichnet, daß der Chip eine Lichtwellenleiterschicht, bestehend aus einem optisch durchsichtigen Material und eine Fotozellenschicht derart aufweist, daß über die Lichtwellenleiterschicht auf die Fotozellenschicht fallendes Licht hier eine zur Stromversorgung des Chips dienende elektrische Spannung hervorruft.

8. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 7, dadurch gekennzeichnet, daß daß der optische Knoten (208, 215) mehrere Empfangs- und Sendedioden aufweist, die paarweise auf der gleichen Farbfrequenz arbeiten.

9. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 8, dadurch gekennzeichnet, daß der Chip eine viereckige Grundform aufweist.

10. Prozessorchip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 9, dadurch gekennzeichnet, daß der Chip Passungselemente zur mechanischen Fixierung aufweist.

11. Chip nach Anspruch 1 oder 2, sowie nach Anspruch 3 bis 10, dadurch gekennzeichnet, daß mehrere Prozessorebenen zu einem Block vereinigt sind, wobei an geeigneten Stellen optische Datenwege zwischen den einzelnen Prozessorebenen bestehen.