DE4013117A1 - Prozessor-chip fuer einen digitalrechner - Google Patents

Description

Die Erfindung bezieht sich auf einen Chip nach dem Oberbegriff des Anspruchs 1.

Durch das Hauptpatent 38 35 601 ist ein Prozessor-Chip unter Schutz gestellt, der als hoch integrierter Halbleiterbaustein ausgebildet ist und mit den weiteren in gleicher Weise ausgebil­ deten Chips der Anordnung über ein hochgradig vermaschtes aus Maschen und Knoten bestehendes Leitungssystem zur Übertragung digitaler Signale in Verbindung steht, wobei das Leitungssystem als Lichtwellenleiter-Netzwerk ausgebildet ist und jedem Knoten ein über einen optischen Sender und einen optischen Empfänger angekoppelter Prozessor zugeordnet ist.

Diese innerhalb einer Schicht in enger Flächenpackung Kante an Kante integrierbaren Chips können schichtweise aufeinanderge­ stapelt werden. Hierdurch wird erreicht, daß die für neuronale Superrechner typischen Anzahlen von Querverbindungen bei akzep­ tablen Geräteabmessungen realisierbar sind. Damit wird der Platzbedarf eines derartigen Rechners in vorteilhafter Weise verringert und die Länge der internen Übertragungswege verkürzt. Weiterhin ergibt sich bei dieser Art der Chip-Zusammenschaltung eine erhebliche Materialersparnis gegenüber bisherigen Lösungen. Infolge der für neuronale Netzwerke erforderlichen hochgradigen Vermaschung weist jeder Knoten beispielsweise sechs Lichtwellen­ leiter-Anschlüsse auf. Für den Aufbau von Rechnern, an die weni­ ger hohe Ansprüche gestellt werden, sind jedoch Chips wünschens­ wert, die mit einem einfacheren Leitungssystem zusammenwirken.

Demgemäß liegt der Erfindung die Aufgabe zugrunde, einen gat­ tungsgemäßen Chip derart auszubilden, daß damit einfachere, beispielsweise auf einem unvermaschten Leitungssystem basierende Rechnerschaltungen realisierbar sind, wobei jedoch die Vorteile der Chips gemäß Hauptpatent genutzt werden.

Diese Aufgabe wird bei einem gattungsgemäßen Chip durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Dabei ist insbesondere von Vorteil, daß eine hohe Packungsdichte der Chips auch für einfachere Schaltungen erreichbar ist.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteran­ sprüchen angegeben.

So besteht ein Vorteil der Ausgestaltungen nach den Ansprüchen 2 und 3 darin, daß eine fotovoltaische Schicht und eine entspre­ chende Lichtquelle entfallen.

Bei der Ausgestaltung nach Anspruch 4 geschieht der Datenaus­ tausch mit dem einzelnen Chip ausschließlich über optische Datenleitungen.

Durch die Lösung nach Anspruch 5 wird die Möglichkeit eröffnet, unidirektionale Lichtwellenleiter zu verwenden.

Durch die Lösung nach Anspruch 6 wird die Möglichkeit eröffnet, bidirektionale Lichtwellenleiter zu verwenden.

Durch die Lösung nach Anspruch 7 wird die Möglichkeit eröffnet, die Lichtwellenleiter nach den Verfahren der Mikrolithografie herzustellen.

Bei der Ausgestaltung nach Anspruch 8 geschieht die Stromversor­ gung des einzelnen Chips durch Lichteinstrahlung. Damit sind bei gleichzeitiger optischer Datenübermittlung elektrische Zuleitun­ gen zum Chip nicht mehr erforderlich. Der Chip kann daher eine elektromagnetische Störstrahlung weder senden noch empfangen und ist damit nicht nur störstrahlungsfrei, sondern auch abhörsicher.

Durch die Lösung nach Anspruch 9 wird die Möglichkeit eröffnet, ein "Farbmultiplex-Verfahren" anzuwenden.

Bei den Chipformen nach den Ansprüchen 10 und 11 können die Chips mit hoher Flächenpackung zusammengefügt werden.

Bei der Chipform nach dem Anspruch 12 werden Fehlorientierungen der Chips bei deren Zusammenfügen vermieden.

Durch die Maßnahme nach Anspruch 13 kann eine sehr räumliche Packungsdichte der Chips erreicht werden.

Die Erfindung ist anhand der Zeichnung dargestellt und in der Beispielbeschreibung näher erläutert. Es zeigen

Fig. 1 eine Anordnung von Chips, die mit einem verzweigten Leitungssystem zusammenwirken,

Fig. 2 eine Anordnung von Chips, die optische Brückenanschlüsse aufweisen und

Fig. 3 eine Anordnung der Chips nach Fig. 1 mit einer elektrischen Energieversorgung.

Fig. 1 zeigt in einer Draufsicht schematisch eine Anordnung, bestehend aus erfindungsgemäßen Chips. Diese Anordnung 200 ist gebildet aus Prozessor-Chips 202 bis 202d erster Art und aus Prozessor-Chips 203 bis 207b zweiter Art. Jeder Chip weist intern eine hoch integrierte elektronische Schaltung auf, die anhand einer nicht gezeigten Stromversorgung gespeist wird. Weiterhin weist jeder Chip 202 bis 207b einen optischen Kno­ ten 208 auf, in dem das aus Lichtwellenleitern 209 bestehende Leitungssystem zur digitalen Abwicklung des Datenaustausches über einen optronischen Sender und einen optronischen Empfänger mit der internen Schaltung des Chips in Verbindung steht. Die auf den Chips 202 bis 202d angeordneten optischen Knoten 208 sind jeweils mit drei Lichtwellenleitern 209 so verbunden, daß diese Chips 202 bis 202d einerseits durch einen im Bild waage­ rechten Leitungsstrang miteinander verbunden sind und anderer­ seits von jedem dieser Chips 202 bis 202d ein senkrechter Zweig ausgeht, an den drei weitere Chips angeschlossen sind. Das so gebildete Leitungssystem ist nicht vermascht, sondern lediglich verzweigt. Die Anordnung 200 wird an den Stellen 210 und 211 über Lichtwellenleiter mit weiteren Einheiten des Rechners verbunden. Die Stromversorgung beispielsweise dadurch erfolgen, daß die Bodenflächen der Chips 202 bis 207b jeweils eine foto­ voltaische Schicht aufweisen, die die erforderliche elektrische Leistung abgeben wenn die Schicht von einer entsprechenden Lichtquelle angestrahlt wird.

Fig. 2 zeigt eine andere Anordnung 212 von Chips, die über optische Anschlüsse 213 und 213 mit weiteren Einheiten digital verkehrt. Die Anordnung 212 besteht aus einem waagerechten Strang, der hier mit 217 bezeichnet ist, an den drei senkrechte Zweige 218 bis 222 angeschlossen sind, so daß wieder eine ver­ zweigte Schaltung vorliegt. Zur Ein- und Auskopplung der digi­ talen Signale sind optische Knoten 215 vorgesehen, nahe der Trennfuge zum jeweiligen Nachbarchip angeordnet sind. Diese Trennfuge wird jeweils durch eine kurze optische Leitung 216 überbrückt. Gemäß dem hier realisierten Schaltungskonzept weisen die Chips in der im Bild oberen Zeile jeweils drei optische Knoten 215 auf. Die Chips der zweiten und dritten Zeile weisen jeweils zwei und die Chips der vierten Zeile weisen jeweils einen optischen Knoten 215 auf.

Eine nicht gezeigte Ausgestaltung der Erfindung ergibt sich aus Fig. 2 dadurch, daß benachbarte Chips der Zweige 218 bis 222 durch weitere optische Brücken 216 miteinander verbunden werden. Dies ergibt eine vermaschte Schaltung.

Fig. 3 zeigt eine Anordnung 223, wobei die Lichtwellenleiter 209 wie bei der Anordnung nach Fig. 1 ein verzweigtes Leitungssystem bilden. Außer einem optischen Knoten 208 weist jeder Chip zwei elektrische Kontaktpunkte 224 und 225 zur Stromversorgung auf. Hierdurch entfällt die fotovoltaische Schicht auf der Unterseite der Chips und die Zuführung der Betriebsspannung kann über entsprechende Anschlüsse 226 und 227 erfolgen.

Eine denkbare Ausgestaltung der elektrischen Stromversorgung besteht darin, daß jeder Chip auf seiner Oberseite nur einen elektrischen Anschluß aufweist und der zweite Pol der Betriebs­ spannung an Masse gelegt wird. Dies setzt natürlich voraus, daß die entsprechenden internen Potentiale der Chips mit einem gemeinsamen Massepotential kontaktierbar sind. Bei Anwendung einer gemeinsamen elektrischen Abschirmung für alle Chips ist dies ohne weiteres möglich.

Eine weitere Ausgestaltung des Chips besteht darin, daß dieser Vorkehrungen zur Polarisierung aufweist. Die kann dadurch geschehen, daß die Chips an bestimmten Stellen mit ineinander­ greifenden Nasen und Aussparungen versehen sind, so daß die Chips nur dann aneinanderfügbar sind, wenn sie sich in der zum Herstellen der optischen und elektrischen Verbindungen richtigen Lage befinden.

Die Erfindung ist nicht auf die dargestellten und beschriebenen Beispielausführungen beschränkt. Sie erstreckt sich vielmehr auf alle Ausgestaltungen, die im Rahmen der Ansprüche denkbar sind sowie auf alle Lösungen, die sich aus Kombinationen mit Merkma­ len des Hauptpatentes ergeben.

Claims (13)

1. Prozessor-Chip für einen Digitalrechner, wobei jeder Prozes­ sor als hoch integrierter Rechner-Chip auf Halbleiterbasis aus­ gebildet ist, der mit den weiteren in gleicher Weise ausgebilde­ ten Prozessoren der Anordnung über ein Leitungssystem zur Übertragung digitaler Signale in Verbindung steht, wobei das Leitungssystem als Lichtwellenleiter-Netzwerk ausgebildet ist und jeder Prozessor mindestens an einen Lichtwellenleiter über einen optischen Sender und einen optischen Empfänger angekoppelt ist, insbesondere nach Patent (-anmeldung) P 38 35 601, dadurch gekennzeichnet, daß die Anzahl der optischen Kno­ ten (208, 215) je Chip und die Anzahl der Lichtwellenleiter (209, 216) je optischem Knoten (208, 215) beliebig ist.

2. Chip nach Anspruch 1, dadurch gekennzeichnet, daß die Oberseite des Chips (202 bis 207b) zwei elektrische An­ schlußpunkte (226, 227) zur Stromversorgung aufweist.

3. Chip nach Anspruch 1, dadurch gekennzeichnet, daß die Oberseite des Chips (202 bis 207b) einen elektrischen Anschlußpunkt (226, 227) zur Stromversorgung aufweist.

4. Chip nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Chip (202 bis 207b) eine obere metal­ lische Träger-Schicht für die Lichtwellenleiter und eine untere Träger-Schicht für die interne Schaltung mit einer dazwischen angeordneten Schaltungsträger-Schicht aufweist, wobei die Schal­ tungsträger-Schicht von einer geschlossen umlaufenden metalli­ schen Rand-Schicht umgeben ist, die mit der oberen metallischen Träger-Schicht und der unteren Träger-Schicht allseitig metal­ lisch verbunden ist.

5. Chip nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß der optronische Sender und der optronische Empfänger auf der oberen Träger-Schicht angeordnet sind und jeweils einen eigenen optischen Knoten (208, 215) bilden.

6. Chip nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die optronischen Sender und Empfänger paarweise zu einem optischen Knoten (208, 215) zusammengefaßt sind.

7. Chip nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, daß die mit den optronischen Sendern und den optronischen Empfängern bzw. mit den optischen Knoten (208, 215) in Kontakt stehenden Lichtwellenleiter (209, 216) in vertiefte Bahnen der oberen Trägerschicht eingefügt sind.

8. Chip nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, daß der Chip (202 bis 207b) eine Lichtwellen­ leiter-Schicht, bestehend aus einem optisch durchsichtigen Mate­ rial, und eine Fotozellen-Schicht derart aufweist, daß über die Lichtwellenleiter-Schicht auf die Fotozellen-Schicht fallendes Licht hier eine zur Stromversorgung des Chips (202 bis 207b) dienende elektrische Spannung hervorruft.

9. Chip nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß der optische Knoten (208, 215) eine Viel­ zahl von Empfangsdioden und Sendedioden aufweist, die paarweise auf der gleichen Farbfrequenz arbeiten.

10. Chip nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß der Chip (202 bis 207b) eine vier­ eckige Umrißform aufweist.

11. Chip nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß der Chip (202 bis 207b) eine be­ liebige Umrißform aufweist.

12. Chip nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß der Chip (202 bis 207b) Vorkehrun­ gen zur Polarisierung aufweist.

13. Chip nach einem der Ansprüche 1 bis 12, dadurch ge­ kennzeichnet, daß eine Vielzahl von Prozessor-Ebenen zu einem Block vereinigt ist, wobei an geeigneten Stellen opti­ sche Datenwege zwischen den einzelnen Prozessor-Ebenen bestehen.