-
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur
Speicherung von abgetasteten elektrischen analogen Strömen.
-
Für die Verarbeitung von analogen Signalen mit einer Schaltung, die sich
leicht integrieren läßt, wird die Schaltkondensator-Technik angewendet. Da die
Integration von Widerständen mit einem großen Wert aufgrund des Platzbedarfs schwierig ist
und außerdem die durch die Integration hervorgerufene Wechselbeziehung zwischen den
Widerstands- und Kondensatorwerten nicht gut ist und zu einer mangelhaften Definition
der Zeitkonstanten führt, wurde für die Verarbeitung analoger Signale, wo eine
Integration erforderlich ist, die Technik angewendet, den Verlustwiderstand eines
Kondensators, der in die Schaltung eingeschaltet und herausgeschaltet wird, zu verwenden, um
die Verarbeitung durch Manipulation der Ladungspakete stattfinden zu lassen.
-
Obwohl Schaltkondensator-Schaltungen weitverbreitet Anwendung finden,
haben sie bestimmte Nachteile. Es müssen Kondensatoren hergestellt werden, die linear
sind, d. h. ihre Kapazität darf sich nicht wesentlich mit dem Signalpegel ändern. Dies
wurde in integrierten CMOS-Schaltungen erreicht, indem zwei Polysiliziumschichten für
die Platten der Kondensatoren vorgesehen wurden. Normale CMOS-Verfahren für die
Integration digitaler Schaltungen verwenden jedoch keine doppelte Polysiliziumschicht.
Daher erfordern die Schaltkondensator-Schaltungen, die auf dem gleichen Chip wie die
digitalen Schaltungen untergebracht werden, zusätzliche Verarbeitungsschritte. In
Schaltkondensator-Schaltungen können die Schaltkondensatoren mit doppelter
Polysiliziumschicht zusammen mit den erforderlichen Kompensationskondensatoren für die
Operationsverstarker einen wesentlichen Bereich der gesamten Siliziumfläche einnehmen.
Dies führt zu relativ großen Chips. Außerdem muß in den meisten Schaltkondensator-
Systemen jeder Verstärker und Schalter individuell entworfen und für seine jeweilige
Umgebung optimiert werden, damit die Schaltung angemessen funktioniert.
-
Unsere gleichzeitig anhängige Patentanmeldung GB-A-2213011 (PHB 33385)
beschreibt ein Verfahren zur Verarbeitung von abgetasteten elektrischen analogen
Signalen, das folgende Schritte umfaßt:
-
a) Umsetzung jedes Abtastwertes in einen Strom, wenn der Wert nicht bereits in dieser
Form vorliegt;
-
b) Kombination - in vorgegebenen Anteilen - des Eingangs-Abtaststroms in der
vorliegenden Abtastperiode mit dem (den) in einem oder mehreren vorhergehenden
Abtastzeiträumen von dem Eingangs-Abtaststrom (den Eingangs-Abtastströmen)
abgeleiteten Strom (Strömen) und
-
c) Ableitung des verarbeiteten Ausgangssignals vom kombinierten Strom, der durch
Schritt b) in aufeinanderfolgenden Abtastperioden erzeugt wurde.
-
Dieses Verfahren beruht auf der Erkenntnis, daß die manipulierte Größe
eher ein Strom sein kann als, wie dies bei den Schaltkondensator-Schaltungen der Fall
ist, eine Ladung. Das Verfahren zeichnet sich dadurch aus, daß es sich bei der
manipulierten Größenvariablen um einen Strom handelt und nicht um eine Ladung. In einer
Schaltkondensator-Schaltung wird die Signalverarbeitung also durch Addition,
Subtraktion oder Speicherung von elektrischen Ladungen erreicht, während bei dem oben
beschriebenen Verfahren, das im folgenden als Schaltstrom-Signalverarbeitung bezeichnet
wird, die Signalverarbeitung durch Skalieren, Addieren, Subtrahieren oder Speichern
von elektrischen Strom-Abtastwerten erfolgt. Es bestehen erhebliche Ähnlichkeiten bei
der Verarbeitung der elektrischen Größen, obwohl die eigentliche manipulierte
elektrische Größe eine andere ist. Insbesondere sind die gesamten mathematischen
Berechnungen, die die Anwendung von Z-Transformationen auf Schaltkondensator-Schaltungen
betreffen, gleichermaßen gültig für die Verwendung des Stroms als manipulierte Größe.
-
Die Entscheidung für den Strom als manipulierte Größe bietet eine Reihe
von Vorteilen. Die Technik erfordert keine hochwertigen linearen Kondensatoren. Eine
direkte Folge davon ist, daß auf die Verwendung einer zweiten Polysiliziumschicht in
den Schaltkondensator-Schaltungen zur Herstellung von linearen Kondensatoren
verzichtet werden kann. In diesem Fall können die normalen CMOS-Verfahren, die für die
Integration von digitalen Schaltungen benutzt werden, auch für die Implementierung von
Schaltung nach diesem Verfahren angewendet werden. Hierdurch erhält man eine echte
VLSI-Kompatibilität. Da keine großen Schaltkondensatoren mit doppelter
Polysiliziumschicht benötigt werden, sind für das neue Verfahren nur Kondensatoren erforderlich,
die einen kleinen Wert und ein monotones Ladungs/Spannungs-Verhältnis haben, nicht
linear zu sein brauchen und als Gate-Oxid- oder Diffusions-Kondensatoren ausgeführt
sein können. Für eine bestimmte Funktion wird die Implementierung also kleiner sein
als das Gegenstück mit geschalteten Kondensatoren. Eine weitere Reduzierung der
Chipfläche kann auch durch die Verwendung von MOS-Verfahren mit kleinerer
Geometrie erreicht werden. Schaltungen, die in älteren und gröberen Verfahren entworfen
wurden, können die Fortschritte in der Maskenherstellung und der Ätztechnologie durch
eine geometrische Verkleinerung des Layouts nutzen. Eine geometrische Verkleinerung
ist bei den Schaltkondensator-Schaltungen nicht immer durchführbar, da die
Schaltungsparameter wie Verstärker-Einregelzeit und Schaltwiderstand sich negativ verändern
können, obwohl das Kanal-Breiten/Längen-Verhältnis der MOS-Bauelemente konstant
gehalten wird.
-
In einem Schaltkondensator-System muß jeder Verstärker und Schalter
individuell entworfen und für seine jeweilige Umgebung optimiert werden, damit die
Schaltung angemessen funktioniert. Im Gegensatz zu dem Signalverarbeitungsverfahren
mit geschaltetem Strom brauchen aufgrund der Funktionsweise die beiden erforderlichen
grundlegenden Schaltungselemente, das heißt eine Reihe von Stromspiegeln mit
niedriger Eingangsimpedanz und hoher Ausgangsimpedanz und ein analoger Stromspeicher,
nur einmal für jeden IC-Prozeß entworfen zu werden. Für jeden Skalierungsfaktor muß
natürlich ein getrennter Stromspiegel entworfen werden. Wenn man sich also einmal
einer bestimmten Systemkonfiguration angenähert hat, kann der Zeitaufwand für den
Schaltungsentwurf für die Implementierung in der neuen Technik im Vergleich zu dem
Zeitaufwand für eine Schaltkondensator-Lösung erheblich reduziert werden. Die
unabhängige zellulare Beschaffenheit der Schaltung aufgrund des
Signalverarbeitungsverfahrens mit geschaltetem Strom bietet die Möglichkeit zur Anwendung von
semi-kundenspezifischen Entwurfsprozeduren.
-
Der Hauptnachteil dieses Verfahrens ist eine Folge seines diskreten
Zeitverhaltens. Wie bei einem Signalverarbeitungssystem mit geschaltetem Kondensator
oder einem beliebigen System, in dem eine Signalabtastung erfolgt, ist eine Art von
Anti-Aliasing-Filterung vor dem ersten Abtast- und Halte-Vorgang erforderlich. Die
VLSI-Kompatibilität der Technik bringt nicht nur eine Zunahme der Komplexität der
gesamten Schaltungsfunktion mit sich, sondern wird gefährdet, wenn der Anti-Aliasing-
Filter eine zweite Polysiliziumschicht oder eine andere Prozeßmodifikation für die
monolithische Implementierung erfordert.
-
Um das in unserer gleichzeitig anhängigen Patentanmeldung G-A-2213011
(PHB 33385) beschriebene Verfahren zu implementieren, ist eine Schaltungsanordnung
für die Speicherung eines abgetasteten analogen Stroms erforderlich, so daß die
Erfindung zur Aufgabe hat, eine solche Schaltungsanordnung zu verschaffen.
-
Die Erfindung liefert eine Schaltungsanordnung zur Speicherung
abgetasteter elektrischer analoger Ströme, bestehend aus einem Stromeingang, einem
Stromausgang, ersten und zweiten Schaltern, die durch erste und zweite nicht-überlappende
Taktsignale gesteuert werden, und erste und zweite Stromspeicherzellen, wobei der
Stromeingang durch den ersten Schalter mit der ersten Speicherzelle verbunden ist und
die ersten Speicherzellen durch den zweiten Schalter mit der zweiten Speicherzelle
gekoppelt sind und der Ausgang der zweiten Speicherzelle mit dem Stromausgang
gekoppelt ist.
-
Das Ausgangssignal der Anordnung kann als gültig betrachtet werden,
wenn der zweite Schalter geöffnet ist. Der Ausgangsstrom kann einen sich ändernden
Wert haben, wenn der zweite Schalter geschlossen wird, da es eine bestimmte Zeit
dauert, bis sich der Strom in der zweiten Speicherzelle stabilisiert hat, wenn die Ströme
von aufeinanderfolgenden Abtastperioden unterschiedlich sind.
-
Jede Speicherzelle kann einen Feldeffekttransistor enthalten, zwischen
dessen Gate- und Source-Elektrode ein Kondensator geschaltet ist. Wenn die
Abtastfrequenz ausreichend hoch ist, wird die Gate-Source-Spannung der Transistoren auf
diese Weise durch die Ladung des Kondensators konstant gehalten und damit ebenfalls
der Ausgangsstrom.
-
In jeder Speicherzelle kann der Feldeffekttransistor einen Ausgangszweig
einer Stromspiegelschaltung bilden. Die ersten und zweiten Schalter können so
angeordnet werden, daß die Eingangs- und Ausgangszweige der Stromspiegel getrennt sind,
wobei der Ausgangszweig des ersten Stromspiegels mit dem Eingangszweig des zweiten
Stromspiegels verbunden ist.
-
Die Anordnung der Schalter zwischen den Stromzweigen der Stromspiegel
ermöglicht die Trennung der beiden Zweige, während gleichzeitig ein Strompfad für
den Ausgang der ersten Speicherzelle geschaffen wird, wenn der zweite Schalter
geöffnet ist.
-
Mindestens eine der Stromspiegelschaltungen kann ein von eins
abweichendes Stromverhältnis zwischen ihren Eingangs- und Ausgangszweigen haben. Der
zweite Stromspiegel kann mehrere Ausgangszweige haben.
-
Damit kann die Anordnung eine Stromverstärkung haben, die von eins
abweicht, und eine Ausgangsfächerung bieten, um verschiedene Schaltungsfunktionen
implementieren zu können.
-
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt
und wird im folgenden näher beschrieben. Es zeigen:
-
Fig. 1 ein Schaltbild eines Ausführungsbeispiels einer
erfindungsgemäßen Schaltungsanordnung zur Speicherung von abgetasteten analogen Signalen,
-
Fig. 2 Taktsignale für die Steuerung der Schalter im Ausführungsbeispiel
von Fig. 1,
-
Fig. 3 ein Blockschaltbild eines Integrators, in den eine
erfindungsgemäße Schaltungsanordnung eingebaut ist,
-
Fig. 4 ein erstes Transistorpegel-Ausführungsbeispiel des Integrators aus
Fig. 3,
-
Fig. 5 ein weites Transistorpegel-Ausführungsbeispiel des Integrators aus
Fig. 3, das für Signale mit positiver und negativer Polarität vorgesehen ist,
-
Fig. 6 Kurven, die das Verhalten des Integrators aus Fig. 5 darstellen
und
-
Fig. 7 ein Ausführungsbeispiel eines Stromspiegels für die Anwendung
in dem Integrator aus den Fig. 3, 4 und 5.
-
Die in Fig. 1 dargestellte Schaltungsanordnung hat einen Stromeingang
1, der mit dem Eingangszweig einer ersten Stromspiegelschaltung verbunden ist, die aus
zwei P-Kanal-Feldeffekttransistoren (FETs) T4 und T8 gebildet wird. Die
Gate-Elektroden der FETs T4 und T8 sind mit einem Schalter S1 gekoppelt, der durch ein
Taktsignal ΦA, das in Fig. 2 dargestellt ist, gesteuert wird. Ein Kondensator CA ist zwischen
die Gate- und die Source-Elektrode von FET T8 geschaltet und durch den Schalter S1
von der Gate-Elektrode von FET T4 getrennt. Die Drain-Elektrode von FET T8, die
den Ausgangszweig der ersten Stromspiegelschaltung bildet, ist mit der Drain-Elektrode
eines N-Kanal-FET T9 verbunden, der den Eingangszweig einer zweiten
Stromspiegelschaltung bildet, deren Ausgangszweig durch einen N-Kanal-FET T12 gebildet wird,
dessen Drain-Elektrode mit dem Stromausgang 6 verbunden ist. Die Gate-Elektroden
der FETs T9 und T12 sind durch einen Schalter S2 gekoppelt, der durch ein Taktsignal
ΦB gesteuert wird, das in Fig. 2 abgebildet ist. Ein Kondensator CB ist zwischen die
Gate- und die Source-Elektrode von FET T12 geschaltet und durch den Schalter S2 von
der Gate-Elektrode von FET T9 getrennt.
-
Im Betrieb wird ein Eingangsstrom-Abtastwert während der Abtastperiode
Pn dem Eingang 1 zugeführt, und während des Taktes ΦA ist der Schalter S1
geschlossen, so daß der Eingangsstrom, der der Drain-Elektrode von FET T4 zugeführt wird, an
der Drain-Elektrode von FET T8 gespiegelt wird. Gleichzeitig wird der Kondensator
CA auf die Gate-Source-Spannung von FET T8 geladen. Am Ende der Periode ΦA in
der Abtastperiode Pn wird der Schalter S1 geöffnet, aber der Strom durch FET T8 wird
aufgrund der Ladung von Kondensator CA aufrechterhalten. Wenn das
nicht-überlappende Taktsignal ΦB während der Abtastperiode Pn auftritt, wird der Schalter S2
geschlossen und der Drain-Strom von FET T12 spiegelt den Drain-Strom von FET T9.
Gleichzeitig wird der Kondensator CB auf das Gate-Source-Potential von FET T12
geladen. Am Ende der Periode ΦB in der Abtastperiode Pn wird der Schalter S2
geöffnet, aber der Strom durch den FET T12 wird aufgrund der Ladung von Kondensator
CB aufrechterhalten. Vom Ende der Taktperiode ΦB in der Abtastperiode Pn an bis zum
Anfang der Taktperiode ΦB in der Abtastperiode Pn+1 entspricht also der von der
Schaltungsanordnung gelieferte Ausgangsstrom dem Eingangsstrom während der Taktperiode
ΦA in der Abtastperiode Pn.
-
Wenn wir also den wahren Zustand des Stroms als den Zustand
definieren, der während jedes Taktes ΦA in jeder Abtastperiode vorliegt, kann der
Zusammenhang zwischen dem Eingangsstrom kund dem Ausgangsstrom Io geschrieben werden
-
Io(n) = Ii(n-1).
-
Offensichtlich kann ein Eingangsstrom länger als eine Abtastperiode
gespeichert werden, indem die Schaltungsanordnung aus Fig. 1 kaskadiert wird. Wenn
alternativ nicht bei jeder Abtastperiode ein neuer Eingangs-Abtastwert zugeführt werden
soll, kann durch eine geeignete Wahl der Taktsignal-Kurven ΦA und ΦB eine
Speicherung länger als eine Abtastperiode vorgesehen werden. Durch die selektive
Rückkopplung des Ausgangsstroms zum Eingang kann ebenfalls Speicherung größer als eine
Abtastperiode erreicht werden. Hierbei handelt es sich um einen Umlaufspeicher, der
durch Verbinden von Ausgang 6 mit Eingang 1 gebildet werden kann.
-
Die in Fig. 1 abgebildete Schaltungsanordnung kann verwendet werden,
um eine Verzögerung des Eingangsstroms um eine Abtastperiode zu erreichen oder eine
Verzögerung um mehrere Abtastperioden durch Kaskadieren mehrerer solcher
Schaltungsanordnungen. Eine Verzögerung von weniger als einer Abtastperiode kann erreicht
werden, indem ein zweiter Ausgangszweig an dem durch die FETs T4 und T8
gebildeten Stromspiegel vorgesehen wird und der zweite Ausgangszweig geeignet getaktet
wird, zum Beispiel mit Takt ΦB.
-
Wenn Eingangsstrom und Ausgangsstrom gleich gemacht werden sollen,
können beide Stromspiegel ein Stromverhältnis von eins haben oder von eins
abweichende, aber komplementäre Stromverhältnisse. Wenn der gewünschte Ausgangsstrom ein
Vielfaches oder Sub-Vielfaches des Eingangsstroms sein soll, kann dies durch eine
geeignete Wahl der Stromverhältnisse der Stromspiegel erreicht werden.
-
Die Wahl der Stromverhältnisse kann auf herkömmliche Weise durch die
Wahl der Abmessungen der FETs oder der Werte der
Source-Gegenkopplungswiderstände erfolgen.
-
Fig. 3 zeigt einen Integrator, der eine Schaltungsanordnung wie die in
Fig. 1 dargestellte enthält und in der nachfolgenden Beschreibung der Fig. 3 bis 5
als ein Stromspeicher 54, eine erste Stromspiegelschaltung 52, eine zweite
Stromspiegelschaltung 55 und ein Summier-Knotenpunkt 53 bezeichnet wird. Der Integrator hat
einen Eingang 51 zum Empfangen eines Eingangssignals in Form eines abgetasteten
Stroms und einen Ausgang 56, bei dem der integrierte Eingang zur Verfügung steht.
-
Im Betrieb werden die Strom-Abtastwerte dem Eingang 51 zugeführt und
der Eingangsstrom-Abtastwert wird am Ausgang des Stromspiegels 52 reproduziert.
Wenn der Integrator auf Null zurückgestellt ist, wird der erste auftretende Stromimpuls
im Stromspeicher 54 gespeichert. Der in der nächsten Abtastperiode dem Eingang 51
zugeführte Eingangsstrom-Abtastwert wird dann zu dem Strom am Ausgang des
Stromspiegels 55 addiert. Der Strom am Ausgang des Stromspiegels 55 ist der während der
vorhergehenden Abtastperiode im Stromspeicher 54 gespeicherte Strom. Der summierte
Strom am Summier-Knotenpunkt 53 wird dann dem Eingang des Stromspeichers 54
zugeführt. Auf diese Weise liegt der Ausgang des Integrators während der ersten
Abtastperiode auf Null. Während der zweiten Abtastperiode wird der Ausgang vom
Stromspeicher
54 dem während der ersten Abtastperiode zugeführten Strom entsprechen und
damit auch der Ausgang des Integrators dem während der ersten Abtastperiode
zugeführten Strom gleichen. Während der zweiten Abtastperiode erhält der Eingang des
Stromspeichers 54 außerdem die Summe aus dem Strom während der zweiten
Abtastperiode und aus dem Strom während der ersten Abtastperiode abgeleitet vom Ausgang
des Stromspeichers 54 und daher wird während der dritten Abtastperiode der Ausgang
des Integrators, der als dem Ausgang des Stromspeichers 54 entsprechend angenommen
wird, dem Strom während der ersten Abtastperiode plus dem Strom während der
zweiten Abtastperiode gleichen. Auf diese Weise wird diese Schaltungsanordnung die
Abtastströme in den aufeinanderfolgenden Abtastperioden kontinuierlich addieren und am
Ausgang die Summe der Ströme in allen Abtastperioden erzeugen, die seit der
Rückstellung des Integrators aufgetreten sind. Dies setzt voraus, daß die Verstärkung der
beiden Stromspiegel 52 und 55 gleich eins ist. Das ist offensichtlich nicht unbedingt der
Fall, und die Verstärkung kann so gewählt werden, daß der Integrator die gewünschte
Eigenschaft erhält. Es kann zum Beispiel ein verlustbehafteter Integrator vorgesehen
werden, wenn die Verstärkung des Stromspiegels 55 auf weniger als eins eingestellt
wird. Wenn angenommen wird, daß die Verstärkung des Stromspiegels 52 gleich α ist
und die Verstärkung des Stromspiegeis 55 gleich β und daß seit der Rückstellung des
Integrators auf Null Abtastperioden verstrichen sind, ist der Stromausgang des
Integrators während der -ten Periode
-
IOUT(n) = β · IOUT(n-1) + α IIN(n-1).
-
Fig. 6 zeigt das Verhalten des Integrators aus Fig. 3, wobei α auf 0,5
gestellt wird und im ersten Fall β auf 1 und im zweiten Fall β auf 0,8 gestellt wird. Der
erste Fall zeigt einen idealen Integrator, der zweite Fall einen verlustbehafteten
Integrator.
-
Fig. 4 ist ein Transistorpegel-Schaltbild eines Integrators in der in Fig.
3 abgebildeten Form. Wie in Fig. 4 dargestellt, wird der Stromspiegel 52 aus zwei
Feldeffekttransistoren (FETs) T1 und T2 gebildet. Der Ausgang des Stromspiegels 52,
der durch die Drain-Elektrode von Transistor T2 gebildet wird, ist mit dem Summier-
Verbindungspunkt 53 verbunden. Die Source-Elektrode des Transistors T4 ist der
Eingang des Stromspeichers 54. Der Stromspeicher umfaßt die Transistoren T4, T8, T6
und T9, die Kondensatoren CA und CB sowie die beiden Schalter S1 und S2. Die
Schalter S1 und S2 werden durch die Impulse ΦA und ΦB vom Taktgenerator 9 betätigt.
Diese Impulse sind nicht-überlappend und treten mit der Abtastrate auf, d. h. es gibt
einen Impuls ΦA und einen Impuls ΦB in jeder Abtastperiode. Wenn der Integrator
zurückgestellt ist, wird der in einer Abtastperiode dem Eingang 51 zugeführte
Eingangssignalstrom am Ausgang von Transistor T2 gespiegelt, der dem
Summier-Verbindungspunkt 53 und damit dem Eingang des Stromspeichers 54 zugeführt wird. Während eines
ersten Abschnittes ΦA der Abtastperiode ist der Schalter S1 geschlossen und der
Transistor T8 wird daher den dem Transistor T4 zugeführten Strom spiegeln. Gleichzeitig
wird der Kondensator CA auf das Gate-Source-Potential von Transistor T8 und auch
von Transistor T4 geladen. Wenn der Schalter S1 am Ende des ersten Abschnittes ΦA
geöffnet wird, hält die Ladung von Kondensator CA das Gate-Source-Potential von
Transistor T8 und damit den hierdurch fließenden Strom aufrecht. Während eines
zweiten nicht-überlappenden Abschnittes ΦB der Abtastperiode wird der Schalter S2
geschlossen und die Transistoren T9 und T6 bilden dann einen Stromspiegel, wobei
Transistor T9 der Eingangszweig ist und Transistor T6 der Ausgangszweig. Während der
Periode ΦB, wenn der Schalter S2 geschlossen ist, spiegelt der durch den Transistor T6
erzeugte Ausgangsstrom den an Transistor T9 angelegten Eingangsstrom und
gleichzeitig wird der Kondensator CB auf das Gate-Source-Potential von Transistor T6 geladen.
Wenn der Schalter S2 geöffnet wird, wird der Strom durch den Transistor T6 daher
durch die im Kondensator CB gespeicherte Spannung aufrechterhalten. Auf diese Weise
wird der Ausgang für eine Periode (n-1) bis zur Periode ΦBa in der Abtastperiode n am
Transistor T6 gehalten. Das Gate-Source-Potential von Transistor T12 wird ebenfalls
durch die Ladung von Kondensator CB bestimmt, und der Ausgangsstrom des
Integrators wird von dem Strom durch den Transistor T12 abgeleitet. Dieser wird proportional
zu dem Strom durch den Transistor T6 sein, wobei die Proportionalitätskonstante von
den Abmessungen der Transistoren T6 und T12 abhängt.
-
In dem in Fig. 4 dargestellten Ausführungsbeispiel wird der Stromspiegel
52 durch die Transistoren T1 und T2 gebildet; der Stromspeicher 54 wird durch die
Transistoren T4, T8, T6, T9, die Kondensatoren CA und CB und die Schalter S1 und
S2 gebildet und der Stromspiegel 55 wird durch den Kondensator CB und die
Transistoren T6 und T12 gebildet. Während der Periode ΦB bildet der Transistor T9 auch einen
Teil des Stromspiegels 55.
-
Die in Fig. 4 abgebildete Schaltung eignet sich nur für unidirektionale
Ströme. Um Signale mit positiven und negativen Werten in bezug auf einen
Referenzwert verarbeiten zu können und damit bidirektionale Eingangsströme hervorzurufen,
wird der Eingangsstrom zu einem Ruhestrom Ibias addiert, der dem Eingangsstrom einen
Spitze-Spitze-Bereich von ± Ibias verleiht, vorausgesetzt, die Schaltungen sind so
konzipiert, daß sie einen Spitzenstrom von 2 Ibias verarbeiten können, während dem
Eingang 51 ein unidirektionaler Strom zugeführt wird. Die in Fig. 5 dargestellte
Schaltungsanordnung entspricht der Schaltungsanordnung aus Fig. 4, ist jedoch mit
zusätzlichen Quellen für den Ruhestrom versehen, um die Verarbeitung eines
bidirektionalen Eingangsstrom zu ermöglichen, der einem Ruhestrom überlagert ist, und um einen
Ausgang zu erzeugen, der eine ähnliche Form hat, d. h. einen bidirektionalen
Signalstrom, der dem Ruhestrom Ibias überlagert ist. In Fig. 5 sind Komponenten mit der
gleichen Funktion wie die Komponenten in Fig. 4 mit den gleichen Bezugszeichen
bezeichnet.
-
Die in Fig. 5 abgebildete Schaltung hat eine Stromquelle 60, die
zwischen die Drain-Elektrode von Transistor T2 und die positive Versorgungsschiene
geschaltet ist. Die Stromquelle 60 liefert einen Strom α Ibias, wobei α die Verstärkung des
Stromspiegels bestehend aus den Transistoren T1 und T2 ist. Wenn ein Eingangsstrom
Ibias + i an den Eingang 51 angelegt wird, wird dem Summier-Verbindungspunkt 53
daher ein Strom α i = α (Ibias + i) - α Ibias über Leitung 70 zugeführt. Eine weitere
Stromquelle 61 ist zwischen die negative Versorgungsschiene und den
Summier-Verbindungspunkt 53 geschaltet. Da der Strom α i bidirektional ist, muß er einem
Ruhestrom überlagert werden, damit der als Diode geschaltete Transistor T4 am Eingang des
Stromspeichers nicht in Sperrichtung geschaltet wird. Die Stromquelle 61 ist so
angeordnet, daß ein Strom Ibias erzeugt wird, der zu dem Strom α i auf Leitung 70
addiert wird. Der Stromspeicher 54 umfaßt einen ersten und einen zweiten geschalteten
Stromspiegel, die durch die Transistoren T4 und T8 bzw. T9 und T6 gebildet werden.
Der durch die Transistoren T9 und T6 gebildete zweite Stromspiegel bildet auch den
Stromspiegel 55 und ist so angeordnet, daß Transistor T6 den Strom β Imem erzeugt und
daß Transistor T12 den Strom Imem erzeugt. Der Strom Imem entspricht io + Ibias,
wobei io der integrierte Eingangsstrom ist.
-
Da der Strom Imem den Ruhestrom umfaßt und daher der Strom β Imem
den Strom β Ibias, muß der Strom β Ibias von dem durch den Transistor T6 erzeugten
Strom subtrahiert werden und über die Leitung 72 an den Summier-Verbindungspunkt
53 zurückgekoppelt werden, um zu verhindern, daß der Ruhestrom ebenso integriert
wird wie der Signalstrom. Daher wird eine Stromquelle 62 zwischen die positive
Versorgungsschiene und die Drain-Elektrode von Transistor T6 geschaltet, wobei die
Stromquelle 62 so angeordnet wird, daß der Strom β Ibias erzeugt wird, der von dem
durch den Transistor T6 erzeugten Strom subtrahiert wird.
-
Es ist zu beachten, daß das Stromverhältnis zwischen den Transistoren T9
und T12 1 : 1 ist und daher der durch den Transistor T12 erzeugte Strom dem Strom
Imem und also io + Ibias entspricht. Der durch die Transistoren T13 und T14 gebildete
Stromspiegel ist so angeordnet, daß er ein Stromverhältnis von 1 : 1 hat und ist nur
vorgesehen, um die Richtung des Ausgangsstroms zu invertieren und der Richtung des
Eingangsstroms anzupassen. Sein Vorhandensein ist optional und hängt von der
benötigten Funktion ab; der Ausgangsstrom kann daher von der Drain-Elektrode des
Transistors T12 genommen werden, wenn eine Invertierung des Ausgangsstroms in
bezug auf den Eingang erforderlich ist.
-
Um eine optimale Leistung zu erzielen, sollten die Stromspiegel 52 und
53 eine hohe Ausgangsimpedanz haben. Um die Zeichnungen einfach zu halten, wurden
die Stromspiegel als einfaches Transistorpaar dargestellt. Die Transistoren im
Stromspiegel können jedoch auch in Kaskodenschaltung angeschlossen werden, um die
Ausgangsimpedanz der Stromspiegel zu steigern. Zwei solche Stromspiegel wurden in den
US-Patentschriften Nr. 4550284 und 4583037 beschrieben. Ein weiterer kaskodierter
Stromspiegel, der in der Anordnung aus Fig. 3, 4 oder 5 verwendet werden könnte, ist
in Fig. 7 dargestellt.
-
Die in Fig. 7 abgebildete Stromspiegelschaltung hat einen Eingang auf
Leitung 510. Der Stromspiegel wird durch zwei in Kaskodenschaltung verbundene
Transistoren T50 und T52 in dem Eingangszweig und zwei weitere in
Kaskodenschaltung verbundene Transistoren T51 und T53 in dem Ausgangszweig gebildet, wobei der
Ausgang von Leitung 512 abgeleitet wird. Ein weiterer Zweig, der einen Transistor T54
enthält und einen Eingang auf Leitung 511 hat, ist vorgesehen, um einen Ruhestrom für
die Transistoren T52 und T53 zu erzeugen. Der Transistor T54 hat ein Gate-Breiten/-
Längen-Verhältnis, das ein Viertel von dem der Transistoren T52 und T53 beträgt. Es
ist möglich, die Kaskodenschaltung der Transistoren in den Zweigen des Stromspiegels
zu erweitern. Es kann ein dritter Transistor in Kaskodenschaltung angeschlossen werden
-
- in diesem Fall ist ein weiterer Vorspannungszweig erforderlich, um die dritten
Transistoren in den Eingangs- und Ausgangszweigen mit einer Vorspannung zu
versorgen. Der Transistor in dem weiteren Vorspannungs-Zweig hat ein Gate-Breiten/Längen-
Verhältnis, das 1/9 von dem der dritten Transistoren beträgt. Diese Vorspannungs-
Anordnung ergibt einen maximalen dynamischen Bereich für die Eingangssignale zum
Stromspiegel. Wenn kein maximaler dynamischer Bereich erforderlich ist, können die
Transistoren in Kaskodenschaltung von einem festen Vorspannungspotential versorgt
werden. Eine weitere Modifikation, die an den Stromspiegeln vorgenommen werden
kann, um ihre Leistung zu verbessern, ist die dynamische Elementanpassung, durch die
die Eingangs- und Ausgangszweige ständig mit einer gegebenen Taktrate ausgetauscht
werden und ein mittlerer Ausgangsstrom abgeleitet wird. Diese Technik kann
angewendet werden, um die Fehlanpassung in den Transistoren zwischen den beiden Zweigen
des Stromspiegels zu kompensieren. Die dynamische Elementanpassung ist in einem
Artikel mit dem Titel "Dynamic Element Matching puts Trimless Converters on Chip"
von Rudy van de Plassche in "Electronics" vom 16. Juni 1983 beschrieben.
-
Die Erfindung wurde für die Anwendung auf einen idealen und einen
verlustbehafteten Integrator beschrieben, jedoch geht der Anwendungsbereich der
Erfindung über diese spezielle Schaltungsart hinaus. So gibt es für jede
Signalverarbeitungsschaltung, die mit Hilfe der Schaltkondensator-Technik hergestellt werden kann,
eine gleichwertige Anordnung mit der erfindungsgemäßen Technik, die hier als
Schaltstromtechnik bezeichnet wird. Die Manipulation der Ladungen in einer Schaltung mit
geschaltetem Kondensator kann also durch die Manipulation von Strömen in einer
Schaltung mit geschaltetem Strom ersetzt werden. Ebenso wie Ladungen auf einer
abgetasteten Basis addiert und subtrahiert werden können, lassen sich auch Ströme auf einer
abgetasteten Basis addieren und subtrahieren.
-
Dem Fachkundigen werden nach der Lektüre der vorliegenden
Offenbarung leicht weitere Abwandlungen einfallen. Solche Abwandlungen können andere
Merkmale betreffen, die bereits im Entwurf, in der Herstellung und in der Verwendung
von Verarbeitungssystemen für abgetastete elektrische analoge Signale sowie von
Vorrichtungen und Teilen davon bekannt sind und die anstelle der hier bereits
beschriebenen
Merkmale oder ergänzend dazu verwendet werden können. Obwohl die in dieser
Patentanmeldung enthaltenen Patentansprüche für bestimmte Kombinationen von
Merkmalen formuliert wurden, ist zu beachten, daß der Rahmen der Offenbarung der
vorliegenden Patentanmeldung auch jegliches neue, hier beschriebene Merkmal oder
jegliche neue, hier beschriebene Kombination von Merkmalen entweder explizit oder implizit
oder eine Verallgemeinerung hiervon umfaßt, unabhängig davon, ob auf die gleiche
Erfindung bezogen wie in einem der vorliegenden Patentansprüche genannt und
unabhängig davon, ob hierdurch eines oder alle gleichen technischen Probleme abgeschwächt
werden, wie durch die vorliegende Erfindung. Die Anmelder zeigen hiermit an, daß
während der Weiterverfolgung der vorliegenden Patentanmeldung oder einer hiervon
abgeleiteten Patentanmeldung neue Patentansprüche für solche Merkmale und/oder
Kombinationen solcher Merkmale formuliert werden können.