-
Die Erfindung bezieht sich auf eine Schaltung zum Wiederherstellen eines
Taktsignals aus einem Eingangsstrom serieller Daten.
-
Aus US-A-4 197 506 ist ein Oszillator mit programmierbarer
Verzögerungsleitung bekannt. Die Auswahl zunehmender Frequenzen erfolgt
über Verzögerungsleitungen. Überbrückbare interpolierende
Verzögerungsleitungen sind gemäß der Lehre dieses Dokumentes in Reihe
geschaltet.
-
Ein allgemeines Problem beim Dekodieren asynchroner serieller Daten in
Nachrichtenverbindungsstrecken ist das des Wiederherstellens des
ursprünglichen Übertragungstaktes für die Verwendung beim Dekodieren
des seriellen Datenstromes. Die leistungsfähigsten seriellen Kodierverfahren
(d.h. die NRZ-Richtungsschrift und ihre Abkömmlinge) sind nicht
selbsttaktierend (enthalten nicht die Taktinformation in dem Datenstrom). Eine
allgemeine Lösung im Stand der Technik besteht darin, einen spannungs-
oder stromgesteuerten Oszillator als den wiederhergestellten Taktgeber zu
verwenden und diesen Oszillator mit dem eintreffenden Datenstrom über
eine Rückkopplung aus einem Phasenvergleich zwischen dem
wiederhergestellten Takt und den eintreffenden Daten
"phasenzuverflegeln". Die Nachteile dieser Lösung bestehen darin, daß eine endliche
Zeit benötigt wird, um die "Phasenverriegelung" zu erreichen, ein
eindeutiges Kennungssignal übertragen und dekodiert werden muß, um den
"wirklichen" Beginn der Daten anzugeben, und die Taktgabe nie exakt sein
kein, da ein gewisser Phasenunterschied notwendig ist, um ein Fehlersignal
aufrechtzuerhalten, das den Oszillator nachstimmt.
-
Die durch den Anspruch gekennzeichnete Erfindung vermeidet diese
Nachteile.
-
Sie löst die Aufgabe, ein verbessertes Verfahren zum Dekodieren
synchroner serieller Daten und zum Wiederherstellen des ursprünglichen
Übertragungstaktes bei Datenverbindungen bereitzustellen.
-
Die Vorteile der Erfindung werden erreicht durch den wiederhergestellten
Taktgenerator, der hierin beschrieben ist. Der wiederhergestellte
Taktgenerator erzeugt augenblicklich einen Datentakt aus den vorhandenen
seriellen Daten in irgendeinem Kodierformat, das für Datenübertragungen
bei einer vernünftigen Geschwindigkeit sorgt. Der wiederhergestellte
Kurvenverlauf des Taktes sorgt für Übergänge mit der ursprünglichen
Taktfrequenz der Übertragung, die zum optimalen Abtastzeitpunkt für das
Dekodieren der eintreffenden seriellen Daten auftreten. Ein
Flankendetektor wird verwendet, um Impulse koinzident mit jedem
Übergang der zu dekodierenden Daten zu erzeugen. Der Ausgang des
Flankendetektors ist an den Eingang eines Emitterfolgers angeschlossen,
dessen Ausgang mit einer Übertragungsleitung verbunden ist, deren
Laufzeitverzögerung gleich der Hälfte der Periode des Kurvenverlaufs des
Taktes der Datenübertragung ist. Der Impuls des Flankendetektors läuft
die Übertragungsleitung entlang und kommt genau eine halbe Taktperiode
später am fernen Ende an, wo er reflektiert wird. Der Impuls wird von
einem Ende der Übertragungsleitung zum anderen in dieser Weise
reflektiert, wobei er einen Strom von Impulsen mit der Periode des
Kurvenverlaufs des Taktgebers der Datenübertragung erzeugt, wie das
erwünscht ist. Impulse am ausgangsseitigen Ende der Übertragungsleitung
werden gegenüber denjenigen am eingangsseitigen Ende um die Hälfte der
Periode verzögert, was bewirkt, daß ihre Anstiegszeit an dem optimalen
Abtastzeitpunkt der Daten (Mittelpunkt jedes Zeitelementes für die
Datenübertragung) auftritt. Das ausgangsseitige Ende der
Übertragungsleitung ist mit einer Stromsenke abgeschlossen, um den
Eingangsruhestrom für den Emitterfolger zu liefern. Der Impulsstrom am
Ausgang der Übertragungsleitung wird durch Differenzieren des
Ausgangssignals des Puffers mit hoher Eingangsimpedanz in nutzbare
logische Pegel umgesetzt, um die Taktinformation ohne Rücksicht auf die
Amplitude zu bewahren und durch Umsetzen dieses differenzierten Signals
in logische Pegel mit dem Umsetzer, der einen Schwellwertdetektor mit
einem geringen Betrag an Hysterese enthält. Der Takt-Kurvenverlauf des
Umsetzers kann als Takt-Kurvenverlauf in einem Serien-Parallel-Umsetzer
zum Dekodieren der eintreffenden seriellen Daten benutzt werden.
-
Die Erfindung wird im einzelnen unten unter Bezugnahme auf die
zugehörigen Figuren beschrieben, von denen
-
Fig. 1 ein Zeitdiagramm ist, das die Wirkungsweise der Erfindung
erläutert,
-
Fig. 2 ein Schaltbild ist, das die wichtigsten Bestandteile der Erfindung
darstellt,
-
Fig. 3 ein Schaltbild ist, das die Polarität der übertragenen und
reflektierten Impulse auf der Übertragungsleitung darstellt,
-
Fig. 4 ein genaues Schaltbild der Erfindung ist.
-
Ein üblicher Flankendetektor wie der in US-A-4 689 528 beschriebene wird
benutzt, um Impulse zu erzeugen, die mit jedem Übergang der zu
dekodierenden Daten koinzident sind. Der Ausgangskurvenverlauf A nach
Fig. 1 des Flankendetektors wird dem Eingang eines Emitterfolgers 10 nach
Fig. 2 zugeführt, dessen Ausgang an eine Übertragungsleitung 12 mit
einer Laufzeitverzögerung von einer halben Periode des Taktgebers der
Datenübertragung angeschlossen ist. Es sei bemerkt, daß der Emitterfolger
für die reflektierten Impulse auf der Übertragungsleitung keine Last
darstellt. Der Impuls des Flankendetektors bei B in den Figuren 1 und 2
läuft die Übertragungsleitung entlang und kommt genau eine halbe
Taktperiode später am fernen Ende an, wo er bei C in den Figuren 1
und 2 reflektiert wird. Der Impuls wird in dieser Weise von einem Ende
der Übertragungsleitung zum anderen reflektiert, wobei er einen Strom von
Impulsen mit der Periode (T) des Taktgebers für die Datenübertragung
erzeugt. Die Impulse am ausgangsseitigen Ende der Übertragungsleitung
werden T/2 gegenüber denen am eingangsseitigen Ende verzögert, was
bewirkt, daß ihre Anstiegszeit beim optimalen Abtasten der Daten auftritt
(der Mittelpunkt jedes Zeitelementes für die Datenübertragung).
-
Das ausgangsseitige Ende der Übertragungsleitung ist mit einer Stromsenke
14 abgeschlossen, um für den Eingangsruhestrom des Emitterfolgers zu
sorgen. Es sei bemerkt, daß für ideale Komponenten die Impulse
unbegrenzt lange reflektiert werden. In der Praxis hat jedoch die
Übertragungsleitung einen inneren Verlust und der Ausgangspuffer 16
absorbiert einen geringen Betrag der Impulsenergie. Daher nimmt der
Impulszug mit der Zeit ab. In dem aufgebauten Modell (100 MHz
- Implementierung) blieben die Impulse bei einer nutzbaren Amplitude
während 200-250 Nanosekunden oder für 20-25 Taktperioden bestehen.
Daher ist es notwendig, sicherzustellen, daß die Daten sich zumindest so
oft ändern, um den Impulsstrom zu erneuern. Der Impulsstrom am Ausgang
der Übertragungsleitung wird in nutzbare Logikpegel umgesetzt durch
Differenzieren des Ausgangssignals des Puffers mit hoher
Eingangsimpedanz in einer Differenzierschaltung 18 (um die Zeitinformation
ohne Rücksicht auf die Amplitude zu bewahren) und durch Umsetzen dieses
differenzierten Signals in Logikpegel mit einem Umsetzer 20, der einen
Schwellwertdetektor mit einem geringen Betrag an Hysterese aufweist. Die
Hysterese verhindert auch das Umschalten des Ausgangspotentials bei
Abwesenheit von Impulsen. Der Takt des Umsetzers kann jetzt als der
Takt eines Serien-Parallel-Umsetzers benutzt werden, um die eintreffenden
seriellen Daten zu dekodieren.
-
Das Modell wurde aufgebaut unter Benutzung einer kurzen Länge eines
Koaxialkabels als Verzögerungsleitung , und EGL (Emittergekoppelte
Logik) - Pegel wurden wegen der geforderten Geschwindigkeit benutzt. Bei
anderen Anwendungen können andere Arten von Verzögerungselementen
und/oder unterschiedliche Logikpegel angezeigt sein. Ebenso kann eine
Diodenkopplung anstelle des Emitterfolgers verwendet werden.
-
Fig. 3 zeigt, wie die Verzögerungsleitung wiederhergestellte Taktimpulse
für sich selbst erzeugt, nachdem sie durch einen Eingangsimpuls des
Emitterfolgers erregt wurde. Der alleinige Zwecks des Puffers mit hoher
Eingangsimpedanz und der nachfolgenden Schaltung besteht darin, die
Spannungsimpulse am Ende der Verzögerungsleitung in ein nutzbares
logisches Signal umzusetzen, ohne diese Impulse in der Verzögerungleitung
groß zu stören.
-
Es wird Bezug genommen auf das Schaltbild der Erfindung nach Fig. 4.
Der Puffer 16 mit hoher Eingangsimpedanz (Puffer mit hoher Zein) besteht
aus einem üblichen Emitterfolger, dessen Ausgang die
Differenzierschaltung 18 speist, die aus einer üblichen Transimpedanz-Verstärkerstufe
besteht, die mit einem sehr kleinen (3,3 pF) Kondensator
wechselstrommäßig mit dem Ausgang des Puffers gekoppelt ist. Der Ausgang der
Differenzierschaltung speist den Schwellwertdetektor/Pegelumsetzer 20, der
aus einem üblichen Differenzverstärker mit Emitterfolgerausgang besteht,
der eine Vorspannung aufweist, um die EGL-Pegel zu liefern. Für einen
kleineren Betrag an Hysterese sorgt der 2K-Widerstand, der vom Ausgang
mit dem Eingang des Differenzverstärkers verbunden ist.
-
Zusammengefaßt stellt die Erfindung ein Verfahren zum Wiederherstellen
eines Taktsignals aus einem seriellen Datenstrom unter Benutzung einer
Übertragungsleitung bereit. Ein Flankendetektor wird benutzt, um Impulse
zu erzeugen, die mit jeder Übertragung der zu dekodierenden Daten
koinzident sind. Der Ausgang des Flankendetektors ist mit einem Eingang
eines Emitterfolgers verbunden, dessen Ausgang an eine
Übertragungsleitung angeschlossen ist. Die Übertragungsleitung besitzt
eine Laufzeitverzögerung, die der Hälfte der Periode des Kurvenverlaufs
des Taktgebers der Datenübertragung gleich ist. Ein Impuls des
Flankendetektors läuft die Übertragungsleitung entlang und kommt an
deren gegenüberliegenden Enden an, genau eine halbe Taktperiode später.
Der Impuls wird zwischen den Enden der Übertragungsleitung in einer
Weise reflektiert, die einen Strom von Impulsen mit einer Periode T des
Taktgebers der Datenübertragung erzeugt. Der Impulsstrom am Ausgang
der Übertragungsleitung wird in brauchbare Logikpegel umgesetzt durch
Differenzieren des Ausgangssignals des Puffers mit hoher
Eingangsimpedanz und durch Umsetzen der differenzierten Signale in
logische Pegel mit einem Umsetzer, der einen Schwellwertdetektor aufweist,
der einen geringen Betrag an Hysterese besitzt. Das Ausgangssignal des
Umsetzers wird als Taktsignal für einen Serien-Parallel-Wandler benutzt,
um den eintreffenden seriellen Datenstrom zu dekodieren.