DE3875484T2 - Asynchrones zeitmultiplex-kommunikationssystem. - Google Patents
Asynchrones zeitmultiplex-kommunikationssystem.Info
- Publication number
- DE3875484T2 DE3875484T2 DE8888902448T DE3875484T DE3875484T2 DE 3875484 T2 DE3875484 T2 DE 3875484T2 DE 8888902448 T DE8888902448 T DE 8888902448T DE 3875484 T DE3875484 T DE 3875484T DE 3875484 T2 DE3875484 T2 DE 3875484T2
- Authority
- DE
- Germany
- Prior art keywords
- buffer
- level
- clock frequency
- processing means
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 25
- 101150060434 PPC2 gene Proteins 0.000 claims description 10
- 102100033934 DNA repair protein RAD51 homolog 2 Human genes 0.000 claims description 7
- 101001132307 Homo sapiens DNA repair protein RAD51 homolog 2 Proteins 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 19
- 230000001934 delay Effects 0.000 description 12
- 101150044561 SEND1 gene Proteins 0.000 description 8
- 102100031437 Cell cycle checkpoint protein RAD1 Human genes 0.000 description 5
- 101001130384 Homo sapiens Cell cycle checkpoint protein RAD1 Proteins 0.000 description 5
- 230000011664 signaling Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- PBLQSFOIWOTFNY-UHFFFAOYSA-N 3-methylbut-2-enyl 4-methoxy-8-(3-methylbut-2-enoxy)quinoline-2-carboxylate Chemical compound C1=CC=C2C(OC)=CC(C(=O)OCC=C(C)C)=NC2=C1OCC=C(C)C PBLQSFOIWOTFNY-UHFFFAOYSA-N 0.000 description 2
- 101100112138 Mesembryanthemum crystallinum PPCA gene Proteins 0.000 description 2
- 101150012928 PPC1 gene Proteins 0.000 description 2
- 101100122529 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GON7 gene Proteins 0.000 description 2
- 101100028851 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PCK1 gene Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 102100020865 EKC/KEOPS complex subunit LAGE3 Human genes 0.000 description 1
- 101001137983 Homo sapiens EKC/KEOPS complex subunit LAGE3 Proteins 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- MOJZMWJRUKIQGL-XILRTYJMSA-N procyanidin C1 Chemical compound C1([C@@H]2[C@H](O)[C@H](C3=C(O)C=C(O)C=C3O2)C2=C3O[C@@H]([C@H](O)[C@H](C3=C(O)C=C2O)C=2C(O)=CC(O)=C3C[C@H]([C@H](OC3=2)C=2C=C(O)C(O)=CC=2)O)C=2C=C(O)C(O)=CC=2)=CC=C(O)C(O)=C1 MOJZMWJRUKIQGL-XILRTYJMSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Communication Control (AREA)
Description
- Übertragungssystem für ATM (Asynchronous Transfer Mode) mit mindestens einer Station, welche einen Zwischenspeicher und damit verbundene Verarbeitungsmittel enthält, wobei die Verarbeitungsmittel zu einer ausgesendeten Taktfrequenz Datenpakete in den Zwischenspeicher schreiben und zu einer empfangenen Taktfrequenz Datenpakete aus dem Zwischenspeicher lesen, und wobei die Verarbeitungsmittel weiterhin in der Lage sind, den realen Füllstand des Zwischenspeichers abzuschätzen, und die empfangene Taktfrequenz, in Abhängigkeit von dem somit abgeschätzten realen Füllstand, abzustimmen.
- Ein solches Übertragungssystem ist aus dem Stand der Technik bekannt, siehe die veröffentlichte französische Patentanmeldung 25769047. Darin wird die ausgesendete oder die empfangene Taktfrequenz direkt von Mitteln des abgeschätzten realen Füllstandes des Zwischenspeichers reguliert, so daß die Anzahl der auszuführenden Regulierungen übermäßig hoch sein kann, besonders wenn die Datenpakete in dem System abhängig sind von stochastischen Verzögerungen, die eine häufige Änderung des realen Paketfüllstandes des Zwischenspeichers hervorrufen. Solche stochastischen Verzögerungen sind in dem bekannten System nicht in Betracht gezogen.
- Ein Gegenstand der vorliegenden Erfindung ist, ein Übertragungssystem für ATM entsprechend der vorgenannten Art zu finden, welches es aber erlaubt, die Anzahl der Regulierungen der empfangenen Taktfrequenz erheblich zu erniedrigen, besonders wenn diese Pakete von stochastischen Verzögerungen des Systems abhängig sind.
- Gemäß einer charakteristischen Eigenschaft des vorliegendne Übertragungssystems sind die Verarbeitungsmittel in der Lage einen mittleren Paketfüllstand zu berechnen nachdem eine meßbare Zeit verstrichen ist, indem das Mittel von m aufeinanderfolgenden abgeschätzten realen Füllständen des Zwischenspeichers ermittelt wird und der somit erhaltene mittlere Paketfüllstand genutzt wird, um die empfangenen Taktfrequenz zu regulieren.
- Durch die Benutzung des mittleren Füllstandes anstelle des realen Füllstandes wurde der Einfluß stochastischer Verzögerungen auf diesen Füllstand von welchem die Datenpakete des Systems abhängig sein können, beträchtlich reduziert, infolgedessen die Anzahl der vorzunehmenden genauen Regulierungen der empfangenen Taktfrequenz des Benutzers zurückging.
- Eine weitere charakteristische Eigenschaft des vorliegenden Systems ist, daß die Verarbeitungsmittel die empfangenen Taktfrequenz mit Hilfe eines Maßes der gesendeten Taktfrequenz abstimmen, wobei das Maß von Frequenzmeßmitteln einer anderen Station, die die Datenpakete erzeugt, bestimmt wurde, und wobei die Datenpakete von dort aus in Form von Kontrollpaketen übermittelt wurden.
- Folglich ist eine Anfangssynchronisation von der genannten empfangenen Taktfrequenz mit der gesendeten Taktfrequenz der anderen Station ausgeführt.
- Das vorher genannte und andere Aspekte und Fakten der Erfindung werden offensichtlicher, und die Erfindung selbst wird besser zu verstehen sein durch die folgende Beschreibung einer Anwendung im Zusammenhang mit den begleitenden Figuren, welche zeigen:
- Fig. 1 stellt ein Übertragungssystem für ATM entsprechend der Erfindung dar;
- Fig. 2 zeigt ein Diagramm das die Arbeitsweise dieses Systems zeigt.
- Dieses Übertragungssystem für ATM enthält einen oder mehrere Knotenpunkte, die durch Mittel für Übertragungsleitungen verbunden sind, aber aus Gründen der Obersichtlichtkeit und Einfachheit, ist nur einer dieser Knoten bis ins Detail in der Zeichnung aufgeführt. Das System enthält ein Paket-Schaltnetzwerk PSN mit einer Vielzahl von Eingang- und Ausgangsterminals an welchen Benutzerstationen mit angeschlossenen Sende- und Empfangsschaltkreisen über verschiedene Übertragungsleitungen verbunden sind. In der Figur sind lediglich zwei Paar von Eingangs- und Ausgangsterminals I1, O1 und I2, O2 und zwei Stationen bzw. Benutzerstationen US1 und US2 mit angeschlossenen Sende- und Empfangsschaltkreisen SENDI, REC1; SEND2, REC2 gezeigt. Der Datenausgang DS1 und der Ausgang der gesendeten Taktfequenz CLS der Benutzerstation US1 sind verbunden mit dem Sendeschaltkreis SEND1, der mit dem Eingangsterminal I1 von PSN über die Übertragungsleitung IL1 verbunden ist, während das Ausgangsterminal O1 von PSN über die Übertragungsleitung OL1 mit dem Empfangschaltkreis REC1 verbunden ist, der mit der Dateneingabe DR1 von US1 verbunden ist. REC2 und SEND2 sind auf eine entsprechende Weise mit PSN und US2 verbunden.
- Da die Sendeschaltkreise SEND1 und SEND2 identisch ausgeführt sind, und da dies auch für die Empfangsschaltkreise REC1 und REC2 gilt, ist in der Fig. nur der Sendeschaltkreis SEND1 von US1 und der Empfangsschaltkreis REC2 von US2 im Detail dargestellt.
- Der Sendeschaltkreis SEND1 enthält ein Paketverarbeitungsmittel PPC1 und ein Frequenzmittel FMC, das einen Oszillator OSC (gemeinsam mit REC1 und SEND1), einen Dividierer DIV und einen Zähler CR enthält. Diese Mittel sind auf die gezeigten Art zwischen dem Datenausgang DS1 und dem Ausgang des ausgesendeten Taktfrequenz CLS der Benutzerstation US1 und dem Eingangsterminal I1 von PSN verbunden.
- Der Empfangsschaltkreis REC2 enthält einen Computer COMP, einen Paketverarbeitungsmittel oder Schaltkreis PPC2, eine Paketzwischenspeicher PFIFO und eine programmierbaren Oszillator POSC. Dieses Mittel und Speicher sind ebenfalls in der aufgezeigten Weise zwischen dem Ausgabeterminal O2 von PSN und dem Dateneingang DR2 und dem Eingang der empfangenen Taktfrequenz CLR der Benutzerstation US2 verbunden.
- Wenn die Benutzerstation US1 und US2 Daten austauschen möchten, werden während einer Signalisierungsphase zwei unidirektionale Verbindungen zwischen US1 und US2 aufgebaut. Dies erfolgt nach dem Austausch von Kontrollpaketen. Diese Verbindungen sind die folgenden:
- - von US1 nach US2 über SEND1, IL1, PSN, 0L2 und REC2;
- - von US2 nach US1 über SEND2, IL2, PSN, OL1 und REC1.
- Nach dem Ende dieser Signalisiderungsphase können die Stationen US1 und US2 mit dem Austausch von Daten beginnen. Der Datenstrom, der beispielsweise von der Station US1 gesendet wird, kommt an der dortigen Datenausgabe DS1 an, und wird zusammen mit der gesendeten Taktfrequenz des Benutzers zu dem Sendeschaltkreis SEND1 gesendet der mit US1 verbunden ist.
- Dort wird dieser Datenstrom in den Paketverarbeitungsschaltkreis PCC1 der von dem Frequenzsignal CLS gesteuert wird in Pakete transformiert und diese Datenpakete werden dann über die Übertragungsleitung IL1 dem Eingabeterminal I1 des Paket-Schaltnetzwerkes PSN zugeführt. Von dem Paket-Schaltnetzwerk PSN werden diese sogenannten Code-Pakete zu dem Ausgabeterminal O2 übertragen, und von dort aus werden sie über die Übertragungsleitung OL2 zu dem Paketverarbeitungsmittel PCC2 übertragen. Von dort aus werden sie über den Ausgang DP in dem Paketzwischenspeicher PFIFO gespeichert. Anschließend werden sie von dem PFIFO gelesen und in einen Datenstrom transformiert, beides unter der Kontrolle der empfangenen Taktfrequenz CLR unterstützt von dem programmierbaren Oszillator POSC. Dieser Datenstrom, der an dem Ausgang DR2 von PFIFO anliegt und diese Taktfrequenz CLR werden zum Schluß an den ebenso bezeichneten Eingängen DR2 und CLR der Benutzerstation US2 anliegen.
- Falls die übertragenen Daten asynchrone Daten sind, müssen die Benutzerstationen US1 und US2 synchronisiert werden. Außerdem ist dies nötig wenn diese Station synchrone Daten, z.B. Telefondaten mit 64 kbit/s, wie sie im folgenden aufgeführt werden austauschen wollen, weil in einem asynchronen System die Frequenz der empfangenen Taktfrequenz POSC in dem Empfangsschaltkreis REC nicht von dem eintreffenden Datenstrom zurückgewonnen werden kann. Synchrone Daten sollen als Datenstrom mit einer konstanten Datenrate verstanden werden. Zur Dämpfung der stochastischen Verzögerungen solcher Datenströme auf bestimmten Strecken, wird eine weitere Verzögerung in dem Zwischenspeicher PFIFO realisiert. Der Wert dieser zusätzlichen Verzögerung erfolgt beispielsweise entsprechend der Wahl der Verzögerung, wie in dem vorbenannten belgischen Patent erwähnt.
- Jedoch, wie bereits erwähnt, ist das Maß unzureichend, wenn sich die Frequenz der gesendeten Taktfrequenz des Benutzers CLS von der empfangenen Taktfrequenz des Benutzers CLR unterscheidet, auch wenn diese frequenzsignale die gleiche Frequenz haben, weil der Zwischenspeicher PFIFO leer oder überfüllt werden kann, was einen Informationsverlust zur Folge hätte.
- Die nachfolgend beschriebenen Synchronisiermittel synchronisieren das Frequenzsignal CLR mit dem Frequenzsignal CLS, welche nominal die gleiche Frequenz haben, z.B. 64 KHz. Dies geschieht während einer ersten Phase, indem eine Realisierung einer anfänglichen Synchronisation durch das Regulieren oder Angleichen der Frequenzen der empfangenen Taktfrequenz POSC in der Station US2 vorgenommen wird, und welche das Taktfrequenzsignal CLR in der Frequenz des Taktfrequenzsignal CLS liefert, wobei diese Frequenz oder ein Maß davon während dieser ersten Phase von der Station US1 zu der Station US2 gesendet wird. Während einer zweiten Phase wird eine genaue Angleichung der anfänglichen Synchronisation realisiert, indem ein Maß- und Regulationsalgorithmus ausgeführt wird. Letzterer besteht darin, daß der Paketfüllstand des Zwischenspeichers PFIFO, d.h. die Anzahl der darin befindlichen Pakete, in regelmäßigen Abständen abgeschätzt wird, und die Frequenz von CLR an die Basis davon angeglichen wird.
- Die erste Phase ist am Ende der vorher genannten Signalisierungsphase beendet. Während dieser ersten Phase wird die Frequenz des Taktfrequenzsignals CLS im Sendeschaltkreis SEND1 von Mitteln des Frequenzmeßmittels FMC gemessen, welche den Oszillator OSC, den Dividierer DIV und den Zähler CR beinhalten, wie vorher bereits erwähnt. Dies erfolgt durch Zurückführung, durch Division einer Zeitbasis mit einer Periode von zum Beispiel einer Sekunde von der Frequenz des Osziliators OSC. Während dieser Periode zählt der Zähler CR die Anzahl der Perioden der gesendeten Taktfrequenz CLS des Benutzers.
- In anderen Worten, die Frequenz dieses Taktfrequenzsignals CLS ist gemessen und ist zum Beispiel gleich mit P Perioden pro Sekunde. Dieser Wert wird zu dem Paketverarbietungsmittel PPC1 transferiert, welcher als Folge davon ein Kontrollpaket zusammensetzt, dessen Daten aus dem Frequenzwert P zusammengesetzt sind. Dieses Kontrollpaket wird über das Paket-Schaltnetzwerk PSN übertragen zu dem Paketverarbeitungsmittel PCC2 und wird darin verarbeitet. Der Frequenzwert P, den dieses Paket beinhaltet wird zu dem Computer COMP übertragen, welcher den Wert nutzt, um die Frequenz des programmierbaren Oszillators POSC in der Art anzugleichen, daß es gleich mit P Perioden pro Sekunde wird, d.h. gleich der Frequenz von OSC.
- Die vorher beschriebene anfängliche Synchronisation der Taktfrequenzen CLS und CLR ist nicht perfekt, d.h. infolge von Fehlern in der Frequenzmessung von CLS und die begrenzte Genauigkeit des Oszillators infolge von Alter und Temperatur. Dies ist der Grund der genauen Regulierung, die während der zweiten Phase ausgeführt wird, wie später noch beschrieben wird.
- Während der zweiten Phase, welche sofort startet, wenn Datenpakete sich in dem Zwischenspeicher PFIFO befinden, erhält der Computer COMP, und ein spezieller bidirektionaler Zähler CR1, von dem Zwischenspeicher zu jedem Zeitpunkt an dem ein Paket in diesem Speicher eintrifft ein Signal, ebenso wenn ein Paket den Schaltkreis verläßt, der Schaltkreis wird gelesen unter der Kontrolle der Taktfrequenz CLR.
- Auf diesem Weg weiß der Computer aus dem Inhalt von CR1 die Anzahl der Pakete Xi die momentan in dem Zwischenspeicher sind, d.h. den wahren Füllstand dieses Zwischenspeichers. Die Variationen von dem Füllstand sind nicht nur infolge der Differenz zwischen den Frequenzen der empfangenen und gesendeten Taktfrequenzsignale CLS und CLR, sondern auch wegen der stochastischen Verzögerungen der Pakete während deren Übertragung über das System gegeben.
- Würden diese stochastischen Verzögerungen nicht existieren, könnte der Computer COMP die frequenz des Taktfrequenzsignals CLR folgendermaßen regulieren.
- In der Annahme, daß n der nominale Wert von Xi ist, ist ein mögliche Serie von Werten für Xi, beispielsweise
- ..., n, ..., n, n+1, ..., n+1, n+2, ..., n+2
- Jedesmal wenn ein Paket den Zwischenspeicher verläßt, d.h. nach jeder Paket-Lese-Periode, schätzt der Computer ab, ob sich der Füllstand Xi dieses Zwischenspeichers um eine Einheit geändert hat oder nicht und mißt die Zeit y, d.h. gemessen in Paket-Lese-Perioden, zwischen den Wechseln von diesem Füllstand, auf der einen Seite von n zu n+1 und auf der anderen Seite von n+1 zu n+2. Folglich erlangt man ein Maß von der Differenz zwischen den Frequenzen von CLS und CLR. Wenn diese Frequenzdifferenz zum Beispiel sich auf Z erhöht, dargestellt in einem Bruch zu dem nominalen Wert von CLR, dann kann der Computer den Füllstand des Zwischenspeichers PFIFO zurückbringen auf den nominalen Wert n, indem die Taktfrequenz POSC gewechselt wird, ausstattend CLR, mit -2Z während eines Zeitintervalles 2 y.
- Dieser Maß- und Regulationsalgorithmus ist nicht nur eingefügt für den Fall von der Nichtexistenz stochastischer Verzögerungen, weil sich der Wert Xi dann zu oft ändert und weil dies dann jedes Mal zu einer Angleichung der Taktfrequenz CLR fuhren würde. Das Prinzip dieses Maß- und Regulationsalgorthmus, d.h. die Abschätzung der Wechsel der Füllstandes des Zwischenspeichers PFIFO und die Messung der Zeit zwischen zwei solchen Wechseln, kann auch für dne Fall von stochastischen Verzögerungen beibehalten werden.
- Um den Einfluß von diesen stochastischen Verzögerungen auf den Maß- und Regulationsalgorithmus beträchtlich zu reduzieren, und um nicht gezwungen zu werden mehrere Abschätzungen der Zeit CLR vorzunehmen, wurde die Benutzung des mittleren Füllstandes in diesem Algorithmus, d.h. das Mittel von Xi anstelle des realen Füllstandes Xi, überlegt. Sicherlich wird für diesen Fall der Maß- und Regulationsalgorithmus weniger empfindlich für Variationen von Xi infolge von stochastischen Verzögerungen.
- Jedoch ist, die reale Wahrscheinlichkeitsverteilung von Xi unbekannt, so daß auch weder das reale Mittel Xg noch die reale Standardabweichung von dieser Wahrscheinlichkeitsteilung bekannt ist.
- Eine gute Approximation von Xg kann erreicht werden, indem das Mittel X von in aufeinanderfolgenden Füllständen Xi errechnet wird, während einer zu messenden Zeit gleich mit m Paketfüllungsperioden, wobei m genügend groß sein muß, wie später noch erklärt wird.
- Da sich die Frequenzen der Taktfrequenz oder des Taktfrequenzsignals CLS und CLR nur geringfügig unterscheiden, ist die Zeitperiode während der eine Variation um eine Einheit des mittleren Füllstandes eintreten kann relativ groß, verglichen zu der Meßzeit. Aus diesem Grund kann sich der Füllstand nicht um mehr als eine Einheit während solch einer Meßzeit verändern und die Variationen von diesen Füllständen sind folglich nur auf stochastischen Verzögerungen begründet.
- Aus diesen Gründen und falls man das reale Mittel Xg von Xi kennen würde, würde man in der Lage sein, die Variation um eine Einheit des realen mittleren Füllstandes Xg mittels einer Rechnung zu ermitteln, abhängig davon, ob die folgende Gleichung erfüllt ist oder nicht
- Xg > = q + 1/2 (1)
- worin q der reale, mittlere Füllstand ist, der nach einer vorhergehenden Rechnung angenommen wird und der eine ganze Zahl ist, und mit der Annahme, daß der neue mittlere Füllstand
- q ± 1 ist, falls Xg > = q + 1/2
- angenommen, daß der neue mittlere Füllstand q gleich dem vorhergehenden ist, wenn
- Xg < q ± 1/2.
- Im folgenden wird lediglich, aus Einfachheitsgründen, das Plus-Zeichen angenommen. Wie bereits erwähnt ist Xg nicht bekannt. Wenn aber der Wert von m genügend groß gewählt wird - was hier der Fall ist, wie später noch klar wird - so wird die Wahrscheinlichkeitsverteilung des Mittels von X zu einer normalen Verteilung tendieren, es wird die Verteilung ein Mittel und eine Variante haben, welche entsprechend gleich mit Xg und S²/m ist. Hierbei sind Xg das Mittel und S die Standardabweichung von der realen Wahrscheinlichkeitsverteilung. Die Standardabweichung s aus jeder Serie Xi's hierin ist eine genaue Schätzung von S und kann deshalb anstelle von S benutzt werden. Anstelle den realen mittleren Füllstand Xg und die reale Standardabweichung zu benutzen, kann der Computer folglich mit dem berechneten mittleren Füllstand und mit der Standardabweichung s operieren.
- Anstelle die Gleichung (1) während der Ausführung des Maß- und Regulationsalgorithmus zu überprüfen, sollte der Computer nach jeder Meßzeit welche m Paket-Lese-Perioden enthält, kontrollieren, ob
- X > = p + 1/2 (2)
- mit X und p gleich entsprechend dem neu berechnedten Füllstand und dem Füllstand, der nach einer vorangegangenen Rechnung bestimmt wurde, und bei der p gleich einer ganzen Zahl ist. In Wahrheit überprüft der Computer, ob
- X > = p + 1/2 - D (3)
- ist, mit D gleich einer Sicherheitsgrenze. Die Begründung dafür wird später geliefert.
- Genauer untergliedert:
- - falls X > = a - D ist, mit a = p + 1/2, dann wird der Computer daraus schließen, daß der mittlere Füllstand um eine Einheit sich verändert hat, und daß p der neue anzunehmende Füllstand ist;
- - falls X < a - D, dann wird er daraus schießen, daß der mittlere Füllstand sich nicht um eine Einheit verändert hat, und daß der anzunehmende Füllstand noch p ist.
- Jedoch, während dieser Ausführung treten Fehler auf die begründet sind in dem theoretischen Fall, welcher darin besteht zu überprüfen, ob das reale Mittel Xg den Wert a überschnitten hat oder nicht.
- Ein erster möglicher Fehler ist daß, obwohl Xg > a ist, abgeschätzt wird, daß
- X < a - D (4)
- ist.
- Der ungünstigste Fall ist offensichtlich, daß diese Schätzung ausgeführt wird, falls Xg = a ist.
- Ein zweiter möglicher Fehler ist daß, obwohl Xg < a ist, abgeschätzt wird, daß
- X > = a - D (5)
- ist.
- Die Wahrscheinlichkeiten R1 und R2 für das Auftreten dieser Fehler kann folgendermäßen berechnet werden, weil - wie bereits erwähnt - die Verteilung von X eine normale Verteilung ist, falls m genügend groß ist. Wenn F die normale kumulative Verteilungsfunktion ist, ist R1 gegeben durch
- Wie bereits erwähnt, tritt der schlechteste Fall ein, wenn abgeschätzt wird, daß X < a - D ist, obwohl Xg = a ist. Falls dies der Fall ist, folgt aus Gleichung (6), daß
- worin F&supmin;¹ die inverse Funktion zu F ist.
- Wie bereits vorher erwähnt, kann s durch S ersetzt werden. Vielmehr, falls vorausgesetzt wird, daß die Maximalabweichung, die ein Paket unterschreiten kann, schmaler ist als die halbe verstreichende Zeit zwischen dem Empfang von zwei solchen Paketen,kann der reale Füllstand Xi von dem Zwischenspeicher sich nicht mehr als eine Einheit ändern, während der Meßzeit. Der Maximalwert von s ist dafür gleich 1/2. Weil dieser Maximalwert nur in der Nähe eines Wechsels des Füllstandes auftritt und weil gerade diese Wechsel von Bedeutung sind, hat die Austauschung von s für dieses Maximum keinen nennenswerten Einfluß. Vielmehr auf diese Weise wird die Beanspruchung des Computers reduziert, weil nicht nach jeder Messung der Wert von s berechnet werden muß.
- Aus diesem Grund, wird 1/2 in Gleichung (7) für S eingesetzt, so daß, falls R1 zum Beispiel auf den Wert 0.001 beschränkt ist, aus Gleichung (7) folgt daß
- woraus folgt, daß D und m voneinander abhängig sind.
- Die Wahrscheinlichkeit R2 kann folgendermaßen geschrieben werden:
- Aus Gleichung (6) und (9) kann erreicht werden, daß wenn Xg = a - 2D der Wert von R2 gleich dem Wert (0.0001) ist oder gleich R1 für Xg = a. Auf der anderen Seite, ist der Wert von R2 für Xg = a gleich 1 - R1, d.h. 0.9999.
- Die Kurve der Wahrscneinlichkeit P' (Xg > = a) welche auf der Basis des Maß und Regulationsalgorithmus angenommen wird, für Xg > = a ist in fig. 2 aufgezeigt.
- Daraus folgt, daß diese Wahrscheinlichkeit:
- - ist gleich 99.9 % für Xg = a;
- - wächst an zu 0,1 % für Xg = a - 2D;
- - ist gleich 50 % für D = 0.
- Falls die Sicherheitsgrenze D bei der Ausführung des Maß- und Regulationsalgorithmuses genutzt wird, schätzt der Computer folglich mit einer Wahrscheinlichkeit von 99.9 % anstelle einer Wahrscheinlichkeit von 50 % ab (ohne den Einsatz von D), daß Xg > = a ist falls X > = a - D gefunden wird.
- Aus der gezeigten Kurve kann ebenfalls gefolgt werden, daß:
- - falls Xg < a - 2 D ist, wird fast nie darauf geschlossen, daß Xg > = a;
- - falls Xg > = a ist, wird fast immer darauf geschlossen, daß Xg > = a ist.
- In anderen Worten, das Auftreten von Xg > = a ist nur für Werte von Xg unsicher, falls die sich zwischen a und a - 2D bewegen.
- Aus dem Vorangegangenen folgt, daß der Computer bei der Ausführung des Maß- und Regulationsalgorithmus das Anwachsen um eine Einheit des Füllstandes des Zwischenspeichers PFIFO abschätzen kann, mit einer maximalen Ungenauigkeit von 2D. Seit der Computer diese Abschätzung nach jeder m-ten Paket-Lese-Periode ausführt, kann eine Zeit von annähernd m solchen Perioden seit dem abgeschätzten Wechsel verstrichen sein. In anderen Worten, die gemessene Zeit, z.B. t1 dargestellt in Paket-Lese-Perioden, ist ungenau mit einem maximalen Fehler gleich m, ebenfalls dargestellt in Paket-Lese-Perioden.
- Der Computer führt eine solche Zeitmessung jedesmal wenn ein Wechsel aufgefunden wurde aus und wenn zwei aufeinanderfolgende Wechsel in dem gleichen Sinn eingetreten sind, mißt er die Zeit y = t2 - t1 zwischen zwei Wechseln.
- Folglich nimmt er keine Messung vor, wenn diese zwei Wechsel in unterschiedlichem Sinn eintreten, weil für diesen Fall eine Rgulierung automatisch vorgenommen wird. Weil beide Fehler 2D und m vor jedem dieser Messungen in dem gleichen Sinn eintreten, sind 2D und in auch die Fehler des gemessenen Wertes y. Das bedeutet, daß der totale relative Fehler R von dem Wert y durch
- R = 2D + m/y (10)
- gegeben ist.
- Unter Berücksichtigung der Gleichung (8) wird aus Gleichung (10)
- Aus dieser Gleichung folgt, daß der Maximalwert M von m, d.h. der Wert bei dem der relative Fehler R minimal wird, gegeben ist durch
- M = 1.339 y 2/3 (12)
- Das bedeutet, daß der Maximalwert M von m abhangig ist von dem gemessenen Wert y, ausgedrückt in Paket-Lese-Perioden. Weil y einerseits anzeigt, nach wievielen solcher Perioden ein Wechsel von einem Paket des Füllstandes des Zwischenspeichers detektiert wird und weil auf der anderen Seite man die Frequenzdifferenz von OSC und POS korrespondierend zu solch einer Paket-Lese-Periode, die Frequenz-Differenz der Taktfrequenzzeiten kann hergeleitet werden, von der Messung von y und folglich kann es korrigiert werden durch eine Schätzung der empfangenen Taktfrequenz POS. Der Wert M von m sollte ausgesucht werden für die Werte von y, die am häufigsten auftreten und wenn einmal dieser Wert von y ausgewählt wurde, bestimmt sich der Wert von D durch Mittel nach der Formel (8).
- Während die Prinzipien der Erfindung im Zusammenhang mit spezifischen Apparaten beschrieben worden sind, muß klar verstanden werden, daß die Beschreibung lediglich für ein Beispiel aufgeführt wurde und nicht den vollen Umfang der Erfindung wiedergibt.
Claims (12)
1. Übertragungssystem für ATM (Asynchronous Transfer Mode) mit
mindestens einer Station (US2, REC2, SEND2), welche einen
Zwischenspeicher (PFIFO) und damit verbundene Verarbeitungsmittel
(PPC2, COMP) enthält, wobei die Verarbeitungsmittel zu einer
ausgesendeten Taktfrequenz (OSC, CLS) Datenpakete in den
Zwischenspeicher schreiben, und zu einer empfangenen Taktfrequenz
(POSC, CLR) Datenpakete aus dem Zwischenspeicher lesen, und wobei
die Verarbeitungsmittel weiterhin in der Lage sind, den realen
Füllstand des Zwischenspeichers abzuschätzen, und die empfangene
Taktfrequenz, in Abhängigkeit von dem somit abgeschätzten realen
Füllstand, abzustimmen,
gekennzeichnet dadurch,
daß die Verarbeitungsmittel (PPC2, COMP) in der Lage sind, einen
mittleren Paket-Füllstand (X) zu berechnen, nachdem eine meßbare
Zeiteinheit verstrichen ist, indem das Mittel von m
aufeinanderfolgenden, abgeschätzten realen Füllständen des
Zwischenspeichers (PFIFO) ermittelt wird, und der somit erhaltene
mittlere Paket-Füllstand genutzt wird, um die empfangene
Taktfrequenz (POSC, CLR) abzustimmen.
2. Übertragungssystem nach Anspruch 1, gekennzeichnet dadurch, daß
die meßbare Zeiteinheit gleich der Periode ist, während der m Pakete
aus dem Zwischenspeicher gelesen werden.
3. Übertragungssystem nach Anspruch 1, gekennzeichnet dadurch, daß
die Verarbeitungsmittel (PPC2, COMP) in der Lage sind, das Auftreten
einer Änderung des mittleren Füllstandes (X) von einem
vorherbestimmten Wert abzuschätzen, die Zeit (y) zwischen zwei
solchen, aufeinanderfolgenden Änderungen zu messen, und die
empfangene Taktfrequenz (POSC, CLR) in Abhängigkeit von der
gemessenen Zeit (y) abzustimmen.
4. Übertragungssystem nach Anspruch 1, gekennzeichnet dadurch, daß
die Verarbeitungsmittel (PPC2, COMP) in der Lage sind, das Auftreten
einer Änderung des realen Füllstandes (Xi) von einem
vorherbestimmten Wert (1) abzuschätzen, die Zeit (y) zwischen zwei
solchen, aufeinanderfolgenden Änderungen zu messen, und die
empfangene Taktfrequenz (POSC, CLR) in Abhängigkeit von der
gemessenen Zeit (y) abzustimmen.
5. Übertragungssystem nach Anspruch 3 oder 4, gekennzeichnet
dadurch, daß der vorherbestimmte Wert gleich 1 ist.
6. Übertragungssystem nach Anspruch 3 oder 4, gekennzeichnet
dadurch, daß die Verarbeitungsmittel (PPC2, COMP) die Zeit (y)
zwischen zwei aufeinanderfolgenden Änderungen des realen (Xi) oder
des mittleren (X) Füllstandes messen, wenn zwei Änderungen in der
gleichen Richtung eintreten.
7. Übertragungssystem nach Anspruch 3, gekennzeichnet dadurch, daß
das System von der Art ist, daß die Änderung des mittleren
Füllstandes (X) während der meßbaren Zeiteinheit im Allgemeinen
gleich 1 ist, und daß zu jeder Zeit die Verarbeitungsmittel (PPC2,
COMP) feststellen, daß der berechnete mittlere Füllstand (X) den
vorherigen mittleren Füllstand (P) um wenigstens 1/2 überschreitet,
oder nicht überschreitet, was voraussetzt, daß der neue mittlere
Füllstand plus 1 (P+1) ist, beziehungsweise gleich dem vorherigen
mittleren Füllstand ist.
8. Übertragungssystem nach Anspruch 3, gekennzeichnet dadurch, daß
das System von der Art ist, daß die Änderung des mittleren
Füllstandes (X) während der meßbaren Zeiteinheit im Allgemeinen
gleich 1 ist, und daß zu jeder Zeit die Verarbeitungsmittel (PPC2,
COMP) feststellen, daß der berechnete mittlere Füllstand den
vorherigen Füllstand (P) um wenigstens 1/2-D überschreitet, oder
nicht überschreitet, was voraussetzt, daß der neue mittlere
Füllstand gleich den vorherigen mittleren Füllstand plus 1 (P+1)
ist, beziehungsweise gleich dem vorherigen mittleren Füllstand ist,
für D gleich einem Toleranzbereich.
9. Übertragungssystem nach Anspruch 8, gekennzeichnet dadurch, daß
D proportional zu m ist.
10. Übertragungssystein nach Anspruch 9, gekennzeichnet dadurch, daß
m so ausgewählt wird, daß in proportional zu y x 2/3 ist, mit y
gleich der meßbaren Zeiteinheit.
11. Übertragungssystem nach Anspruch 1, gekennzeichnet dadurch, daß
die Verarbeitungsmittel (PPC2, COMP) mit dem Zwischenspeicher
(PFIFO) verbunden sind, und daß die Verarbeitungsmittel einen
bidirektionalen Zähler (CR1) enthalten, welcher zu jedem Zeitpunkt
zu dem ein Datenpaket aus dem Zwischenspeicher gelesen oder
hineingeschrieben wird, weitergezählt wird, infolge dessen, der
Status des Zählers den realen Paket-Füllstand (Xi) des
Zwischenspeichers angibt.
12. Übertragungssystem nach Anspruch 1, gekennzeichnet dadurch, daß
die Verarbeitungsmittel (PPC2, COMP) die empfangene Taktfrequenz
(POSC, CLR) mit Hilfe des Maßes (P) der ausgesendeten Taktfrequenz
(OSC, CLS) abstimmen, wobei das Maß in einer anderen Station von
einem Frequenzmeßmittel (FMC) bestimmt wird, wobei Datenpakete
generiert und von dort in Form von Kontrollpaketen übertragen werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE8700282A BE1000415A7 (nl) | 1987-03-18 | 1987-03-18 | Asynchroon op basis van tijdsverdeling werkend communicatiesysteem. |
PCT/EP1988/000178 WO1988007297A1 (en) | 1987-03-18 | 1988-03-05 | Asynchronous time division communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3875484D1 DE3875484D1 (de) | 1992-11-26 |
DE3875484T2 true DE3875484T2 (de) | 1993-04-15 |
Family
ID=3882577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8888902448T Expired - Lifetime DE3875484T2 (de) | 1987-03-18 | 1988-03-05 | Asynchrones zeitmultiplex-kommunikationssystem. |
Country Status (10)
Country | Link |
---|---|
US (1) | US5027351A (de) |
EP (1) | EP0365526B1 (de) |
JP (1) | JPH02502776A (de) |
AT (1) | ATE81741T1 (de) |
AU (1) | AU607475B2 (de) |
BE (1) | BE1000415A7 (de) |
DE (1) | DE3875484T2 (de) |
ES (1) | ES2006602A6 (de) |
FI (1) | FI96470C (de) |
WO (1) | WO1988007297A1 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3842694A1 (de) * | 1988-12-19 | 1990-06-21 | Standard Elektrik Lorenz Ag | Demultiplexer mit schaltung zur verringerung des wartezeitjitters |
US5317570A (en) * | 1990-07-16 | 1994-05-31 | Kabushiki Kaisha Toshiba | System and method for learning transmission band of multiplex packet |
KR100236506B1 (ko) * | 1990-11-29 | 2000-01-15 | 퍼킨-엘머시터스인스트루먼츠 | 폴리머라제 연쇄 반응 수행 장치 |
US5214691A (en) * | 1991-09-26 | 1993-05-25 | Ipc Information Systems, Inc. | Key telephone system with virtual private lines |
US5577075A (en) * | 1991-09-26 | 1996-11-19 | Ipc Information Systems, Inc. | Distributed clocking system |
US5379280A (en) * | 1991-09-26 | 1995-01-03 | Ipc Information Systems, Inc. | Conferencing system for distributed switching network |
US5623489A (en) * | 1991-09-26 | 1997-04-22 | Ipc Information Systems, Inc. | Channel allocation system for distributed digital switching network |
US5237571A (en) * | 1991-09-26 | 1993-08-17 | Ipc Information Systems, Inc. | Broadcast system for distributed switching network |
US5255264A (en) * | 1991-09-26 | 1993-10-19 | Ipc Information Systems, Inc. | Distributed control switching network for multi-line telephone communications |
FR2682244B1 (fr) * | 1991-10-04 | 1995-01-13 | Cit Alcatel | Dispositif de synchronisation pour equipement d'extremite d'un reseau de telecommunications numerique a transfert en mode asynchrone. |
EP0645914A1 (de) * | 1993-09-20 | 1995-03-29 | ALCATEL BELL Naamloze Vennootschap | Knotenpunkt für Telekommunicationsnetz |
SE515201C2 (sv) * | 1993-11-26 | 2001-06-25 | Ericsson Telefon Ab L M | Förfarande och anordning för klocksignalgenerering |
IT1265424B1 (it) * | 1993-12-22 | 1996-11-22 | Alcatel Italia | Metodo e disposizione ciruitale di realizzazione della funzione di hpa negli apparati sdh |
GB9410943D0 (en) * | 1994-06-01 | 1994-07-20 | Newbridge Networks Corp | Clock recovery unit |
NL9401696A (nl) * | 1994-10-14 | 1996-05-01 | Nederland Ptt | Bufferuitleesbesturing van ATM ontvanger. |
DE19511332A1 (de) * | 1995-03-28 | 1996-10-02 | Sel Alcatel Ag | Breitbandverteilsystem und Verfahren dazu |
DE69633719T2 (de) * | 1996-01-12 | 2005-11-24 | Koninklijke Philips Electronics N.V. | Sender und verfahren zur übertragung eines breitbandigen, digitalen informationssignals |
GB9606084D0 (en) * | 1996-03-22 | 1996-05-22 | D2B Systems Co Ltd | Data frame buffering |
US5761203A (en) * | 1996-04-04 | 1998-06-02 | Lucent Technologies Inc. | Synchronous and asynchronous recovery of signals in an ATM network |
FR2761494B1 (fr) * | 1997-03-28 | 1999-12-03 | Thomson Multimedia Sa | Interface de regulation de debit pour l'enregistrement et/ou la lecture de donnees numeriques |
DE69735527D1 (de) * | 1997-05-02 | 2006-05-11 | Lsi Logic Corp | Digitales Verfahren zur adaptiven Taktrückgewinnung |
US6876678B1 (en) | 1999-02-04 | 2005-04-05 | Cisco Technology, Inc. | Time division multiplexing method and apparatus for asynchronous data stream |
JP2001016256A (ja) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | インターネットテレフォニーシステム |
DE19937245A1 (de) * | 1999-08-06 | 2001-02-15 | Siemens Ag | Synchronisierungsverfahren und -system für Taktquellen bei insbesondere paketvermittelnden Kommunikationssystemen |
AUPQ896300A0 (en) * | 2000-07-24 | 2000-08-17 | Nec Australia Pty Ltd | A clock synchronisation method for usb sink devices |
WO2004034619A2 (en) * | 2002-10-09 | 2004-04-22 | Acorn Packet Solutions, Llc | System and method for rate agile adaptive clocking in a packet-based network |
KR20060125678A (ko) * | 2003-08-05 | 2006-12-06 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 버퍼 관리 시스템, 디지털 오디오 수신기, 헤드폰들,확성기, 버퍼 관리 방법 |
MY149811A (en) | 2004-08-30 | 2013-10-14 | Qualcomm Inc | Method and apparatus for an adaptive de-jitter buffer |
US8085678B2 (en) | 2004-10-13 | 2011-12-27 | Qualcomm Incorporated | Media (voice) playback (de-jitter) buffer adjustments based on air interface |
US8155965B2 (en) | 2005-03-11 | 2012-04-10 | Qualcomm Incorporated | Time warping frames inside the vocoder by modifying the residual |
US8355907B2 (en) | 2005-03-11 | 2013-01-15 | Qualcomm Incorporated | Method and apparatus for phase matching frames in vocoders |
US8208500B2 (en) * | 2009-12-30 | 2012-06-26 | Nxp B.V. | Low-jitter end-to-end latency control scheme for isochronous communications based on transmitter timestamp information |
CN106792148A (zh) * | 2016-12-09 | 2017-05-31 | 广东威创视讯科技股份有限公司 | 一种提高图像流畅度的方法及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55127745A (en) * | 1979-03-26 | 1980-10-02 | Hitachi Denshi Ltd | Bit buffer system |
FR2482806A1 (fr) * | 1980-05-19 | 1981-11-20 | France Etat | Procede et dispositif de synchronisation de signal numerique |
FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
US4569042A (en) * | 1983-12-23 | 1986-02-04 | At&T Bell Laboratories | Time measurements in a transmission path |
FR2579047B1 (fr) * | 1985-03-15 | 1992-04-30 | Cochennec Jean Yves | Procede de synchronisation par rattrapage de frequence et dispositif de mise en oeuvre du procede |
BE903261A (nl) * | 1985-09-19 | 1986-03-19 | Bell Telephone Mfg | Data communicatiesysteem |
EP0215526B1 (de) * | 1985-09-19 | 1991-05-08 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Datenübertragungssystem |
BE1000414A7 (nl) * | 1987-03-18 | 1988-11-22 | Bell Telephone Mfg | Asynchroon op basis van tijdsverdeling werkend communicatiesysteem. |
NL8801120A (nl) * | 1988-04-29 | 1989-11-16 | At & T & Philips Telecomm | Kruispuntschakelaar voor het doorschakelen van pakketten. |
-
1987
- 1987-03-18 BE BE8700282A patent/BE1000415A7/nl not_active IP Right Cessation
-
1988
- 1988-03-05 AT AT88902448T patent/ATE81741T1/de not_active IP Right Cessation
- 1988-03-05 EP EP88902448A patent/EP0365526B1/de not_active Expired
- 1988-03-05 JP JP63502419A patent/JPH02502776A/ja active Pending
- 1988-03-05 WO PCT/EP1988/000178 patent/WO1988007297A1/en active IP Right Grant
- 1988-03-05 DE DE8888902448T patent/DE3875484T2/de not_active Expired - Lifetime
- 1988-03-05 AU AU13952/88A patent/AU607475B2/en not_active Ceased
- 1988-03-18 ES ES8800843A patent/ES2006602A6/es not_active Expired
-
1989
- 1989-09-11 FI FI894275A patent/FI96470C/fi not_active IP Right Cessation
- 1989-09-18 US US07/415,274 patent/US5027351A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5027351A (en) | 1991-06-25 |
AU1395288A (en) | 1988-10-10 |
FI96470C (fi) | 1996-06-25 |
FI894275A0 (fi) | 1989-09-11 |
FI96470B (fi) | 1996-03-15 |
ES2006602A6 (es) | 1989-05-01 |
WO1988007297A1 (en) | 1988-09-22 |
ATE81741T1 (de) | 1992-11-15 |
DE3875484D1 (de) | 1992-11-26 |
EP0365526A1 (de) | 1990-05-02 |
AU607475B2 (en) | 1991-03-07 |
BE1000415A7 (nl) | 1988-11-22 |
EP0365526B1 (de) | 1992-10-21 |
JPH02502776A (ja) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3875484T2 (de) | Asynchrones zeitmultiplex-kommunikationssystem. | |
DE69532787T2 (de) | Synchronisation mit konstanter Bitrate für auf Datenpaketen basierende Telekommunikationsnetze | |
DE4320137B4 (de) | Synchronisation von Tageszeituhren in einem verteilten Verarbeitungsnetzwerksystem | |
DE60037008T2 (de) | Verfahren und vorrichtung zur synchronisierung | |
DE60132959T2 (de) | System und Verfahren zur Taktsynchronisierung für ein USB-Zielgerät | |
EP0529127B1 (de) | Anordnung zur Bitratenüberwachung in ATM-Netzen | |
DE69116538T2 (de) | Vorrichtung zur Übertragung von Signalisierungsdaten in einem asynchronen Netz, insbesondere ATM-Netz, wobei diese Daten kanalweise in einem Multirahmen zusammengefasst und synchron, ausserhalb des Bandes übertragen werden | |
DE69734415T2 (de) | SDH-Desynchronisierer | |
EP0529351B1 (de) | Anordnung zur Bitratenüberwachung in ATM-Netzen | |
DE19709258B4 (de) | Rückkopplungssteuerverfahren und zugehörige Vorrichtung in einem ATM-Schaltsystem | |
DE69836157T2 (de) | Verfahren und Vorrichtung zum Demultiplexen digitaler Signalströme | |
EP0503732B1 (de) | Übertragungsverfahren und -system für die digitale Synchron-Hierarchie | |
DE69732398T2 (de) | System zur Verkehrssteuerung und Überlastregelung für Paketnetzwerke | |
DE102021205793A1 (de) | Genauigkeit des zeitstempels auf der empfangsseite | |
DE4110933A1 (de) | Uebertragungssystem fuer die synchrone digitale hierachie | |
DE69838693T2 (de) | Taktdatenübertragungssystem für ATM-Adaptierungsschicht vom Type 1(AAL 1) | |
DE4326771A1 (de) | Übertragungssystem | |
DE19515344A1 (de) | Synchrones digitales Übertragungssystem | |
DE69833782T2 (de) | Synchronisiation in einem atm über stm nachrichtenübertragungsnetzwerk | |
DE68921706T2 (de) | Synchrone Multiplexübertragungseinrichtung. | |
EP0777351B1 (de) | Synchrones digitales Übertragungssystem | |
DE60208226T2 (de) | Verfahren und vorrichtung zur synchronisierung digitaler daten | |
DE19531611C1 (de) | Verfahren und Anordnung zum Anpassen der Übertragungsbitrate einer nach dem asynchronen Transfermodus arbeitenden Datenmultiplexeinrichtung | |
EP0963069B1 (de) | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem | |
DE1946780C2 (de) | Verfahren zur Veränderung der Informationspaketsendezeit bei einem Nachrichtenübertragungssystem mit Vielfachzugriff im Zeitmultiplex über Satelliten und Vorrichtung zur Durchführung dieses Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |