-
Die vorliegende Erfindung betrifft einen
Digitaldatenprozessor und insbesondere einen solchen Prozessor, der eine
Einheit zum Entmischen einer Datensequenz hat, die vermischt
eingegeben worden ist.
-
Um die Fehlerrate von Information zu verringern, die
übertragen oder reproduziert werden soll, wird in weitem Umfang eine
Datenvermischungstechnik verwendet. Zum Beispiel wird bei
einem Compact-Disk (CD)-System ein Analogsignal, das
Musikinformation oder ähnliches darstellt, in eine Sequenz von
Digitaldaten umgewandelt, wobei jede Dateneinheit "Symbol"
genannt wird und aus 8 Bits besteht. Jedes Datensymbol wird zu
14 Bits durch die wohlbekannte Acht-zu-vierzehn-Modulation
(Eight-to-Fourteen Modulation (EFM)) moduliert. Die Sequenz
von modulierten Datensignalen wird vermischt und dann auf
einer Compact-Disk zusammen mit Paritätsinformation für
Fehlerkorrektur aufgezeichnet. Beim Abspielen oder Reproduzieren
werden daher die Daten, die auf der Disk aufgezeichnet sind,
von derselben ausgelesen und dann der EFM-Demodulation
ausgesetzt. Die Sequenz von demodulierten Datensymbolen wird einer
Fehlerkorrekturverarbeitungseinheit zugeführt, die die
sogenannte C1-Korrektur oder C2-Korrektur durchführt, und dann zu
einer Entmischungseinheit übertragen, um die entmischte
Datensequenz zu erhalten. Die Entmischungseinheit schließt
einen Halbleiterspeicher ein. Die Datensequenz von der
Fehlerkorrekturverarbeitungseinheit wird einmal in den Speicher
eingeschrieben. Die Daten, die im Speicher gespeichert sind,
werden danach in der Reihenfolge ausgelesen, um entmischt zu
werden.
-
Der Halbleiterspeicher, der bei der Entmischungseinheit des
Standes der Technik verwendet wird, hat jedoch nur einen Satz
von Adressenanschlüssen, und es werden eine Schreibadresse
und eine Leseadresse gemeinsam dem Satz von
Adressenanschlüssen zugeführt. In einem Fall, wo die Schreibadresse und die
Leseadresse denselben Wert haben, wird darüber hinaus
dieselbe Wortleitung angesteuert, um in derselben Reihe angeordnete
Speicherzellen sowohl bei einem Datenschreibbetrieb als auch
bei einem Datenlesebetrieb auszuwählen. Aus diesem Grund
wird, wenn eine Sequenz von Datensymbolen, die von der
Fehlerkorrekturverarbeitungsschaltung entnommen wird, in den
Speicher in der Reihenfolge der Adressen derselben
eingeschrieben wird, eine Adressenberechnungsschaltung
erforderlich, um die Daten von dem Speicher in der Reihenfolge
auszulesen, in der sie entmischt werden sollen. Oder es ist
andererseits eine Schreibadressenberechnungsschaltung
erforderlich, um die Sequenz von Daten in den Speicher bei Adressen
einzuschreiben, die der Reihenfolge entsprechen, in der sie
entmischt werden sollen, wobei die in den Speicher
eingeschriebenen Daten dabei in der Reihenfolge der Adressen
ausgelesen werden. Insbesondere in einem Fall, wo die EFM
Demodulation, die C1- und C2-Korrektur und die Lese- und
Schreibadressenberechnung durch einen einzigen Datenprozessor
ausgeführt werden, müssen diese Operationen mit Time Sharing
durchführt werden, so daß ein Prozessor mit sehr hoher
Geschwindigkeit erforderlich ist.
-
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen
Datenprozessor zu schaffen, der eine verbesserte
Halbleiterspeicherschaltung einschließt.
-
Eine andere Aufgabe der vorliegenden Erfindung besteht in der
Schaffung eines Halbleiterspeichers, bei dem darin
gespeicherte Daten in einer Reihenfolge ausgelesen werden können,
die von der Schreibreihenfolge der Datensequenz
unterschiedlich ist.
-
Noch eine andere Aufgabe der vorliegenden Erfindung besteht
in der Schaffung eines Datenprozessors, der einen
Halbleiterspeicher
einschließt, der für einen
Datenentmischungsverarbeitungsbetrieb geeignet ist.
-
Ein Datenprozessor der Erfindung weist eine
Speicherschaltung, Mittel zum Zuführen einer Schreibadresse zu der
Speicherschaltung, um Daten darin einzuschreiben, und Mittel zum
Zuführen einer Leseadresse zu der Speicherschaltung auf, um
Daten davon zu lesen, wobei die Speicherschaltung einen Satz
von Anschlüssen, der die Schreibadresse empfängt, einen Satz
von Anschlüssen, der die Leseadresse empfängt, eine Vielzahl
von Wortleitungen, eine Vielzahl von Bitleitungen, die die
Wortleitungen kreuzen, und eine Vielzahl von Speicherzellen
aufweist, die an Kreuzungspunkten der Wort- und Bitleitungen
angeordnet sind,
-
dadurch gekennzeichnet, daß die Speicherschaltung weiter eine
Vielzahl von Schreibdekodereinheiten, die jeweils eine
Vielzahl von Eingangsknotenpunkten aufweisen, die arbeitsmäßig
mit ausgewählten der Anschlüsse, die eine Schreibadresse
empfangen, zum Auswählen einer zugeordneten der Wortleitungen
verbunden sind, wenn die Schreibadresse einen entsprechenden
Wert annimmt, und eine Vielzahl von Lesedekodereinheiten
aufweist, die unabhängig von den Schreibdekodereinheiten
vorgesehen sind und jeweils eine Vielzahl von
Eingangsknotenpunkten aufweisen, die arbeitsmäßig mit ausgewählten der
Anschlüsse, die die Leseadresse empfangen, zum Auswählen einer
zugeordneten der Wortleitungen verbunden sind, wenn die
Leseadresse einen entsprechenden Wert annimmt, wobei die
Eingangsknotenpunkte wenigstens einer der Lesedekodereinheiten
arbeitsmäßig mit ausgewählten der Anschlüsse, die die
Leseadresse empfangen, verbunden sind, so daß die wenigstens eine
der Lesedekodereinheiten, wenn die Leseadresse einen ersten
Wert annimmt, eine erste der Wortleitungen auswählt, die
verschieden ist von einer zweiten der Wortleitungen, die durch
eine der Schreibdekodereinheiten ausgewählt wird, wenn die
Schreibadresse den ersten Wert annimmt, und daß wenigstens
eine der Lesedekodereinheiten die zweite Wortleitung
auswählt,
wenn die Leseadresse einen zweiten Wert annimmt, der
von dem ersten Wert verschieden ist.
-
Gemäß einem anderen Gesichtspunkt der Erfindung wird ein
Datenprozessor geschaffen, der eine Speicherschaltung, die eine
Vielzahl von Speicherzellen, einen ersten Anschluß, an den
ein Schreibsteuersignal angelegt wird, einen Satz von zweiten
Anschlüssen, an die eine Schreibadresse angelegt wird, einen
dritten Anschluß, an den ein Lesesteuersignal angelegt wird,
einen Satz von vierten Anschlüssen, an den eine Leseadresse
angelegt wird, wenigstens einen Dateneingangsanschluß,
wenigstens einen Datenausgangsanschluß, Schreibsteuermittel, die
mit dem wenigstens einen Datenanschluß zum Schreiben von
Daten in die ausgewählte Speicherzelle verbunden sind, und
Lesesteuermittel zum Lesen von Daten von der ausgewählten
Speicherzelle und zum Übertragen der gelesenen Daten zu dem
wenigstens einen Datenausgangsanschluß einschließt; eine
Datenschreibschaltung zum Zuführen einer Schreibadresse zu dem
Satz von zweiten Anschlüssen, des Schreibsteuersignals zu dem
ersten Anschluß und von Daten zu dem wenigstens einen
Dateneingangsanschluß; und eine Datenleseschaltung zum Zuführen
einer Leseadresse zu dem Satz von vierten Anschlüssen, des
Lesesteuersignals zum dritten Anschluß und zum Empfangen von
Daten aufweist, die von dem wenigstens einen Datenausgangsan
schluß ausgegeben werden;
-
dadurch gekennzeichnet, daß die Speicherschaltung weiter
einen Satz von ersten Dreizustandsschaltungen, die jeweils mit
einem Eingangsknotenpunkt mit einem entsprechenden der
zweiten Anschlüsse verbunden sind, und die mit einem
Steuerknotenpunkt mit dem ersten Anschluß und einem
Ausgangsknotenpunkt verbunden sind, einen Satz von zweiten
Dreizustandsschaltungen, die jeweils mit einem Eingangsknotenpunkt mit
einem entsprechenden der vierten Anschlüsse verbunden sind
und die mit einem Steuerknotenpunkt mit dem dritten Anschluß
und einem Ausgangsknotenpunkt verbunden sind, wobei ein Satz
von Signalleitungen jeweils zwischen dem Ausgangsknotenpunkt
der einen der ersten Dreizustandsschaltungen und einer der
zweiten Dreizustandsschaltungen verbunden sind, und
Dekodermittel aufweist, die mit dem Satz von Signalleitungen
verbunden sind, um wenigstens eine der Speicherzellen auszuwählen,
wobei die wenigstens eine Speicherzelle eine Schreibadresse
eines Werts und eine Leseadresse eines unterschiedlichen
Werts hat, wobei jede der ersten Dreizustandsschaltungen als
Reaktion auf das Schreibsteuersignal aktiviert wird, um die
Schreibadresse auf den Satz von Signalleitungen zu
übertragen, und wobei jede der zweiten Dreizustandsschaltungen als
Reaktion auf das Lesesteuersignal aktiviert wird, um die
Leseadresse auf den Satz von Signalleitungen zu übertragen.
-
Daher wird die Datensequenz, die in die Speicherschaltung
eingeschrieben ist, von derselben in einer Reihenfolge
ausgelesen, die von der Schreibreihenfolge nur durch die Änderung
der Reihenfolge der Schreibadresse verschieden ist. Daher
kann der Datenentmischungsverarbeitungsbetrieb ohne
Adressenberechnung durchgeführt werden. Da die
Schreibadressenanschlüsse und Leseadressenanschlüsse unabhängig voneinander
angeordnet sind, kann daher eine Vielzahl von
Speicherschaltungen parallel miteinander verbunden werden, so daß eine
Datensequenz in eine der Speicherschaltungen eingeschrieben
werden kann, während die Entmischungsverarbeitung für die
vorangehende Datensequenz unter Verwendung der einen oder
mehreren verbleibenden der Speicherschaltungen durchgeführt
wird.
-
Die obigen und andere Aufgaben, Vorteile und Merkmale der
vorliegenden Erfindung werden aus der folgenden Beschreibung
in Verbindung mit den beigefügten Zeichnungen deutlicher
werden. Es zeigen:
-
Fig. 1 ein Blockdiagramm, das für eine
Ausführungsform der vorliegenden Erfindung
repräsentativ ist;
-
Fig. 2 ein Schaltungsdiagramm, das für einen
Schaltungsaufbau
jeder der in Fig. 1 gezeigten
Speicherbänke repräsentativ ist;
-
Fig. 3A und 3B Zeitdarstellungen, die für den
Datenschreibbetrieb und einen Datenlesebetrieb der in
Fig. 2 dargestellten Speicherschaltung
repräsentativ sind;
-
Fig. 4 ein Schaltungsdiagramm, das für einen in
Fig. 2 gezeigten Bankauswähler repräsentativ
ist;
-
Fig. 5 eine zeitliche Darstellung, die für einen
Betrieb der in Fig. 1 gezeigten Schaltung
repräsentativ ist;
-
Fig. 6 ein Blockdiagramm, das für ein Compact-Disk-
Abspielsystem repräsentativ ist; und
-
Fig. 7 ein Verarbeitungsdiagramm einer in Fig. 6
gezeigten Entmischungseinheit.
-
Um das Verständnis der Merkmale und Vorteile der vorliegenden
Erfindung zu erleichtern, soll die vorliegende Beschreibung
auf die Anwendung eines Abspielsystems für eine Compact-Disk
gerichtet werden.
-
Zunächst soll das Abspielsystem für eine Compact-Disk kurz in
Bezug auf Fig. 6 beschrieben werden. Jede Bitinformation, die
auf einer Compact-Disk aufgezeichnet ist, wird durch einen
Abtaster 110 ausgelesen. Eine Dateneinheit, das heißt ein
Symbol auf der Disk 100 besteht aus 14 Bits in
Übereinstimmung mit der EFM. Das Signal, das vom Abtaster 110 entnommen
wird, wird in ein Pulssignal durch eine Wellenformungseinheit
120 umgewandelt und dann einer EFM-Demodulationseinheit 130
zugeführt, die dann wiederum jedes Symbol von vierzehn Bits
zu acht Bits demoduliert. Das Ausgangssignal der
Wellenformungseinheit 120 wird weiter einer Servoeinheit 180
zugeführt.
Als Reaktion hierauf führt die Servoeinheit 180 eine
Fokussierungssteuerung und Spureinstellungssteuerung des
Abtasters 110 aus und führt weiterhin die
Geschwindigkeitskontrolle eines Spindelmotors 190 aus. Die Daten von der EFM-
Demodulationseinheit 130 werden einer
Fehlerkorrekturverarbeitungsschaltung 140 zugeführt. Diese Einheit 140 führt die
C1-Korrektur für zwei benachbarte Datenblöcke aus, von denen
jeder aus 32 Symbolen besteht, und führt weiter die C2-
Korrektur für 108 Datenblöcke auf, um dadurch einen
Datenblock zu erzeugen, der aus 28 Symbolen besteht. Da die EFM-
Demodulationsverarbeitung und die Fehlerkorrekturverarbeitung
im Stand der Technik gut bekannt sind und nicht direkt mit
der vorliegenden Erfindung zusammenhängen, soll die weitere
Beschreibung derselben hier weggelassen werden. Da die
Sequenz von Symbolen, die Musikinformation darstellt, auf der
Disk 100 im vermischten Zustand aufgezeichnet ist, werden die
Datensymbole von der Fehlerkorrekturverarbeitungsschaltung
140 einer Entmischungseinheit 150 zugeführt. Die entmischten
Datenblöcke von der Einheit 150 werden einer
Ausgangsverarbeitungsschaltung 160 zugeführt, die den
Interpolationsbetrieb und/oder den Betrieb des Haltens des vorherigen Wertes
in Bezug auf die Symbole durchführt, die bei der
Fehlerkorrektur nicht Erfolg hatten. Die Daten von der
Ausgangsverarbeitungsschaltung 160 werden einem Digital-Analog-Wandler
zugeführt. Auf diese Weise werden die linken und rechten
Audiosignale, die Musikinformation darstellen, reproduziert. Die
weitere Beschreibung der Verarbeitung des Ausgangssignals
wird weggelassen, da diese Verarbeitung ebenfalls im Stand
der Technik gut bekannt ist.
-
Da die Einheit 140 den Fehlerkorrekturverarbeitungsbetrieb in
Symboleinheiten durchführt, werden 28 Symbole, die einen
Datenblock bilden, von der Einheit 140 einzeln in Reihenfolge
erzeugt und der Entmischungseinheit 150 mit der
Schreibadresse 0 ("00000(B)") bis Schreibadresse 27 ("11011(B)")
entsprechend der Reihenfolge, in der sie erzeugt sind, zugeführt,
wie dies in Fig. 7 gezeigt ist. Das Zeichen "(B)" bezeichnet
eine Binärzahl. Die Symbole der Adresse 12 bis zur Adresse 15
sind Paritätsdaten, die für die Fehlerkorrektur verwendet
werden und enthalten keine Musikinformation. Demgemäß führt
die Einheit 150 den in Fig. 7 gezeigten Entmischungsbetrieb
in Bezug auf die Symbole der Schreibadresse 0 bis
Schreibadresse 11 und der Schreibadresse 16 bis Schreibadresse 27
durch. Der entmischte Datenblock besteht daher aus 24
Symbolen. Da die Einheit 150 auch den Ausgangsverarbeitungsbetrieb
in Symboleinheiten durchführt, werden 24 Symbole, die den
entmischten Datenblock bilden, zur Einheit 160 einzeln in
Reihenfolge übertragen und haben dementsprechend eine
Schreibadresse 0 ("00000(B)") bis Schreibadresse 23 ("10111(B)")
entsprechend der Reihenfolge, wie sie übertragen sind, wie
dies ebenfalls in Fig. 7 gezeigt ist. Zum Beispiel wird das
Symbol der Schreibadresse 2, das als drittes von der Einheit
140 erzeugt worden ist, als neuntes der Einheit 160 als das
Symbol der Leseadresse 8 übertragen. Weiter werden, wie dies
durch die Bezugsziffer 151 in Fig. 7 bezeichnet ist, die
Symbole der Schreibadresse 16 bis zur Schreibadresse 27 durch
eine Zeitperiode verzögert, die zwei Datenblöcken entspricht
und so für einen Datenblock verwendet, der zwei Datenblöcke
zu spät ist. Um die entmischten Daten für einen Datenblock zu
erhalten, muß die Einheit 150 den in Fig. 7 gezeigten
Entmischungsbetrieb unter Verwendung der Symbole der
Schreibadresse 0 bis zur Schreibadresse 11 in dem Datenblock und der
Symbole der Schreibadresse 16 bis zur Schreibadresse 27 in einer
Form, die zwei Datenblöcke früher ist, durchführen.
-
Wie dies in Fig. 1 gezeigt ist, schließt die Entmischungsein
heit 150 gemäß einer Ausführungsform der vorliegenden
Erfindung vier Speicherbänke M1 bis M4 ein, von denen jede eine
Speicherungskapazität zum Speichern von 24 Symbolen für einen
Datenblock aufweist und wie in Fig. 2 gezeigt konstruiert
ist.
-
In Fig. 2 wird jedes aus neun Bits bestehende Symbol einem
Satz von Dateneingangsanschlüssen zugeführt, die aus neun
Anschlüssen 15-0 bis 15-8 bestehen. Die acht Bits der
Symboldaten stellen Musikinformation dar, und der neunte Bit wird
durch die Fehlerkorrekturverarbeitungsschaltung 140
hinzugefügt, um darzustellen, ob dieses Symbol bei der
Fehlerkorrektur Erfolg hatte oder nicht. Eine Schreibadresse besteht aus
fünf Bits und wird einem Satz von Schreibadressenanschlüssen
zugeführt, die aus fünf Anschlüssen 2-1 bis 2-5 besteht.
Unabhängig vom Satz von Schreibadressenanschlüssen 2-1 bis 2-5
ist ein Satz von Leseadressenanschlüssen vorgesehen, der aus
fünf Anschlüssen 8-1 bis 8-5 besteht, um eine Leseadresse zu
empfangen, die aus fünf Bits besteht. Die Anschlüsse 2-5 bis
8-5 werden mit den am wenigsten signifikanten Bits der
zugeordneten Schreib- und Leseadressen gespeist. Die Anschlüsse
2-1 bis 2-5 und 8-1 bis 8-5 sind mit den Eingängen von
getakteten Invertern verbunden, d. h. den Dreizustandsinvertern
17-1 bis 17-5 bzw. 22-1 bis 22-5. Jeder der Inverter 17-1 bis
17-5 wird durch ein Schreibstrobesignal WST aktiviert, das an
einen Anschluß 1 angelegt wird, um die invertierten Daten des
zugeordneten Bits der Schreibadresse auszugeben. Die Ausgänge
der Inverter 17-1 bis 17-5 werden in einen
Hochimpedanzzustand gebracht, wenn sie deaktiviert sind. Auf ähnliche Weise
wird jeder der Inverter 22-1 bis 22-5 durch ein
Lesestrobesignal RST aktiviert, das an einen Anschluß 7 angelegt wird, um
die invertierten Daten des zugeordneten Bits der Leseadresse
auszugeben, wobei die Ausgänge derselben in einen
Hochimpedanzzustand gebracht werden, wenn sie deaktiviert sind. Die
Ausgänge von zwei Invertern, die denselben signifikanten Bit
haben, 17-1 und 22-1, 17-2 und 22-2, 17-3 und 22-3, 17-4 und
22-4 und 17-5 und 22-5, sind gemeinsam und außerdem mit den
Eingängen der Inverter 27-1 bis 27-5 verbunden.
-
Eine Schreibadressendekodierschaltung 32 dekodiert die
Schreibadresse als Reaktion auf die Ausgangssignale der
Inverter 17-1 bis 17-5 und 27-1 bis 27-5. Unabhängig von der
Dekodierschaltung 32 ist eine Leseadressendekodierschaltung
33 vorgesehen, um die Leseadresse als Reaktion auf die
Ausgänge der Inverter 22-1 bis 22-5 und 27-1 bis 27-5 zu
dekodieren. Die Schreibadressendekodierschaltung 32 schließt 24
Dekodiereinheiten ein, die Schreibadresse 0 bis
Schreibadresse 11 und Schreibadresse 16 bis Schreibadresse 27 dekodieren.
Die Leseadressendekodierschaltung 33 schließt
Dekodiereinheiten ein, die die Leseadresse 0 bis Leseadresse 24 dekodieren.
Um jedoch zu vermeiden, daß die Zeichnung zu kompliziert
wird, sind nur drei Schreibdekodiereinheiten 32-0, 32-2 und
32-24, die die Schreibadressen 0, 2 bzw. 24 dekodieren und
nur drei Lesedekodiereinheiten 33-0, 33-8 und 33-14 gezeigt,
die die Leseadressen 0, 8 und 14 dekodieren. Jede der
Dekodiereinheiten in den Dekodierschaltungen 32 und 33 ist aus
einem UND-Gatter aufgebaut. Wie dies oben beschrieben wurde,
werden die Symbole der Schreibadresse 12 bis Schreibadresse
15 nicht verwendet, und daher schließen die Dekodiereinheiten
32 nicht die Dekodiereinheiten für diese Adressen ein. Ein
Speicherzellenmatrixteil 40 schließt 24 Wortleitungen W0 bis
W23, neun Paare von Bitleitungen (B&sub0; und B&sub0; ) bis (B&sub8; und
B&sub8; )und 216 Speicherzellen MC ein, die an den entsprechenden
Kreuzungspunkten der Wortleitungen und der Paare von
Bitleitungen vorgesehen sind. In der Zeichnung sind jedoch nur drei
Wortleitungen W0, W2 und W20, zwei Paare von Bitleitungen (B&sub0;
und B&sub0; ) und (B&sub8; und B&sub8;) und sechs Speicherzellen MC gezeigt.
Wie dies im Stand der Technik bekannt ist, weist jede der
Speicherzellen MC sechs MOS-Transistoren oder vier
Transistoren und zwei Widerstände auf.
-
Eine Wortleitungsansteuerungsschaltung 34 ist weiterhin
vorgesehen. Diese Ansteuerungsschaltung 34 schließt 24
Ansteuereinheiten 34-0 bis 34-23 ein, deren Ausgänge mit den
Wortleitungen W0 bis W23 in der numerierten Reihenfolge verbunden
sind. In der Zeichnung sind nur drei Ansteuereinheiten 34-0 ,
34-2 und 34-20 gezeigt, deren Ausgänge daher mit den
gezeigten Wortleitungen W0, W2 und W20 verbunden sind. Jede der
Ansteuerschaltungen 34-0 bis 34-23 schließt ein ODER-Gatter
34-00 und zwei UND-Gatter 34-01 und 34-02 ein. Das UND-Gatter
34-01 hat drei Eingänge, wobei an zwei derselben das
Schreibstrobesignal WST über den Anschluß 1 bzw. ein
Schreibspeicherbankbezeichnungssignal WMD über einen Anschluß 13
angelegt wird, wobei an den restlichen das ausgewählte der
Ausgangssignale der Schreibdekodierschaltung 32 angelegt wird.
Das UND-Gatter 34-02 weist ebenfalls drei Eingänge auf, wobei
an zwei dieser Eingänge das Lesestrobesignal RST über den
Anschluß 7 bzw. ein Lesespeicherbankbezeichnungssignal RMD über
einen Anschluß 14 angelegt wird, wobei an den restlichen
Anschluß das ausgewählte der Ausgangssignale der
Lesedekodierschaltung 33 angelegt wird. Bei dieser Ausführungsform sind,
da die Wortleitungen W0 bis W23 so ausgebildet sind, daß sie
als Reaktion auf die Schreibadresse 0 bis Schreibadresse 11
und Schreibadresse 16 bis Schreibadresse 27 ausgewählt und
angesteuert werden sollen, die Ausgänge der
Schreibdekodiereinheiten 32-0 bis 32-11 und 32-16 bis 32-27 mit den UND-
Gattern 34-01 der Ansteuerschaltungen 34-0 bis 34-23 in
dieser Reihenfolge verbunden. Um den Entmischungsbetrieb
durchzuführen, sind daher die Ausgänge der Lesedekodiereinheiten
33-0, 33-1, 33-2 und 33-23 für die Leseadressen 0, 1, 22 und
23 mit den UND-Gattern 34-02 der Ansteuereinheiten 34-0, 34-
1, 34-22 und 34-23 verbunden, und die Ausgänge der
Lesedekodiereinheiten 33-2 bis 33-21 für die Leseadressen 2 bis 21
sind mit den UND-Gattern 34-02 der Ansteuereinheiten 34-6,
34-7, 34-12, 34-13, 34-18, 34-19, 34-2, 34-3, 34-8, 34-9, 34-
14, 34-15, 34-20, 34-21, 34-4, 34-5, 34-10, 34-11, 34-16 bzw.
34-17 verbunden. Es wird also dieselbe unter den
Wortleitungen W2 bis W21 als Reaktion auf die Schreibadresse und
Leseadresse ausgewählt und angesteuert, die voneinander
unterschiedliche Werte haben. Anders gesagt werden
unterschiedliche unter den Wortleitungen W2 bis W21 als Reaktion auf
Schreibadressen und Leseadressen, die denselben Werte haben,
ausgewählt und angesteuert. Eine Schreibsteuerschaltung 35
ist zwischen dem Satz von Dateneingangsanschlüsse 15-0 bis
15-8 und jedem Paar von Bitleitungen B und B vorgesehen und
wird durch die Anwesenheit beider Signal WMD und WST
aktiviert, um wahre und komplementäre Daten jedes Bits von
eingegebenen Daten zu dem zugeordneten Paar von Bitleitungen B und
B zu übertragen. Transfergate-Transitoren 38 sind mit den
Bitleitungen B&sub0; bis B&sub8; verbunden und werden durch das
Lesestrobesignal RST eingeschaltet, um die aus den Speicherzellen
ausgelesenen Daten zu einer Datenlesesteuerschaltung 36 zu
übertragen. Diese Schaltung 36 wird ebenfalls durch das
Lesespeicherbankbezeichnungssignal RMD aktiviert und erzeugt die
ausgelesenen Daten zu einem Satz von
Datenausgangsanschlüssen, die aus neun Anschlüssen 16-0 bis 16-8 bestehen.
-
Bei einer Datenschreibbetriebsart nimmt das
Schreibspeicherbankbestimmungssignal WMD einen aktiven Pegel (einen hohen
Pegel) ein, wie dies in Fig. 3A gezeigt ist. Die
Schreibadresse wird einem Satz von Schreibadressenanschlüssen 2-1
bis 2-5 zugeführt, und die eingegebenen Daten werden dann dem
Satz von Dateneingangsanschlüssen 15-0 bis 15-8 zugeführt.
Das Schreibstrobesignal WST wird danach auf einen aktiven
Pegel (den hohen Pegel) geändert. Nimmt man an, daß die
Schreibadresse 2 zugeführt ist, so wird die Wortleitung W2
ausgewählt und dann auf hohen Pegel gebracht, wie dies in
Fig. 3A gezeigt ist. Als Ergebnis hiervon werden die
eingegebenen neun Datenbits in die neun Speicherzellen geschrieben,
die mit der Wortleitung W2 verbunden sind. Das
Schreibstrobesignal WST wird auf inaktiven Pegel geändert, und die nächste
Schreibadresse 3 und neue Daten werden danach zugeführt. Als
Ergebnis auf den aktiven Pegel des Schreibstrobesignals WST
wird die Wortleitung 3 auf hohen Pegel gebracht, um das
Datenschreiben durchzuführen. Bei einer Datenlesebetriebsart
nimmt das Lesespeicherbankbestimmungssignal RMD aktiven Pegel
(den hohen Pegel) ein, wie dies in Fig. 3B gezeigt ist. An
den Satz von Leseadressenanschlüssen 8-1 bis 8-5 wird zum
Beispiel die Leseadresse 8 angelegt. Das Lesestrobesignal RST
wird danach auf hohen Pegel geändert, so daß die Wortleitung
W2 ausgewählt und auf hohen Pegel gebracht wird. Die Daten,
die in der mit der Wortleitung W2 verbundenen Speicherzelle
MC gespeichert sind, werden dadurch von derselben ausgelesen,
wie dies in Fig. 3B gezeigt ist. Während der Zeitdauer
inaktiven Pegels des Signals RST wird die Leseadresse 9
zugeführt. Die Wortleitung W3 wird auf hohen Pegel als Reaktion
auf den aktiven Pegel des signals RST gebracht, so daß die
Daten von den mit der Wortleitung W3 verbundenen Zellen MC
ausgelesen werden.
-
Es wird nun wieder auf Fig. 1 Bezug genommen. Die vier
Speicherbänke M1 bis M4 sind an den Dateneingangsanschlüssen 15,
den Datenausgangsanschlüssen 16, den
Schreibadressenanschlüssen 2, den Leseadressenanschlüssen 8, den
Schreibstrobeanschlüssen 1 und den Lesestrobeanschlüssen 7 derselben
gemeinsam mit Lesedatenzuführungsanschlüssen 42,
Lesedatenausgangsanschlüssen 46, Schreibadressenzuführungsanschlüssen 44,
Leseadressenzuführungsanschlüssen 45, einem
Schreibstrobezuführungsanschluß 44 und einem Lesestrobezuführungsanschluß 47
verbunden. Ein Speicherbankwähler 53 ist vorgesehen, um die
Speicherbank M1, M2, M3 oder M4 in die
Datenschreibbetriebsart oder Datenlesebetriebsart zu bringen. Diese Schaltung 53
liefert den aktiven Pegel zu einem der vier
Schreibspeicherbankbestimmungssignale WMD1 bis WMD4, die mit den Anschlüssen
13 der Speicherbänke M1 bis M4 verbunden sind. Die Schaltung
53 liefert weiter den aktiven Pegel zu einem der vier
Lesespeicherbankbestimmungssignale RMD1 bis RMD4, die mit den
Anschlüssen 14 der Speicherbänke M1 bis M4 verbunden sind. Ein
Datenblocktaktsignal RFCK, das einen Zyklus aufweist, das der
Zeitperiode eines Datenblocks entspricht, wird über einen
Anschluß 41 an die Auswähleinrichtung 53 angelegt. Wenn immer
die Auswähleinrichtung 53 das Datenblocktaktsignal RFCK
empfängt, ändert sie das Schreibspeicherbankbestimmungssignal
WMD, aktiven Pegel einzunehmen. Bei dieser Ausführungsform
werden die Bestimmungssignale WMDI bis WMD 4 zyklisch auf den
aktiven (hohen) Pegel in dieser Reihenfolge geändert. Nimmt
man an, daß die Daten von irgendeinem Datenblock gerade in
die Speicherbank M1 eingeschrieben werden, so speichert daher
die Speicherbank M4 bereits die Daten des Datenblocks, der
ein Datenblock früher ist, und die Speicherbank M3 speichert
bereits die Daten des Datenblocks, der zwei Datenblöcke
früher ist, wobei die Speicherbank M2 bereits die Daten des
Datenblocks speichert, der drei Datenblöcke früher ist. Die
Auswähleinrichtung 53 empfängt weiter die dritten Bitdaten
45-2 der Leseadresse, die an die Anschlüsse 45 angelegt ist,
und steuert den aktiven Pegel des
Lesespeicherbankbestimmungssignals RMD1, RMD2, RMD3 oder RMD 4 so, daß die vierte
Speicherbank von der Speicherbank, die die
Datenschreibbetriebsartbestimmung
empfängt, auf die Datenschreibbetriebsart
gebracht wird, wenn die dritten Bitdaten 45-2 den Wert "0"
haben, und so, daß die Speicherbank, die der Speicherbank
folgt, die die Datenschreibbetriebsartbestimmung empfängt, in
die Datenlesebetriebsart gebracht wird, wenn der dritte
Datenbit 45-2 den Wert "1" hat. Als Ergebnis kann die
Entmischungsverarbeitung irgendeines Datenblocks durchgeführt
werden, während die Daten des nächsten Datenblocks in eine
Speicherbank eingeschrieben werden.
-
Es wird nun auf Fig. 4 Bezug genommen. Die
Speicherbankauswähleinrichtung 53 weist zwei Flip-Flops 53-1 und 53-2 vom D-
Typ auf, die einen Zähler bilden, dessen Zählwert um eins
synchron mit der Hinterkante des Datenblocktaktsignals RFDK
erhöht wird. Die Q-Ausgangssignale der Flip-Flops 53-1 und
53-2 und die durch Inverter 53-3 und 53-4 invertierten
Ausgangssignale derselben werden selektiv an die NOR-Gatter 53-5
bis 53-8 angelegt, wie dies in der Zeichnung gezeigt ist. Die
Gatter 53-5 bis 53-8 erzeugen die
Schreibspeicherbankbestimmungssignale WMD1 bis WMD4. Daher werden die Signale WMD1 bis
WMD4 zyklisch auf den aktiven Pegel in der Reihenfolge
geändert, wenn immer die Hinterkante des Datenblocktaktsignals
RFCK erscheint. Die Q-Ausgangssignale der Flip-Flops 53-1 bis
53-2 werden weiter an ein EX-NOR-Gatter 53-9 und ein EX-ODER-
Gatter 53-10 angelegt, die beide den dritten Datenbit 45-2
der Leseadresse empfangen. Die Ausgangssignale der Gatter 53-
9 und 53-10 und ihre durch Inverter 53-11 und 53-12
invertierten Ausgangssignale werden selektiv an NOR-Gatter 53-13
bis 53-16 angelegt, wie dies in der Zeichnung gezeigt ist.
Die Gatter 53-13 bis 53-16 erzeugen die
Lesespeicherbankbestimmungssignale RMD1 bis RMD4. Daher nimmt, wenn der dritte
Datenbit 45-2 den Wert "0" hat, d. h. wenn der Wert der
Leseadresse 0, 1, 2, 3, 8, 9, 10, 11, 16, 17, 18 oder 19 ist,
das Lesespeicherbankbestimmungssignal RMD an die vierte
Speicherbank von der Speicherbank, die
Datenschreibbetriebsartbestimmung empfängt, den aktiven Pegel ein. Wenn der dritte
Datenbit 45-1 den Wert "1" hat, d. h. wenn der Wert der
Leseadresse 4, 5, 6, 7, 12, 13, 14, 15, 20, 21, 22 oder 23 ist,
nimmt das Lesespeicherbankbestimmungssignal RMD zu der
Speicherbank, die der Speicherbank benachbart ist, die das
Datenschreibbetriebsartbestimmungssignal empfängt, den aktiven
Pegel ein.
-
Die Betriebsweise der Schaltung der Entmischungseinheit 150
soll unten unter Bezugnahme auf die Figuren 1 bis 6
beschrieben werden. Es soll angenommen werden, daß beide
Q-Ausgangssignale der Flip-Flops 53-1 und 53-2 durch die Hinterkanten
des Datenblocktakts RFCK den Wert "0" annehmen, so wird das
erste Schreibspeicherbankbestimmungssignal WMD1 auf aktiven
Pegel geändert, so daß die Speicherbank M1 die
Datenschreibbetriebsartbestimmung bekommt. Die Daten des (N+1)-ten
Datenblocks werden dadurch in diese Speicherbank M1
eingeschneben. Zu diesem Zeitpunkt sind die Daten der N-ten und (N-1)-
ten Datenblöcke bereits in der Speicherbank M4 bzw. M3
gespeichert und die Daten des (N-2)-ten Datenblocks, der in
Bezug auf den N-ten Datenblock um zwei Datenblöcke später ist,
sind schon in der Speicherbank M2 gespeichert worden.
-
Die Datensymbole des (N+1)-ten Datenblocks und dessen
Schreibadressen sind von der
Fehlerkorrekturverarbeitungsschaltung 140 zusammen mit dem Schreibstrobesignal WST
zugeführt worden. Die Einheit 140 führt zunächst die
Schreibadresse 0 den Adressenanschlüssen 42 und Symboldaten SD(N+1)0
den Anschlüssen 43 zu und ändert danach das
Schreibstrobesignal WST auf aktiven Pegel. Als Ergebnis wird die
Wortleitung W0 in der Speicherbank M1 auf hohen Pegel gebracht,
wodurch die Daten SD(N+1)0 in die Zellen MC geschrieben werden,
die mit der Wortleitung W0 verbunden sind. Das
Schreibstrobesignal WST wird bei Beendigung des Datenschreibens auf den
inaktiven (niedrigen) Pegel geändert. Da die
Schreibadressenberechnung nicht erforderlich ist, wird die Schreibadresse
als Reaktion auf die Hinterkante des Schreibstrobesignals WST
um eins erhöht, um die Schreibadresse 1 den Anschlüssen 42
zuzuführen. Wenn die Einheit 140 nächste Datensymbole
SD(N+1)1 herstellt, so führt sie diese Daten SD(N+1)1 dem
Anschluß 43 zu und ändert dann das Schreibstrobesignal WST zu
hohem Pegel. Die Wortleitung W1 in der Speicherbank W1 wird
dadurch auf hohen Pegel gebracht, so daß die Daten SD(N+1)1
in die Zellen MC der Wortleitung W1 geschrieben werden. Als
Reaktion auf die Hinterkante des Schreibstrobesignals WST
wird der Wert der Schreibadresse auf 2 erhöht. In ähnlicher
Weise werden die Wortleitungen W2 bis W23 nacheinander in
dieser Reihenfolge als Reaktion auf das Schreibstrobesignal
WST angesteuert, so daß jedes der verbleibenden Datensymbole
SD(N+1)2 bis SD(N+1)27 in die Speicherzellen MC der
zugeordneten Wortleitung geschrieben wird. Die Datensymbole
SD(N+1)12 bis SD(N+1)15 der Schreibadresse 12 bis
Schreibadresse 15 werden nicht geschrieben, da ihre Dekodiereinheiten
wie oben beschrieben nicht vorgesehen sind. Es werden also 24
Datensymbole des (N+1)-ten Datenblocks in die Speicherbank M1
durch das Auftreten der nächsten Hinterkante des
Blockdatentakts RFCK geschrieben.
-
In ähnlicher Weise, wie bei dem obigen Schreiben von Daten
wird der Entmischungsbetrieb für den N-ten Datenblock
durchgeführt. Das Leseadressensignal und das Lesestrobesignal RST
werden von der Ausgangsverarbeitungsschaltung 160 geliefert,
und die ausgelesenen Datensymbole werden derselben zugeführt.
Die Einheit 16 liefert eine erste Leseadresse 0 an die
Anschlüsse 45. Da der dritte Bit 45-0 dieser Adresse den Wert
"0" hat, nimmt das vierte Speicherbankbestimmungssignal RMD4
den aktiven Pegel an, um die Speicherbank M4 in die
Datenlesebetriebsart zu versetzen. Durch den aktiven Pegel des
Lesestrobesignals RST erzeugt die Lesedekodiereinheit 33-0 in
der Speicherbank M4 das Ausgangssignal hohen Pegels, um die
Wortleitung W0 über die Ansteuereinheit 34-0 anzusteuern. Als
Ergebnis werden die Symboldaten SDN0, die zuerst in dem N-ten
Datenblock gespeichert worden sind, ausgelesen und zur
Einheit 160 über die Anschlüsse 46 übertragen. Da keine
Leseadressenberechnung erforderlich ist, wird die Leseadresse als
Reaktion auf die Hinterkante des Lesestrobesignals RST um
eins erhöht. Die Leseadresse 1 wird dabei an die Anschlüsse
45 angelegt. Durch den aktiven Pegel des Lesestrobesignals
RST wird die Wortleitung W1 in der Speicherbank M4
angesteuert, so daß die Symboldaten SDN1, die als zweites in den
N-ten Datenblock eingeschrieben sind, von den Speicherzellen
MC der Wortleitung W1 ausgelesen. Die Leseadresse wird als
Reaktion auf die Hinterkante des Signals RST um 2 erhöht. Da
die Dekodiereinheit 33-2 der Leseadresse 2 die Wortleitung W6
durch die Ansteuerschaltung 34 auswählt und ansteuert, werden
die Datensymbole SDN6, die als siebte in den N-ten Datenblock
eingeschrieben worden sind, ausgelesen. Wenn die Leseadresse
4 dem Anschluß 45 zugeführt wird, ist der dritte Bit 45-2
derselben "1", so daß das zweite
Lesespeicherbankbestimmungssignal RMD2 den aktiven Pegel einnimmt. Das Signal RMD4 wird
auf den inaktiven Pegel geändert. Die Speicherbank M2 wird
daher in die Datenlesebetriebsart gebracht. Als Ergebnis auf
den aktiven Pegel des Lesestrobesignals RST wählt die
Lesedekodiereinheit 33-4 der Leseadresse 4 in der Speicherbank M2
die Wortleitung W12 durch die Ansteuerschaltung 34 aus und
steuert sie an. Als Ergebnis werden die Symboldaten
SD(N-2)16, die als dreizehnte in den (N-2)-ten Datenblock
geschrieben worden sind, der zwei Datenblöcke früher ist als
der N-te Datenblock, von der Speicherbank M2 ausgelesen und
zur Ausgangseinheit 160 übertragen. Da die Speicherbank M2
während der Periode von der Leseadresse 5 bis zur Leseadresse
7 auf die Datenlesebetriebsart eingestellt ist, werden die
Symboldaten SD(N-2)17, SD(N-2)22 und SD(N-2)23 ausgelesen und
in der Reihenfolge zur Einheit 160 übertragen. Wenn die
Leseadresse sich zu 8 ändert, so wird die Speicherbank M4 in
die Datenlesebetriebsart versetzt, so daß die Datensymbole
SDN2, die als dritte in den N-ten Datenblock geschrieben
worden sind, von demselben ausgelesen werden. Ähnlich werden
vorbestimmte Datensymbole in den N-ten und (N-2)-ten
Datenblöcken in der in Fig. 7 gezeigten Reihenfolge ausgelesen und
in die Einheit 160 übertragen. Der Entmischungsbetrieb für
den N-ten Datenblock wird ausgeführt, wobei die Leseadresse
um eins erhöht wird.
-
Wenn die Hinterkante des nächsten Datenblocktaktsignals RFCK
erscheint, nimmt das zweite Schreibbankbestimmungssignal WMD2
den aktiven Pegel ein, so daß die Datensymbole des (N+2)-ten
Datenblocks in die Speicherbank M2 eingeschrieben werden.
Während der Datenschreibperiode wird der Entmischungsbetrieb
für den (N+1)-ten Datenblock durchgeführt.
-
Wie dies oben beschrieben wurde, führt die
Entmischungseinheit 150 den Entmischungsbetrieb für irgendeinen Datenblock
aus, während die Daten des nächsten Datenblocks geschrieben
werden, wobei nur die Leseadresse und die Schreibadresse eins
um eins erhöht werden.
-
Die vorliegende Erfindung kann offensichtlich auf andere
Systeme und/oder Datenprozessoren angewendet werden. Außerdem
können die obigen Ausführungsformen abgewandelt und geändert
werden. Zum Beispiel sind die Ausgänge der
Schreibadressendekodierschaltung 32 mit der Ansteuerschaltung 34 verbunden, so
daß die Wortleitungen W0, W1, W8, W9, W16, W17, W10, W11,
W18, W19, W4, W5, W12, W13, W20, W21, W6, W7, W16, W15, W22
und W23 in der Reihenfolge als Reaktion auf die Änderung der
Schreibadresse von 0 bis 27 mit Ausnahme von 12 bis 15
angesteuert werden. In diesem Falle werden die Ausgänge der
Leseadressendekodierschaltung 33 mit der Ansteuerschaltung 34
verbunden, so daß die Wortleitungen W0 bis W23 in der
Reihenfolge als Reaktion auf die Änderung der Leseadresse von 0 bis
23 angesteuert werden. Obwohl jede der Speicherbanken M1 bis
M4 die Schreibsteuerschaltung 35 und die Lesesteuerschaltung
36 einschließen, kann nur eine einzige Schreibsteuerschaltung
und/oder nur eine Lesesteuerschaltung gemeinsam für die
Speicherbanken M1 bis M4 vorgesehen sein.