DE3834199A1 - CIRCUIT FOR INTERACTIVE CONTROL OF SEVERAL CONTROL ELEMENTS - Google Patents

CIRCUIT FOR INTERACTIVE CONTROL OF SEVERAL CONTROL ELEMENTS

Info

Publication number
DE3834199A1
DE3834199A1 DE19883834199 DE3834199A DE3834199A1 DE 3834199 A1 DE3834199 A1 DE 3834199A1 DE 19883834199 DE19883834199 DE 19883834199 DE 3834199 A DE3834199 A DE 3834199A DE 3834199 A1 DE3834199 A1 DE 3834199A1
Authority
DE
Germany
Prior art keywords
circuit
local
local control
message
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19883834199
Other languages
German (de)
Inventor
Fred Leverne Lehman
Albert Evariste Barrett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Instron Corp
Original Assignee
Instron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Instron Corp filed Critical Instron Corp
Publication of DE3834199A1 publication Critical patent/DE3834199A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25431—Dual Port memory

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Selective Calling Equipment (AREA)
  • Control By Computers (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Multi Processors (AREA)

Abstract

Circuitry providing interactive control includes a plurality of local control circuits 22, 24, 26, 28, 30 controlling respective control elements 12, 14, 16, 18, 20. Each local control circuit includes a processor 32 for controlling operation of the local control circuit and its respective control element. A local bus 34 is connected to the processor 32 to provide communication within the local control circuit. A message RAM 36 is connected to the local bus 34, and a control element interface (50, Fig. 2) is connected between the local bus 34 and the respective control element. The circuitry also includes a system bus 40 connected to the message RAMs 36 in the local control circuits, and a broadcasting circuit 38 for transmitting messages over the system bus 40 to the message RAMs. As shown, the circuit is incorporated in a materials testing device having an actuator 12 for subjecting a sample to a test force and transducers 14, 16, 18, 20 for measuring and feeding back the consequences. <IMAGE>

Description

Die Erfindung betrifft eine Schaltung zur hochschnellen Kon­ trolle von mehreren Regelelementen, beispielsweise einem Stellantrieb und einem Lagemeßwertgeber, einem Lastmeßwert­ geber und Dehnungsmeßwertgebern eines Lastrahmens für die Materialprüfung.The invention relates to a circuit for high-speed Kon trolls of several control elements, for example one Actuator and a position transmitter, a load measurement a load frame for strain gauges and strain gauges Material testing.

Eine Anwendung einer geschlossenen Regelschleife besteht bei einem Lastrahmen für die Materialprüfung, in welchem die Spannungs/Dehnungs-Charakteristik eines Materialprüfstückes untersucht wird, indem das Prüfstück unter Verwendung eines Stellantriebs einer Kraft ausgesetzt und die sich ergebende Dehnung des Prüfstückes mittels eines oder mehreren Dehnungs­ meßstreifen gemessen wird. Je nach der Art der Prüfung kann das Prüfstück einem Druck, einem Zug oder beidem unterworfen werden, unter Verwendung verschiedener Schwingungsformen und/oder Frequenzen je nach Wunsch. Die geschlossene Regel­ schleife umfaßt die Einstellung des dem Stellantrieb zuge­ führten Regelsignals in Ansprache auf ein Fehlersignal, das auf einem Vergleich des erwarteten Antwortsignals mit einem oder mehreren Signalen von einem Lagemeßwertgeber, einem Lastmeßwertgeber und/oder einem oder mehreren Dehnungsmeß­ wertgebern basiert.A closed control loop is used for a load frame for material testing, in which the Stress / strain characteristics of a material test piece is examined by using the test piece Actuator exposed to a force and the resulting Elongation of the test piece by means of one or more elongation measuring strip is measured. Depending on the type of exam can subject the test piece to pressure, tension, or both using different forms of vibration and / or frequencies as desired. The closed rule Loop includes the setting of the actuator led control signal in response to an error signal that on a comparison of the expected response signal with a or more signals from a position transmitter, one Load transducer and / or one or more strain gauges based on value providers.

Bei der geschlossenen Regelschleife von Lastrahmen werden üb­ licherweise analoge Regelschaltungen verwendet. Eine Digital­ verarbeitung ist auch verwendet worden, um die Potentiometer der analogen Regelschaltung einzustellen.In the closed control loop of load frames are practiced Licher analog control circuits used. A digital Processing has also been used to control the potentiometers the analog control circuit.

Aufgabe der Erfindung ist es, eine zuverlässige und hoch­ schnelle Schaltung zur interaktiven Kontrolle von mehreren Regelelementen zu schaffen. The object of the invention is to be reliable and high fast circuit for interactive control of several To create control elements.  

Der Erfindung liegt die Erkenntnis zugrunde, daß eine zuver­ lässige, hochschnelle Schaltung zur interaktiven Kontrolle, Steuerung oder Regelung für mehrere Regelelemente (beispiels­ weise einen Stellantrieb und einen Lagemeßwertgeber, einen Lagemeßwertgeber und Dehnungsmeßwertgeber eines Lastrahmens für die Materialprüfung) geschaffen werden kann, in dem für jedes Regelelement eine getrennte, mikroprozessorgestützte lokale Regelschaltung vorgesehen wird. Jede lokale Regel­ schaltung verfügt über einen lokalen Bus zur Kommunikation mit dem Regelelement und dem Rest der lokalen Regelschaltung, sowie ein Nachrichten-RAM, das mit dem lokalen Bus und über einen getrennten Systembus mit den anderen lokalen Regel­ schaltungen verbunden ist. Die "Nachrichten" werden zu den lokalen Regelschaltungen durch eine "Rundsendung" über den Systembus übertragen, wobei gleichzeitig die Nachrichten in alle Nachrichten-RAMs eingeschrieben werden.The invention is based on the finding that a reliable casual, high-speed circuit for interactive control, Control or regulation for several control elements (for example as an actuator and a position transmitter, one Position transducer and strain transducer of a load frame for material testing) can be created in which for each control element a separate, microprocessor-based local control circuit is provided. Any local rule circuit has a local bus for communication with the control element and the rest of the local control circuit, as well as a message ram that connects to the local bus and over a separate system bus with the other local rule circuits is connected. The "messages" become the local control circuits through a "broadcast" over the System bus transmitted, with the messages in all message RAMs are written.

Bei bevorzugten Ausführungsbeispielen sind die Sendeschal­ tungen auf den lokalen Regelschaltungen angeordnet; werden die Nachrichten entsprechend der Natur der Nachricht zu vorgege­ benen Speicherplätzen übertragen; enthalten die lokalen Regelschaltungen Einrichtungen, um die Ankunft der Nachrich­ ten in ausgewählten, vorgegebenen Speicherplätzen zu identifizieren; enthält die Identifizierungseinrichtung ein Interrupt-RAM mit den vorgegebenen Speicherplätzen zugeordne­ ten Adressen und einer Einrichtung, um eine Interrupt-Anfor­ derung zu dem lokalen Prozessor zu senen; ist ein Systembus-Arbiter vorgesehen, der den Zugriff zu dem System auf eine der Sendeschaltungen jeweils zu einer Zeit begrenzt; beendet eine Sendeschaltung die Übertragung einer Nachricht nur nach dem Empfang eines Quittungssignals von allen lokalen Regelschaltungen; ist ein Nachrichten-RAM-Arbiter vorgesehen, der den Zugriff zu dem Nachrichten-RAM jeweils zu einer Zeit entweder auf die Sendeschaltung oder den Prozessor in der lokalen Regelschaltung begrenzt; enthalten die Regelelemente mindestens einen Stellantrieb und mindestens einen Meßwertgeber; fühlt der Meßwertgeber die Ansprache des Stellantriebs auf ein Befehlssignal ab, ist die lokale Regelschaltung für den Meßwertgeber so programmiert, daß sie eine die Ansprache an­ zeigende Nachricht über ihre Sendeschaltung überträgt, und ist der Prozessor der lokalen Regelschaltung für den Stellan­ trieb so programmiert, daß er die Nachricht liest und in der geschlossenen Regelschleife für den Stellantrieb verwendet.In preferred embodiments, the transmitter shell arranged on the local control circuits; will the Messages according to the nature of the message transferred storage locations; contain the local Control circuits facilities to the arrival of the message in selected, predefined storage locations identify; contains the identification device Allocate interrupt RAM with the specified memory locations th addresses and a device to an interrupt request change to the local processor; is a System bus arbiter provided access to the system limited to one of the transmitter circuits at a time; a transmission circuit ends the transmission of a message only after receiving an acknowledgment signal from all local Control circuits; a message RAM arbiter is provided access to the message RAM at a time either on the transmission circuit or the processor in the  local control circuit limited; contain the control elements at least one actuator and at least one transmitter; the sensor senses the actuation of the actuator a command signal is the local control circuit for the The transmitter is programmed so that it addresses the response transmits pointing message on their transmission circuit, and is the processor of the local control circuit for the Stellan programmed so that he reads the message and in the closed control loop used for the actuator.

Andere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbei­ spiels der Erfindung.Other advantages and features of the invention result from the following description of a preferred embodiment game of the invention.

Im folgenden wird das Ausführungsbeispiel der Erfindung anhand der Zeichnung beschrieben. Es zeigtThe following is the embodiment of the invention described using the drawing. It shows

Fig. 1 ein Blockdiagramm einer Schaltung zur Regelung von Re­ gelungselementen eines Lastrahmens zur Materialprüfung gemäß der Erfindung; Figure 1 is a block diagram of a circuit for regulating Re control elements of a load frame for material testing according to the invention.

Fig. 2 ein Blockdiagramm einer von mehreren lokalen Regel­ schaltungen der in Fig. 1 dargestellten Schaltung. Fig. 2 is a block diagram of one of several local control circuits of the circuit shown in Fig. 1.

Fig. 1 zeigt eine Schaltung (10), mit der eine geschlossene Regelschleife für einen Lastrahmen zur Materialprüfung, wie er grundsätzlich in der US-PS 9 09 271, eingereicht am 19. September 1986, beschrieben ist, geschaf­ fen wird. Der Lastrahmen enthält einen Stellantrieb (12) für eine Lastzelle, um ein zu untersuchendes Materialprüfstück einer Kraft auszusetzen, einen Lastmeßwertgeber (14) (zum Messen der angelegten Belastung), einen Lagemeßwertgeber (16) zum Messen der Lage des Stellan­ triebs und Dehnungsmeßwertgeber (18, 20) (zum Messen der Deh­ nungen an zwei verschiedenen Stellen des untersuchten Materialprüfstückes), wobei im folgenden auf diese Komponen­ ten als "Regelelemente" Bezug genommen wird. Jedes Regelele­ ment (12, 14, 16, 18) und (20) verfügt jeweils über eine identische lokale Regelschaltung (22, 24, 26, 28 bzw. 30). Jede lokale Regelschaltung enthält einen Mikroprozessor (32) einen lokalen Bus (34), (welcher der lokalen Kommunikation zwischen dem Mikroprozessor, dem Regelelement und dem Rest der lokalen Schaltung dient), ein Dual-Port-Nachrichten-RAM (36) und eine Sendeschaltung (38). Jedes Dual-Port-Nachrich­ ten-RAM (36) ist mit einem Port verbunden mit dem lokalen Bus (34) zum Einschreiben und Auslesen mittels des Mikro­ prozessors (32) und mit dem anderen Port verbunden mit dem Systembus (40), damit in dieses mittels der Sendeschaltungen (38) derselben oder anderer lokaler Regelschaltungen einge­ schrieben werden kann. Die lokale Regeleinrichtung (22) fun­ giert sowohl als Master oder Sendeeinrichtung zum Herstellen von Kommunikationsverbindungen mit einer Bedienungsfrontplat­ te (42) und einem Computer (44) und auch als Regeleinrichtung für den Stellantrieb (12). Die übrigen lokalen Regelschal­ tungen (24, 26, 28) und (30) dienen als Konditionierungsein­ richtungen für ihre jeweiligen Meßwertgeber. Fig. 1 shows a circuit ( 10 ) with which a closed control loop for a load frame for material testing, as is basically described in US Pat. No. 9 09 271, filed on September 19, 1986, is created. The load frame contains an actuator ( 12 ) for a load cell in order to subject a material test piece to be examined to a force, a load sensor ( 14 ) (for measuring the applied load), a position sensor ( 16 ) for measuring the position of the actuator and strain sensor ( 18 , 20 ) (for measuring the strains at two different points on the material test piece under investigation), reference being made to these components in the following as "control elements". Each Regelele element ( 12, 14, 16, 18 ) and ( 20 ) each has an identical local control circuit ( 22, 24, 26, 28 and 30 ). Each local control circuit includes a microprocessor ( 32 ), a local bus ( 34 ) (which serves for local communication between the microprocessor, the control element and the rest of the local circuit), a dual port message RAM ( 36 ) and a transmit circuit ( 38 ). Each dual-port message RAM ( 36 ) has one port connected to the local bus ( 34 ) for writing and reading by means of the microprocessor ( 32 ) and the other port connected to the system bus ( 40 ), thus in this can be written by means of the transmission circuits ( 38 ) of the same or other local control circuits. The local control device ( 22 ) functions both as a master or transmitting device for establishing communication connections with an operating front panel ( 42 ) and a computer ( 44 ) and also as a control device for the actuator ( 12 ). The other local control circuits ( 24, 26, 28 ) and ( 30 ) serve as conditioning devices for their respective sensors.

In Fig. 2 ist die lokale Regelschaltung (22), die auch als ein "Kern" bezeichnet werden soll, dargestellt. Die anderen lokalen Regelschaltungen sind identisch. Der Kern ist physi­ kalisch und elektrisch gesehen eine Schablone, die auf eine gedruckte Schaltungsplatte plaziert wird, bevor man weitere Schaltungen für spezielle Aufgaben für das jeweilige Regel­ element oder die Funktion des Kerns hinzufügt. Die lokale Regelschaltung (22) hat zwei Funktionsteile von grundsätz­ licher Bedeutung: Einen Diagnosekern (46) und einen lokalen Kern (48). In FIG. 2 is the local control circuit (22) which is to be referred to as a "core", is shown. The other local control circuits are identical. The core is physically and electrically seen a template that is placed on a printed circuit board before adding additional circuits for special tasks for the respective control element or the function of the core. The local control circuit ( 22 ) has two functional parts of fundamental importance: a diagnostic core ( 46 ) and a local core ( 48 ).

Der Diagnosekern (46) enthält eine Schaltung, die notwendig ist, um den Mikroprozessor (32) (beispielsweise Motorola 68 000, 12 MHz) zu betreiben und Überprüfungen zur Selbst­ diagnose durchzuführen. Der Diagnosekern (46) enthält einen CPU-Reset-Schaltung (52), CPU-Takt- und Steuerschaltung (54), eine Interrupt-Steuerschaltung (56) (einschließlich einer Interrupt-Vorrangschaltung und einem Interrupt-Quittungs­ generator), einen Kernspeicher (58) (mit einem bis zu 128 K Worten umfassenden Programmspeicher, der für den Betrieb der jeweiligen speziellen lokalen Regelschaltung spezifisch ist, und einem bis zu 64 K Worte umfassenden hochschnellen, leistungsarmen CMOS RAM für die Datenspeicherung) Diag­ noseschaltungen (60), lokale Bus-Pufferschaltungen (62) (ein­ schließlich Hochstromtreibern für die Postprozessoradreß- und Steuerleitungen und einem Sendeempfänger für alle Daten­ leitungen, um alle Schaltungen außerhalb des Diagnosekerns (46) anzusteuern und zu isolieren), einen Adreßdecodierer (64) und Adreß-Steuer- und Datenleitungen (66, 68 und 70) für den Mikroprozessor (32).The diagnostic core ( 46 ) contains a circuit which is necessary to operate the microprocessor ( 32 ) (for example Motorola 68 000, 12 MHz) and to carry out checks for self-diagnosis. The diagnostic core ( 46 ) contains a CPU reset circuit ( 52 ), CPU clock and control circuit ( 54 ), an interrupt control circuit ( 56 ) (including an interrupt priority circuit and an interrupt acknowledgment generator), a core memory ( 58 ) (with a program memory comprising up to 128 K words, which is specific for the operation of the respective special local control circuit, and a high-speed, low-performance CMOS RAM comprising up to 64 K words for data storage), diagnostic circuits ( 60 ), local bus Buffer circuits ( 62 ) (including high current drivers for the post processor address and control lines and a transceiver for all data lines to drive and isolate all circuits outside the diagnostic core ( 46 )), an address decoder ( 64 ) and address control and data lines ( 66, 68 and 70 ) for the microprocessor ( 32 ).

Der lokale Kern (48) verbindet den Prozessor (32) mit einer Anwendungs-Hardware (50) (als Schnittstelle mit dem Stellan­ trieb (12)) und mit den anderen lokalen Regelschaltungen (24, 26, 28 und 30) über den Systembus (40) (VME-Bus). Der lokale Kern (48) kommuniziert mit dem Diagnosekern (46) über den lokalen Bus (34), welche Adreß-, Steuer- und Daten­ leitungen (72, 74, 76) enthält, wobei dies direkte, gepuf­ ferte Anschlüsse der korrespondierenden Leitungen (66, 68 und 70) des Mikroprozessors (32) sind. Die Leitungen (72, 74 und 76) sind mit der Sendeschaltung (38) verbunden, welche ihrer­ seits mit dem Systembus (40) über Sendeempfänger (78) verbun­ den ist, die zur Übertragung von Daten an den und zum Empfang von Daten von dem Systembus (40) benutzt werden. Eine Requester- und Arbiter-Schaltung (80) für den VME-Bus enthält eine Requester- oder Anfordererfunktion, die in allen lokalen Regelschaltungen (22 bis 30) wirksam ist und eine Arbiter­ funktion, die nur für eine lokale Regelschaltung wirksam ist. Die Anforderer- und Arbiter-Schaltung (80) ist mit einer An­ forderungsleitung im Systembus verbunden (die von einer lokalen Regelschaltung dazu verwendet wird, die Führung über den Bus zu übernehmen, um über diesen zu senden) und eine Er­ teilungsleitung (die von der Arbiterfunktion dazu verwendet wird, einer Anforderung stattzugeben).The local core ( 48 ) connects the processor ( 32 ) with an application hardware ( 50 ) (as an interface with the actuator ( 12 )) and with the other local control circuits ( 24, 26, 28 and 30 ) via the system bus ( 40 ) (VME bus). The local core ( 48 ) communicates with the diagnostic core ( 46 ) via the local bus ( 34 ), which contains address, control and data lines ( 72, 74, 76 ), with direct, buffered connections of the corresponding lines ( 66, 68 and 70 ) of the microprocessor ( 32 ). The lines ( 72, 74 and 76 ) are connected to the transmission circuit ( 38 ), which in turn is connected to the system bus ( 40 ) via transceivers ( 78 ) which are used to transmit data to and to receive data from the System bus ( 40 ) can be used. A requester and arbiter circuit ( 80 ) for the VME bus contains a requester or requester function which is effective in all local control circuits ( 22 to 30 ) and an arbiter function which is only effective for a local control circuit. The requestor and arbiter circuit ( 80 ) is connected to a request line in the system bus (which is used by a local control circuit to take control of the bus to transmit over it) and an issuance line (which by the Arbiter function is used to grant a request).

Das Dual-Nachrichten-RAM (36) (ein statisches CMOS-RAM) verfügt über zwei Sätze von externen Adreß-, Daten- und Steuerleitungspuffern, um sowohl dem lokalen Bus (34) mit Lese- und Schreibfähigkeit) und dem Systembus (40) (nur Schreibfähigkeit) den wahlfreien Zugriff zu gestatten. Ein Dual-Port-RAM-Arbiter (82) ist dazu vorgesehen, den gleich­ zeitigen Zugriff auf das Dual-Port-Nachrichten-RAM (36) zu verhindern. Der Zugriff auf die Speicher-Ports ist normaler­ weise unmöglich und bleibt es bis der Arbiter (82) den Zu­ griff erlaubt. Dual-Port-RAM-Busempfänger (84) sind so ge­ schaltet, daß sie die Daten unidirektional von dem Systembus (40) zu dem Dual-Port-Nachrichten-RAM (36) und einem lokalen Adreß-Interrupt-RAM (86) übertragen. Die Adressen des RAM (36) werden in 256 als einzeln adressierbare Vier-Wort-Blöcke dargestellte Nachrichten-Ports aufgespalten. Jeder Nachrich­ ten-Port ist angewiesen, eine spezielle Nachricht auf­ zunehmen und jeder lokalen Regelschaltung ist ein Satz mit einer Untermenge der gesamten Anzahl der Nachrichten-Ports zugeordnet. Das RAM (86) wird an den Adressen, die mit den von der lokalen Schaltung (22) verwendeten Nachrichten-Ports korrespondieren, mit 4-Bit-Kennworten geladen. Das RAM (86) wird mit dem lokalen Interrupt-Eingangsport (88) zur Anzeige verwendet, daß gerade eine Nachricht in einen Nachrichtenport (Adresse) des RAM (36) eingeschrieben worden ist, der für eine für den Betrieb der lokalen Regelschaltung (22) relevanten Nachricht verwendet wird. The dual message RAM ( 36 ) (a static CMOS RAM) has two sets of external address, data and control line buffers to both the local bus ( 34 ) with read and write capability) and the system bus ( 40 ) (write capability only) allow random access. A dual-port RAM arbiter ( 82 ) is provided to prevent simultaneous access to the dual-port message RAM ( 36 ). Access to the memory ports is normally impossible and remains so until the arbiter ( 82 ) allows access. Dual port RAM bus receivers ( 84 ) are switched to unidirectionally transfer the data from the system bus ( 40 ) to the dual port message RAM ( 36 ) and a local address interrupt RAM ( 86 ) . The addresses of the RAM ( 36 ) are split into 256 message ports shown as individually addressable four-word blocks. Each message port is instructed to receive a special message and each local control circuit is assigned a set with a subset of the total number of message ports. The RAM ( 86 ) is loaded with 4-bit passwords at the addresses corresponding to the message ports used by the local circuit ( 22 ). The RAM ( 86 ) is used with the local interrupt input port ( 88 ) to indicate that a message has just been written into a message port (address) of the RAM ( 36 ) which is required for a local control circuit ( 22 ) to operate. relevant message is used.

Ein Adreßdecodierer (90) decodiert die Adressen auf den lo­ kalen Adreßleitungen (72) des lokalen Bus (34) und program­ mierbare Allzweck-Zeitgeber (92) gewährleisten die Zeitgebung für den lokalen Kern (48).An address decoder ( 90 ) decodes the addresses on the local address lines ( 72 ) of the local bus ( 34 ) and programmable general-purpose timers ( 92 ) ensure the timing for the local core ( 48 ).

Im folgenden soll die Betriebsweise der Schaltung erläutert werden. Vor der Materialprüfung werden während einer Initia­ lisierung die lokalen Interrupt-RAM's (86) an den mit den Nachrichten-Ports (Adressen für Vier-Wort-Blöcke) der Dual- Port-RAM's (36) korrespondierenden Adressen mit Kennworten geladen. Während der Prüfung wird das Prüfstück durch den Stellantrieb (12) einem Zug- und/oder Druck unterworfen. Der Lastmeßwertgeber (14) überwacht die gerade angelegte Last. Der Lagemeßwertgeber (16) überwacht die Position des Stell­ antriebs (12). Die Dehnungsmeßwertgeber (18, 20) schließlich überwachen die Dehnungen an den jeweiligen Stellen des Materialprüfstücks.The mode of operation of the circuit will be explained below. Before the material test, the local interrupt RAMs ( 86 ) are loaded with passwords at the addresses corresponding to the message ports (addresses for four-word blocks) of the dual-port RAMs ( 36 ). During the test, the test piece is subjected to a tensile and / or pressure by the actuator ( 12 ). The load sensor ( 14 ) monitors the load just applied. The position transmitter ( 16 ) monitors the position of the actuator ( 12 ). Finally, the strain gauges ( 18, 20 ) monitor the strains at the respective points on the material test piece.

Zur Durchführung dieser Funktionen arbeitet jedes Regel­ element (d. h. der Stellantrieb (12), der Lastmeßwertgeber (14), der Lagemeßwertgeber (16) oder der Dehnungsmeßwertgeber (18) oder (20)) unter lokaler Steuerung durch einen jeweiligen Prozessor (32) entsprechend Programminstruktionen in einem PROM im Speicher (58) des Kerns. Die Steuerung durch den Prozessor (32) erfolgt vollständig innerhalb der lokalen Schaltung (22) und wird über den lokalen Bus (34) und eine als Schnittstelle für die Digitalsignale mit den Regelelemen­ ten verwendete Hardware im jeweiligen lokalen Bus (z. B. Ana­ log/Digital-Konverter etc.) kommuniziert. Die Daten-RAM's in den Speichern (58) des Kerns werden verwendet, um Daten, wie beispielsweise die Dehnungsinformation von einem Dehnungsmeß­ wertgeber (18) oder (20) zu speichern. Der Stellantrieb (12) wird unter Regelung in einer geschlossenen Schleife betrieben, so daß er einen vorgegebenen Betrieb ausführt, beispielsweise eine entsprechend seinem Programm in seinem Speicher (58) im Kern synthetisierte gewünschte Schwingungs­ form. Die geschlossene Regelschleife umfaßt einen Vergleich eines tatsächlichen Antwortsignals, das auf durch die Meß­ wertgeber (14, 16, 18 und 20) gemessenen Last-, Positions- und/oder Dehnungsmeßwerten basiert, mit einer erwarteten (d. h. vorgegebenen) Antwort, um ein Fehlersignal zu erhal­ ten, welches zur Einstellung einer Sollwertein­ stellung-Führungsgröße für den Stellantrieb (12) verwendet wird.To perform these functions, each control element (ie the actuator ( 12 ), the load sensor ( 14 ), the position sensor ( 16 ) or the strain sensor ( 18 ) or ( 20 )) works under local control by a respective processor ( 32 ) according to program instructions in a PROM in the core's memory ( 58 ). The control by the processor ( 32 ) takes place entirely within the local circuit ( 22 ) and is via the local bus ( 34 ) and a hardware used as an interface for the digital signals with the control elements in the respective local bus (e.g. ana log / Digital converter etc.) communicates. The data RAM's in the memory ( 58 ) of the core are used to store data such as the strain information from a strain gauge ( 18 ) or ( 20 ). The actuator ( 12 ) is operated under closed-loop control, so that it performs a predetermined operation, for example a desired oscillation form synthesized in the core according to its program in its memory ( 58 ). The closed control loop comprises a comparison of an actual response signal, which is based on the load, position and / or strain measurements measured by the sensors ( 14, 16, 18 and 20 ) with an expected (ie predetermined) response in order to receive an error signal which is used to set a setpoint setting. Reference variable for the actuator ( 12 ) is used.

Jede Millisekunde werden die Last, die Stellung (auch als Hub bezeichnet) und die Dehnungen abgefragt und als Vier-Wort- Nachrichten durch die jeweiligen Sendeschaltungen (38) an die gleichen Adressen (d. h. die Nachrichten-Ports) in allen Dual-Port-RAM's (36) gesendet. Die Führungsgröße und das Feh­ lersignal, die jede Millisekunde berechnet und für die Ein­ stellung des dem Stellantrieb (14) zugeführten Sollwertein­ stellungs- oder Regelsignal verwendet werden, werden in gleicher Weise jede Millisekunde durch die Sendeschaltung (38) in der lokalen Regelschaltung (22) gesendet. Wie in Fig. 1 dargestellt ist, werden gleiche Nachrichten in gleiche Plätze in allen Dual-Port-RAM's (36) eingeschrieben. Ein Zugriff erfolgt zu einem möglichst frühen Zeitpunkt nur auf jene Nachrichten, die für den Betrieb der jeweiligen lokalen Regelschaltung (22, 24, 26, 28 oder 30) relevant sind.The load, the position (also referred to as the hub) and the strains are queried every millisecond and as four-word messages by the respective transmission circuits ( 38 ) to the same addresses (ie the message ports) in all dual-port RAMs ( 36 ) sent. The reference variable and the error signal, which are calculated every millisecond and used for setting the setpoint value setting or control signal supplied to the actuator ( 14 ), are in the same way every millisecond by the transmission circuit ( 38 ) in the local control circuit ( 22 ) Posted. As shown in Fig. 1, the same messages are written in the same places in all dual-port RAM's ( 36 ). Access is made at the earliest possible time only to those messages which are relevant for the operation of the respective local control circuit ( 22, 24, 26, 28 or 30 ).

Im folgenden soll das Senden und das Lesen von Nachrichten (die auch als "Berechtigungsmarken" bezeichnet werden können) näher beschrieben werden. Nur eine lokale Regelschaltung kann direkt zu einer Zeit eine Nachricht über den System-Bus (40) übertragen. Wenn eine lokale Regelschaltung eine Nachricht zu übertragen hat, wird ein Anforderungssignal von der An­ forderungsfunktion der VME-Bus-Anforderer- und Ar­ biter-Schaltung (80) an den Arbiter gesendet, und wenn der Bus (40) nicht besetzt ist, dann wird von dem Arbiter ein Er­ teilungssignal an den Anforderer oder Requester gesendet. Der Anforderer aktiviert dann ein Signal, daß der Bus besetzt ist und die anfordernde lokale Regelschaltung beginnt mit der Datenübertragung, wobei die Treiber in der VME-Bus-Sende­ schaltung (38) eine Nachricht über den Systembus (40) in die gleichen Adressen aller Dual-Port-RAMS's (36) über die Empfänger (84) einschreiben. Der Dual-Port-RAM-Arbiter (82) verhindert einen gleichzeitigen Zugriff auf das Dual-Port-RAM (36) durch den System-Bus (40) und den lokalen Bus (34). Beide Speicherports sind normalerweise unwirksam oder abge­ schaltet und bleiben es, bis der Arbiter (82) den Zugriff zu­ läßt, was er nur dann tut, wenn eine Anforderung von einem Port vorliegt und der andere Port nicht schon benutzt wird. Im Falle gleichzeitiger Anforderungen des Zugriffs auf das Dual-Port-RAM (36) wird dem System-Bus (40) der Zugriff ge­ währt und der lokale Port wartet, bis der System-Bus (40) seine Übertragung abgeschlossen hat. Wenn der Zugriff gewährt ist, wird die Datenübertragung quittiert (dem lokalen Prozes­ sor oder der Bussteuerung oder beiden). Nachdem die Quittungen von allen lokalen Regelschaltungen empfangen wor­ den sind, beendet die Sendeschaltung den Daten­ übertragungszyklus, womit der Systembus (40) für eine Verwen­ dung durch andere lokale Regelschaltungen freigegeben wird. Die Quittierungen werden auf einer Leitung des System-Bus (40) durch offene Kollektortreiber in allen lokalen Schaltun­ gen angezeigt. Normalerweise sind die Treiber eingeschaltet und halten die Leitung auf einem niedrigen Logikpegel. Wenn eine Sendung erfolgt, antwortet jede lokale Schaltung nach Beendigung ihrer Datenübertragung durch das Ausschalten ihres Treibers nach einer kurzen Verzögerung. Wenn alle Treiber ausgeschaltet sind, geht die Leitung auf den hohen Pegel über.The sending and reading of messages (which can also be referred to as "authorization marks") will be described in more detail below. Only a local control circuit can transmit a message over the system bus ( 40 ) directly at a time. When a local control circuit has a message to transmit, a request signal is sent to the arbiter by the request function of the VME bus requestor and ar biter circuit ( 80 ), and if the bus ( 40 ) is not busy, then the arbiter sends a grant signal to the requester. The requestor then activates a signal that the bus is busy and the requesting local control circuit begins the data transmission, the drivers in the VME bus transmission circuit ( 38 ) sending a message via the system bus ( 40 ) to the same addresses of all duals - Write in Port RAMS's ( 36 ) via the receivers ( 84 ). The dual-port RAM arbiter ( 82 ) prevents simultaneous access to the dual-port RAM ( 36 ) by the system bus ( 40 ) and the local bus ( 34 ). Both memory ports are normally ineffective or switched off and remain so until the arbiter ( 82 ) allows access, which he does only when there is a request from one port and the other port is not already in use. In the event of simultaneous requests for access to the dual-port RAM ( 36 ), the system bus ( 40 ) is granted access and the local port waits until the system bus ( 40 ) has completed its transfer. If access is granted, the data transfer is acknowledged (the local processor or the bus controller or both). After the acknowledgments have been received by all local control circuits, the transmission circuit ends the data transfer cycle, whereby the system bus ( 40 ) is released for use by other local control circuits. The acknowledgments are displayed on a line of the system bus ( 40 ) by open collector drivers in all local circuits. Usually the drivers are on and keep the line at a low logic level. When a broadcast occurs, each local circuit responds after a short delay after data transmission is complete by turning off its driver. When all drivers are turned off, the line goes high.

Um für die dringenden Nachrichten eine Echtzeit-Benutzung durch eine lokale Regelschaltung zuzulassen, beispielsweise in der geschlossenen Regelschleife oder zur Lieferung von Überwachungsnachrichten, wird dem lokalen Prozessor (32) über das lokale Interrupt-RAM (86) und den lokalen Interrupt-Ein­ gangsport (88) ein Interrupt zugeführt, wenn über den System-Bus (40) ein Zugriff auf besondere Nachrichten-Ports erfolgt. Wie oben erwähnt, wird das lokale Interrupt-RAM (86) während der Initialisierung des Systems durch den lokalen Prozessor (32) an Adressen, welche mit für den Betrieb einer lokalen Regelschaltung relevanten Nachrichten-Ports korrespondieren, mit Kennworten geladen. Der Inhalt des RAM (86) ändert sich nicht bis er von dem lokalen Prozessor (32) spezifisch neu programmiert wird. Wenn der System-Bus (40) Zugriff hat auf einen Nachrichten-Port mit einem korrespon­ dierenden Kennwort in dem lokalen Interrupt-RAM (86) (einem "aktiven" Nachrichten-Port) wird das lokale Interrupt-RAM (86) von denselben Adreß-Leitungen adressiert, welche das Dual-Port-RAM (36) adressieren. Zu dieser Zeit kann in das lokale Interrupt-RAM (86) nicht eingeschrieben, jedoch aus diesem ausgelesen werden und das adressierte Kennwort er­ scheint an seinen Ausgangsdatenleitungen, wodurch bewirkt wird, daß ein entsprechendes Statusbit eines internen adressierbaren 8bit-Schalters in dem lokalen Interrupt-Ein­ gangsport (88) gleichzeitig mit der Bestätigung einer Inter­ ruptanforderung an die Interrupt-Steuerschaltung (56) des lokalen Prozessors (32) auf eine "1" gesetzt wird. Der adressierbare interne 8-Bit-Schalter ist von dem lokalen Prozessor (32) als Eingangs-Port direkt lesbar, um zu bestimmen, auf welchen Nachrichten-Ports des Dual-Port-RAM (36) gerade Zugriff genommen worden ist. Der Eingangsport (88) akkumuliert den Status aller aktiven Nachrichten-Ports bis er von dem lokalen Prozessor (32) ausgelesen ist, wobei dann alle in den internen Schaltern gehaltenen Bits automatisch auf "0" zurückgesetzt werden. Wenn die Anzahl der aktiven Nachrichten-Ports 8 übersteigt, werden die Statusbits verteilt, und es wird ein Abrufbetrieb der Nachrichten-Ports durchgeführt, wobei die Interrupts die neuen relevanten Nach­ richten identifizieren. Nachdem er über die Ankunft relevan­ ter Nachrichten informiert worden ist, liest der Prozessor (32) diese sobald wie möglich aus.In order to allow real-time use by the local control circuit for the urgent messages, for example in the closed control loop or for the delivery of monitoring messages, the local processor ( 32 ) via the local interrupt RAM ( 86 ) and the local interrupt input port ( 88 ) an interrupt is supplied if special message ports are accessed via the system bus ( 40 ). As mentioned above, the local interrupt RAM ( 86 ) is loaded with passwords during the initialization of the system by the local processor ( 32 ) at addresses which correspond to message ports relevant for the operation of a local control circuit. The content of the RAM ( 86 ) does not change until it is specifically reprogrammed by the local processor ( 32 ). If the system bus ( 40 ) has access to a message port with a corresponding password in the local interrupt RAM ( 86 ) (an "active" message port), the local interrupt RAM ( 86 ) will have the same address - Lines addressed, which address the dual-port RAM ( 36 ). At this time, the local interrupt RAM ( 86 ) cannot be written in, but can be read out of it and the addressed password appears on its output data lines, which causes a corresponding status bit of an internal addressable 8-bit switch in the local interrupt A gangsport ( 88 ) is set to a "1" simultaneously with the confirmation of an interrupt request to the interrupt control circuit ( 56 ) of the local processor ( 32 ). The addressable 8-bit internal switch is directly readable by the local processor ( 32 ) as the input port to determine which message ports of the dual port RAM ( 36 ) have just been accessed. The input port ( 88 ) accumulates the status of all active message ports until it is read out by the local processor ( 32 ), in which case all bits held in the internal switches are automatically reset to "0". When the number of active message ports exceeds 8, the status bits are distributed and the message ports are fetched with the interrupts identifying the new relevant messages. After being informed of the arrival of relevant messages, the processor ( 32 ) reads them out as soon as possible.

Die Dual-Port-RAM's (36) und die Sendeschaltungen (38) dienen als effizienter und für alle Zwecke geeigneter Kommunika­ tionsmechanismus zum Übertragen von Nachrichten zu allen lokalen Regelschaltungen (22, 24, 26, 28 und 30), welche nur des Zugriffs auf einen Satz einer kleinen Teilmenge der Gesamtanzahl der Nachrichten bedürfen. Durch die Trennung des System-Bus (40) von den lokalen Bussen (34) werden Kommuni­ kationsengstellen über den System-Bus (40) vermieden und gleichzeitig können die lokalen Busse (34) effizient verwen­ det werden für die Funktion des lokalen Regelelements zuge­ ordnete Daten und Programme. Es gibt daher keinen Overhead bei der Datenübertragung (d. h. spezielle Handshake-Verfahren) und sie ist transparent für die lokalen Prozessoren (32), wenn sie ihre lokale Regelung ausführen, wobei die lokalen Prozessoren nur von der Ankunft wichtiger Nachrichten in dem Dual-Port-RAM (38) informiert werden, die dann baldmöglichst ausgelesen werden können.The dual-port RAM's ( 36 ) and the transmit circuits ( 38 ) serve as an efficient and all-purpose communication mechanism for transmitting messages to all local control circuits ( 22, 24, 26, 28 and 30 ) which are only accessible a sentence of a small subset of the total number of messages. By separating the system bus ( 40 ) from the local buses ( 34 ), communication bottlenecks via the system bus ( 40 ) are avoided and at the same time the local buses ( 34 ) can be efficiently used for the function of the local control element Data and programs. There is therefore no overhead in data transmission (ie special handshake methods) and it is transparent to the local processors ( 32 ) when performing their local control, the local processors only depending on the arrival of important messages in the dual port RAM ( 38 ) are informed, which can then be read out as soon as possible.

Claims (23)

1. Schaltung zur interaktiven Kontrolle von mehreren Regelelementen, gekennzeichnet durch
  • - mehrere Regelelemente (12, 14, 16, 18, 20) mit spezifizier­ ten Funktionen,
  • - mehrere lokale Regelschaltungen (22, 24, 26, 28, 30), wel­ che die jeweiligen Regelelemente (12, 14, 16, 18, 20) kon­ trollieren,
    wobei jede lokale Regelschaltung (22, 24, 26, 28, 30), einen Prozessor (32) zur Steuerung des Betriebs der lokalen Regelschaltung und deren jeweiligen Regelements (12, 14, 16, 18, 20),
    einen mit dem Prozessor (32) verbundenen lokalen Bus (34) zur Kommunikation innerhalb der lokalen Regelschaltung (22, 24, 26, 28, 30),
    ein mit dem lokalen Bus (34) verbundenes Nachrichten-RAM (36) und
    eine zwischen den lokalen Bus (34) und das jeweilige Regel­ element (12; 14; 16; 18; 20) geschaltete Regelelement- Schnittstelleneinrichtung (50) enthält,
  • - einen System-Bus (40), der mit den Nachrichten-RAM's (36) in den lokalen Regelschaltungen (22, 24, 26, 28, 30) verbunden ist, und
  • - eine Rundsendeschaltung (38) zur Übertragung von Nachrich­ ten über den System-Bus (40) zu den Nachrichten-RAM's (36).
1. Circuit for the interactive control of several control elements, characterized by
  • - several control elements ( 12, 14, 16, 18, 20 ) with specified functions,
  • a plurality of local control circuits ( 22, 24, 26, 28, 30 ) which control the respective control elements ( 12, 14, 16, 18, 20 ),
    each local control circuit ( 22, 24, 26, 28, 30 ), a processor ( 32 ) for controlling the operation of the local control circuit and its respective control elements ( 12, 14, 16, 18, 20 ),
    a local bus ( 34 ) connected to the processor ( 32 ) for communication within the local control circuit ( 22, 24, 26, 28, 30 ),
    a message RAM ( 36 ) connected to the local bus ( 34 ) and
    contains a control element interface device ( 50 ) connected between the local bus ( 34 ) and the respective control element ( 12; 14; 16; 18; 20 ),
  • - A system bus ( 40 ), which is connected to the message RAM's ( 36 ) in the local control circuits ( 22, 24, 26, 28, 30 ), and
  • - A broadcast circuit ( 38 ) for the transmission of messages th over the system bus ( 40 ) to the message RAM's ( 36 ).
2. Schaltung nach Anspruch 1, gekennzeichnet durch mehrere Rundsendeschaltungen (38), von denen jede in einer lokalen Regelschaltung (22; 24 . . .) angeordnet ist.2. Circuit according to claim 1, characterized by a plurality of broadcast circuits ( 38 ), each of which is arranged in a local control circuit ( 22; 24... ). 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Sendeschaltungen (38), die Nachrichten zu entsprechend der Art der Nachricht vorgegebenen Speicherplätzen übertragen. 3. A circuit according to claim 2, characterized in that the transmission circuits ( 38 ) transmit the messages to predetermined locations corresponding to the type of message. 4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß je­ de lokale Regelschaltung (22; 24 . . .) eine Einrichtung zur Identifizierung der Ankunft der Nachrichten in bestimmten der vorgegebenen Speicherplätze enthält.4. Circuit according to claim 3, characterized in that each de local control circuit ( 22; 24... ) Contains a device for identifying the arrival of the messages in certain of the predetermined storage locations. 5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zur Identifizierung der Ankunft der Nachrichten ein Interrupt-RAM (86) mit den vorgegebenen Speicherplätzen zugeordneten Adressen enthält, wobei das Interrupt-RAM (86) zum Lesen aktiviert wird, wenn von der Sendeschaltung (38) zum Schreiben auf das Nachrichten-RAM (36) Zugriff genommen wird, und das Interrupt-RAM (86) an den den bestimmten vorge­ gebenen Speicherplätzen zugeordneten Adressen mit Kennworten geladen ist.5. A circuit according to claim 4, characterized in that the means for identifying the arrival of the messages contains an interrupt RAM ( 86 ) with the addresses assigned to the predetermined memory locations, the interrupt RAM ( 86 ) being activated for reading when from Transmit circuit ( 38 ) for writing to the message RAM ( 36 ) is accessed, and the interrupt RAM ( 86 ) is loaded with passwords at the addresses assigned to the predetermined memory locations. 6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Einrichtung zum Identifizieren der Ankunft der Nachrichten eine Einrichtung zum Senden einer Interrupt-Anforderung an den Prozessor (32) und einen adressierbaren maschineninternen Schalter (in 88) mit durch jeweilige Kennworte gesetzten und durch den Prozessor (32) lesbaren Status-Bits enthält.6. A circuit according to claim 5, characterized in that the means for identifying the arrival of the messages means for sending an interrupt request to the processor ( 32 ) and an addressable machine internal switch (in 88 ) set by respective passwords and by the Processor ( 32 ) contains readable status bits. 7. Schaltung nach einem der Ansprüche 2 bis 6, gekennzeichnet durch einen System-Bus-Arbiter 680), welcher den Zugriff auf den System-Bus (40) auf eine der mehreren Sendeschaltungen (38) zu jeweils einer Zeit beschränkt.7. Circuit according to one of claims 2 to 6, characterized by a system bus arbiter 680 ), which limits access to the system bus ( 40 ) to one of the plurality of transmission circuits ( 38 ) at a time. 8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die lokalen Regelschaltungen (22, 24 . . .) Einrichtungen zum Über­ tragen von Quittungssignalen enthalten, um den Zugriff auf die Nachrichgen-RAM's (36) zu quittieren, und daß die Sende­ schaltungen (38) dafür eingerichtet sind, die Übertragung einer Nachricht erst nach dem Empfang eines Quittungssignals von allen lokalen Regelschaltungen (22, 24 . . .) zu beenden. 8. Circuit according to claim 7, characterized in that the local control circuits ( 22, 24 ...) Contain means for transmitting acknowledgment signals in order to acknowledge access to the message RAM's ( 36 ), and that the transmission circuits ( 38 ) are set up to end the transmission of a message only after receipt of an acknowledgment signal from all local control circuits ( 22, 24... ). 9. Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß jede lokale Regelschaltung (22; 24 . . .) einen Nachrichten-RAM-Arbiter (82) enthält, welcher den Zugriff auf das Nachrichten-RAM (36) auf entweder eine der Sendeschaltungen (38) oder den Prozessor (32) in der lokalen Regelschaltung zu jeweils einer Zeit beschränkt.9. Circuit according to one of claims 1 to 8, characterized in that each local control circuit ( 22; 24 ...) Contains a message RAM arbiter ( 82 ), which has access to the message RAM ( 36 ) on either one of the transmit circuits ( 38 ) or the processor ( 32 ) in the local control circuit is limited at a time. 10. Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Regelelemente (12; 14; 16; 18; 20) mindestens einen Stellantrieb (12) und mindestens einen Meß­ wertgeber (14; 16; 18; 20) enthalten.10. Circuit according to one of claims 1 to 9, characterized in that the control elements ( 12; 14; 16; 18; 20 ) contain at least one actuator ( 12 ) and at least one transmitter ( 14; 16; 18; 20 ). 11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß der Meßwertgeber (14; 16; 18; 20) die Antwort des Stell­ antriebs (12) auf ein Stellsignal mißt, daß der Prozessor (32) der lokalen Regelschaltung (24; 26 . . .) für den Meßwert­ geber (14; 16; . . .) so programmiert ist, daß er eine die Ant­ wort anzeigende Nachricht über seine Sendeschaltung (38) überträgt, und daß der Prozessor (32) der lokalen Regelschal­ tung (22) für den Stellantrieb (12) so programmiert ist, daß er die Nachricht liest und sie in einer geschlossenen Regel­ schleife des Stellantriebs (12) verwendet.11. Circuit according to claim 10, characterized in that the sensor ( 14; 16; 18; 20 ) measures the response of the actuator ( 12 ) to an actuating signal that the processor ( 32 ) of the local control circuit ( 24; 26 . .) for the measured value transmitter ( 14; 16; ... ) is programmed so that it transmits a message indicating the response via its transmission circuit (38 ), and that the processor ( 32 ) of the local control circuit ( 22 ) for the actuator ( 12 ) is programmed so that it reads the message and uses it in a closed control loop of the actuator ( 12 ). 12. Schaltung zur Kontrolle einer Materialprüfeinrichtung, gekennzeichnet durch
  • - mehrere Regelelemente (12, 14, 16, 18, 20) mit spezifizier­ ten Funktionen,
  • - wobei die Regelelemente (12, 14, 16, 18, 20) einen Stellan­ trieb (12) zum Anlegen einer Kraft an ein Materialprüfstück, einen Lastmeßwertgeber (14) zum Messen der durch den Stellantrieb (12) angelegten Belastung, einen Lagemeßwertgeber (16) zum Messen der Stellung des Stellan­ triebs (12) und einen Dehnungsmeßwertgeber (18) zum Messen der Dehnung des Materialprüfstücks enthalten,
  • - mehrere lokale Regelschaltungen (22, 24, 26, 28, 30) welche die jeweiligen Regelelemente (12, 14, 16, 18, 20) kontrollieren,
    wobei jede lokale Regelschaltung (22, 24, 26, 28, 30), einen Prozessor (32) zur Kontrolle des Betriebs der lokalen Regelschaltung und deren jeweiligen Regelelements (12, 14, 16, 18, 20),
    einen mit dem Prozessor (32) verbundenen lokalen Bus (34) zur Kommunikation innerhalb der lokalen Regelschaltung (22, 24, 26, 28, 30),
    ein mit dem lokalen Bus (34) verbundenes Nachrichten-RAM (36) und
    eine zwischen den lokalen Bus (34) und das jeweilige Regel­ element (12; 14; 16; 18; 20) geschaltete Regelelement- Schnittstelleinrichtung (50) enthält,
  • - einen System-Bus (40), der mit den Nachrichten-RAM's (36) in den lokalen Regelschaltungen (22, 24, 26, 28, 30) ver­ bunden ist, und
  • - eine Rundsendeschaltung (38) zur Übertragung von Nachrich­ ten über den System-Bus (40) zu den Nachrichten-RAM's (36).
12. Circuit for checking a material testing device, characterized by
  • - several control elements ( 12, 14, 16, 18, 20 ) with specified functions,
  • - The control elements ( 12, 14, 16, 18, 20 ) a Stellan drive ( 12 ) for applying a force to a material test piece, a load sensor ( 14 ) for measuring the load applied by the actuator ( 12 ), a position sensor ( 16 ) for measuring the position of the actuator ( 12 ) and a strain gauge ( 18 ) for measuring the strain of the material test piece,
  • several local control circuits ( 22, 24, 26, 28, 30 ) which control the respective control elements ( 12, 14, 16, 18, 20 ),
    each local control circuit ( 22, 24, 26, 28, 30 ), a processor ( 32 ) for controlling the operation of the local control circuit and its respective control element ( 12, 14, 16, 18, 20 ),
    a local bus ( 34 ) connected to the processor ( 32 ) for communication within the local control circuit ( 22, 24, 26, 28, 30 ),
    a message RAM ( 36 ) connected to the local bus ( 34 ) and
    contains a control element interface device ( 50 ) connected between the local bus ( 34 ) and the respective control element ( 12; 14; 16; 18; 20 ),
  • - A system bus ( 40 ), with the message RAM's ( 36 ) in the local control circuits ( 22, 24, 26, 28, 30 ) connected, and
  • - A broadcast circuit ( 38 ) for the transmission of messages th over the system bus ( 40 ) to the message RAM's ( 36 ).
13. Schaltung nach Anspruch 12, gekennzeichnet durch mehrere Rundsendeschaltungen (38), von denen jede in einer lokalen Regelschaltung (22; 24 . . .) angeordnet ist.13. Circuit according to claim 12, characterized by a plurality of broadcasting circuits ( 38 ), each of which is arranged in a local control circuit ( 22; 24... ). 14. Schaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Sendeschaltungen (38), die Nachrichten zu entsprechend der Art der Nachricht vorgegebenen Speicherplätzen übertragen.14. A circuit according to claim 13, characterized in that the transmission circuits ( 38 ) transmit the messages to predetermined locations corresponding to the type of message. 15. Schaltung nach Anspruch 14, dadurch gekennzeichnet, daß jede lokale Regelschaltung (22; 24 . . .) eine Einrichtung zur Identifizierung der Ankunft der Nachrichten in bestimmten der der vorgegebenen Speicherplätze enthält. 15. Circuit according to claim 14, characterized in that each local control circuit ( 22; 24... ) Contains a device for identifying the arrival of the messages in certain of the predetermined storage locations. 16. Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß die Einrichtung zur Identifizierung der Ankunft der Nachrich­ ten ein Interrupt-RAM (86) mit den vorgegebenen Speicherplät­ zen zugeordneten Adressen enthält, wobei das Interrupt-RAM (86) zum Lesen aktiviert wird, wenn von der Sendeschaltung (38) zum Schreiben auf das Nachrichten-RAM (36) Zugriff ge­ nommen wird, und das Interrupt-RAM (86) an den den bestimmten vorgegebenen Speicherplätzen zugeordneten Adressen mit Kenn­ worten geladen ist.16. The circuit according to claim 15, characterized in that the means for identifying the arrival of the messages th an interrupt RAM ( 86 ) with the predetermined memory locations assigned addresses, the interrupt RAM ( 86 ) being activated for reading when access is taken from the transmission circuit ( 38 ) for writing to the message RAM ( 36 ), and the interrupt RAM ( 86 ) is loaded with passwords at the addresses assigned to the predetermined storage locations. 17. Schaltung nach Anspruch 16, dadurch gekennzeichnet, daß die Einrichtung zum Identifizieren der Ankunft der Nachrich­ ten eine Einrichtung zum Senden einer Interrupt-Anforderung an den Prozessor (32) und einen adressierbaren maschineninternen Schalter (in 88) mit durch jeweilige Kenn­ worte gesetzten und durch den Prozessor (32) lesbaren Status- Bits enthält.17. A circuit according to claim 16, characterized in that the means for identifying the arrival of the messages, a means for sending an interrupt request to the processor ( 32 ) and an addressable internal machine switch (in 88 ) with and set by respective passwords contains status bits readable by the processor ( 32 ). 18. Schaltung nach einem der Ansprüche 13 bis 17, gekennzeichnet durch einen System-Bus-Arbiter (80), welcher den Zugriff auf den System-Bus (40) auf eine der mehreren Sendeschaltungen (38) zu jeweils einer Zeit beschränkt.18. Circuit according to one of claims 13 to 17, characterized by a system bus arbiter ( 80 ) which limits access to the system bus ( 40 ) to one of the plurality of transmission circuits ( 38 ) at a time. 19. Schaltung nach Anspruch 18, dadurch gekennzeichnet, daß die lokalen Regelschaltungen (22, 24 . . .) Einrichtungen zum Übertragen von Quittungssignalen enthalten, um den Zugriff auf die Nachrichten-RAM's (36) zu quittieren, und daß die Sendeschaltungen (38) dafür eingerichtet sind, die Übertragung einer Nachricht erst nach dem Empfang eines Quit­ tungssignals von allen lokalen Regelschaltungen (22, 24 . . .) zu beenden.19. Circuit according to claim 18, characterized in that the local control circuits ( 22, 24 ...) Contain means for transmitting acknowledgment signals in order to acknowledge access to the message RAM's ( 36 ), and in that the transmission circuits ( 38 ) are set up to end the transmission of a message only after receipt of a confirmation signal from all local control circuits ( 22, 24 ...). 20. Schaltung nach einem der Ansprüche 13 bis 19, dadurch ge­ kennzeichnet, daß jede lokale Regelschaltung (22; 24 . . .) einen Nachrichten-RAM-Arbiter (82) enthält, welcher den Zugriff auf das Nachrichten-RAM (36) auf entweder eine der Sendeschaltungen (38) oder den Prozessor (32) in der lokalen Regelschaltung zu jeweils einer Zeit beschränkt.20. Circuit according to one of claims 13 to 19, characterized in that each local control circuit ( 22; 24 ...) Contains a message RAM arbiter ( 82 ), which has access to the message RAM ( 36 ) either one of the transmit circuits ( 38 ) or the processor ( 32 ) in the local control circuit is limited at a time. 21. Schaltung nach einem der Ansprüche 12 bis 20, dadurch ge­ kennzeichnet, daß der Meßwertgeber (14; 16; 18; 20) die Ant­ wort des Stellantriebs (12) auf ein Stellsignal mißt, daß der Prozessor (32) der lokalen Regelschaltung (24, 26 . . .) für den Meßwertgeber (124; 16; . . .) so programmiert ist, daß er eine die Antwort anzeigende Nachricht über seine Sendeschal­ tung (38) überträgt, und daß der Prozessor (32) der lokalen Regelschaltung (22) für den Stellantrieb (12) so programmiert ist, daß er die Nachricht liest und sie in einer geschlos­ senen Regelschleife des Stellantriebs (12) verwendet.21. Circuit according to one of claims 12 to 20, characterized in that the transmitter ( 14; 16; 18; 20 ) measures the response of the actuator ( 12 ) to an actuating signal that the processor ( 32 ) of the local control circuit ( 24, 26 ...) For the transmitter ( 124; 16; ...) Is programmed so that it transmits a message indicating the response via its transmission circuit ( 38 ), and that the processor ( 32 ) of the local control circuit ( 22 ) for the actuator ( 12 ) is programmed so that it reads the message and uses it in a closed control loop of the actuator ( 12 ). 22. Schaltung nach einem der Ansprüche 8 bis 11, dadurch ge­ kennzeichnet, daß die Einrichtung zum Übertragen der Quittungssignale eine Quittungssignalleitung in dem System- Bus (40) und mit der Quittungssignalleitung verbundene Trei­ ber in jeder lokalen Regelschaltung (22; 24 . . .) enthält, wobei jeder der Treiber die Quittungssignalleitung in einen Status versetzt, wenn er eingeschaltet ist, und die Leitung in einen anderen Status übergeht, wenn alle Treiber aus­ geschaltet sind, wobei das Quittungssignal mit dem anderen Status übereinstimmt.22. Circuit according to one of claims 8 to 11, characterized in that the device for transmitting the acknowledgment signals an acknowledgment signal line in the system bus ( 40 ) and connected to the acknowledgment signal line driver in each local control circuit ( 22; 24 ... ), wherein each of the drivers puts the acknowledge signal line in a state when it is switched on, and changes the line in a different state when all drivers are switched off, the acknowledgment signal corresponding to the other state. 23. Schaltung nach einem der Ansprüche 19 bis 22, dadurch ge­ kennzeichnet, daß die Einrichtung zum Übertragen der Quittungssignale eine Quittungssignalleitung in dem System- Bus (40) und mit der Quittungssignalleitung verbundene Trei­ ber in jeder lokalen Regelschaltung (22; 24 . . .) enthält, wobei jeder der Treiber die Quittungssignalleitung in einen Status versetzt, wenn er eingeschaltet ist, und die Leitung in einen anderen Status übergeht, wenn alle Treiber aus­ geschaltet sind, wobei das Quittungssignal mit dem anderen Status übereinstimmt.23. Circuit according to one of claims 19 to 22, characterized in that the device for transmitting the acknowledgment signals an acknowledgment signal line in the system bus ( 40 ) and connected to the acknowledgment signal line driver in each local control circuit ( 22; 24 ... ), wherein each of the drivers puts the acknowledge signal line in a state when it is switched on, and changes the line in a different state when all drivers are switched off, the acknowledgment signal corresponding to the other state.
DE19883834199 1987-10-09 1988-10-07 CIRCUIT FOR INTERACTIVE CONTROL OF SEVERAL CONTROL ELEMENTS Ceased DE3834199A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10685287A 1987-10-09 1987-10-09

Publications (1)

Publication Number Publication Date
DE3834199A1 true DE3834199A1 (en) 1989-04-27

Family

ID=22313606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883834199 Ceased DE3834199A1 (en) 1987-10-09 1988-10-07 CIRCUIT FOR INTERACTIVE CONTROL OF SEVERAL CONTROL ELEMENTS

Country Status (4)

Country Link
JP (1) JPH01109403A (en)
DE (1) DE3834199A1 (en)
FR (1) FR2621714A1 (en)
GB (1) GB2211000B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1785788A1 (en) * 2005-11-15 2007-05-16 Dewert Antriebs- und Systemtechnik GmbH Method and device for controlling an electric equipment system of a piece of furniture

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2048944A1 (en) * 1990-08-31 1992-03-01 Otomar S. Schmidt Processor for a programmable controller
DE4125374C2 (en) * 1991-07-31 1995-03-09 Siemens Ag Automated coking plant with several plant parts
AU2052192A (en) * 1991-08-07 1993-02-11 Aeci Limited A controller
DE4207826C2 (en) * 1992-03-12 1995-06-14 Deutsche Aerospace Path and attitude control system (AOCS) with test system
FR2704077B1 (en) * 1993-04-13 1995-06-02 Armand Audrand Digital control with axes control by differential programs.
DE59500195D1 (en) * 1994-08-12 1997-05-28 Siemens Ag Method and device for periodic data transmission with broadcast function for independent data exchange between external units
FR2730080B1 (en) * 1995-01-30 1997-04-25 Trazic Pierre EXPLODED CENTRAL UNIT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103714A2 (en) * 1982-09-07 1984-03-28 General Electric Company Multi-processor axis control
EP0156176A1 (en) * 1984-02-28 1985-10-02 Cetus Corporation Fermentation control system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51140521A (en) * 1975-05-30 1976-12-03 Nec Corp Address exchange device
US4155115A (en) * 1977-12-30 1979-05-15 Honeywell Inc. Process control system with analog output control circuit
JPS5515542A (en) * 1978-07-18 1980-02-02 Nec Corp Data transmitter
GB2046476B (en) * 1979-03-26 1983-02-23 Shelton Instr Ltd Programmable logic controllers
GB2141838B (en) * 1980-05-01 1985-07-24 Rank Organisation Plc Stage lighting control system
JPS5717014A (en) * 1980-07-07 1982-01-28 Fanuc Ltd Numerical controller
JPS5776604A (en) * 1980-10-30 1982-05-13 Fanuc Ltd Numeric controller
JPS6019810B2 (en) * 1980-12-05 1985-05-18 富士通株式会社 Buffer memory control method
JPS5884308A (en) * 1981-11-16 1983-05-20 Toshiba Mach Co Ltd Programmable sequence controller
CA1208687A (en) * 1982-09-21 1986-07-29 Ernest L. Legg Multiprocessor memory map
JPS59114663A (en) * 1982-12-22 1984-07-02 Nec Corp Data transmitting device
US4607256A (en) * 1983-10-07 1986-08-19 Honeywell, Inc. Plant management system
DD248615B1 (en) * 1984-12-27 1990-10-10 Textima Veb K DEVICE AND METHOD FOR CONTROLLING KNITTING MACHINES
JP2528813B2 (en) * 1985-05-10 1996-08-28 株式会社日立製作所 Control device
JP2503950B2 (en) * 1985-07-10 1996-06-05 株式会社島津製作所 Control device for material testing machine
JPH07104836B2 (en) * 1985-09-02 1995-11-13 株式会社日立製作所 Job management method for multi-processor system
JPS6252663A (en) * 1985-09-02 1987-03-07 Hitachi Ltd Method and device for processing information
JPS6259439A (en) * 1985-09-10 1987-03-16 Mitsubishi Electric Corp Transmission control system
JPS62209651A (en) * 1986-02-12 1987-09-14 Fujitsu Ltd Common bus control system
JPH0756647B2 (en) * 1986-03-04 1995-06-14 富士通株式会社 Shared memory system by network
JPS62204363A (en) * 1986-03-04 1987-09-09 Fujitsu Ltd Shared memory system
JPS62219045A (en) * 1986-03-19 1987-09-26 Fujitsu Ltd Lru control circuit
JPS62217768A (en) * 1986-03-19 1987-09-25 Canon Inc Memory control circuit
JPS62219295A (en) * 1986-03-19 1987-09-26 Canon Inc Memory control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103714A2 (en) * 1982-09-07 1984-03-28 General Electric Company Multi-processor axis control
EP0156176A1 (en) * 1984-02-28 1985-10-02 Cetus Corporation Fermentation control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1785788A1 (en) * 2005-11-15 2007-05-16 Dewert Antriebs- und Systemtechnik GmbH Method and device for controlling an electric equipment system of a piece of furniture

Also Published As

Publication number Publication date
JPH01109403A (en) 1989-04-26
GB8823539D0 (en) 1988-11-16
GB2211000B (en) 1992-01-15
GB2211000A (en) 1989-06-21
FR2621714A1 (en) 1989-04-14

Similar Documents

Publication Publication Date Title
DE2812396C2 (en)
DE3640646A1 (en) DIAGNOSTIC SYSTEM
DE2244402A1 (en) DATA PROCESSING SYSTEM
DE3705973A1 (en) AUTOMATIC TEST SYSTEM
DE3508291A1 (en) REAL-TIME DATA PROCESSING SYSTEM
DE19522937A1 (en) Diagnostic system and method for a motor vehicle
CH692929A5 (en) Press Monitoring System.
DE102007018547A1 (en) Vehicle electronic control device
DE3219896A1 (en) RELATED DATA PROCESSING PLANTS
DE19539353A1 (en) Programmable monitor for industrial device using stored sequence program
DE4313190A1 (en) DEVICE AND METHOD FOR INITIALIZING A DATA INTERFACE FOR A PROGRAMMABLE CONTROL
DE3834199A1 (en) CIRCUIT FOR INTERACTIVE CONTROL OF SEVERAL CONTROL ELEMENTS
DE2912073C2 (en)
EP0436818B1 (en) Diagnostic system for digitally controlled devices
DE2657897A1 (en) EXTERNAL DEVICE THAT CONTAINS THE URE INPUT FIXED, FOR ELECTRONIC DATA PROCESSING SYSTEMS WITH A CENTRAL MEMORY
DE69635918T2 (en) Master / Slave communication system, device and method
DE1499840B2 (en) Error checking device for a data processing system
EP1308846A1 (en) Data Transfer Device
DE3329956C2 (en) Circuit arrangement for coupling single-chip microprocessors
DE3136567C2 (en) Arrangement for determining the degree of utilization of at least one electronic device
EP0525214A1 (en) Method of operating an automation apparatus
DE2416268A1 (en) DATA TRANSMISSION DEVICE FOR A PLANT WITH AT LEAST TWO CENTRAL CONTROL UNITS, PERIPHERAL CONTROL UNITS AND SEVERAL GROUPS OF CONTROLLED UNITS
EP0425897B1 (en) Method for operating a control system
DE60107754T2 (en) CPU system with high-speed peripheral LSI circuit
DE10254393A1 (en) Motor vehicle network system diagnostics and checking method for e.g. vehicle CAN bus, uses evaluation unit to evaluate data and signals generated by system in response to request

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection