JPS6252663A - Method and device for processing information - Google Patents

Method and device for processing information

Info

Publication number
JPS6252663A
JPS6252663A JP19210285A JP19210285A JPS6252663A JP S6252663 A JPS6252663 A JP S6252663A JP 19210285 A JP19210285 A JP 19210285A JP 19210285 A JP19210285 A JP 19210285A JP S6252663 A JPS6252663 A JP S6252663A
Authority
JP
Japan
Prior art keywords
information
information processing
state
calculation
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19210285A
Other languages
Japanese (ja)
Inventor
Takeo Onizuka
鬼塚 武郎
Makoto Nomi
能見 誠
Shoji Miyamoto
宮本 捷二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19210285A priority Critical patent/JPS6252663A/en
Publication of JPS6252663A publication Critical patent/JPS6252663A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To automonically perform a specialized processing jog and to enable a job which is highly made in parallel by giving a function broadcasting information on the processed result and a function selecting information regarding an own purpose to each element device. CONSTITUTION:When an information T1 showing that an input element 12-i is activated and a train R2 passes through a point S1 in a time T1 is transmitted to a transmission line 5 through a transmission control part 11-i, it is broadcasted to all elements. The information T1 is selectively received by an arithmetic element 32-i and a memory element 42-i. According to the order of a queue, the arithmetic element 32-i broadcasts said information, while an output element 12-i selectively receives the information, and controls a switching unit A1 through an actuator 13-i. In accordance with the information T1, the memory element 42-i broadcasts the scheduled passing time T<0>1 of the train R2 at the point S1, and the arithmetic element 32-i selectively receives the information, calculates a delay time and broadcasts an information DELTAT1.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、情報処理方法及び装置−に関し、特に、高度
な並列性と自律分散性と全備えた情報処理方法及び装置
に関する。本発明は、全体の定式化が困難な多様な処理
を並列に遂行することが要求される、管制システムのモ
ニタリングや異常対処、あるいはイメージ処理などに、
特に適している。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an information processing method and apparatus, and particularly to an information processing method and apparatus that are fully equipped with a high degree of parallelism and autonomous decentralization. The present invention is applicable to control system monitoring, abnormality response, image processing, etc., which require parallel execution of various processes that are difficult to formulate as a whole.
Particularly suitable.

〔発明の背景〕[Background of the invention]

管制システムやイメージ処理のだめの情報処理にとって
必要な能力は、多種多量のデータに対して、全体として
の定式化又は構造化が困難な多様性の大きい処理を、オ
ンライン的又はデータ駆動式に、かつ、並列に処理する
ことである。これを実現するには、個々の語記憶要素単
位及び演算要素単位のノベルにおける、徹底した並列性
と自律能動性とによって、処理手順における充分な自由
度を確保することが望ましめ。
The capabilities required for information processing, such as control systems and image processing, are the ability to perform highly diverse processing that is difficult to formulate or structure as a whole, online or in a data-driven manner, on a large amount of various types of data. , to process in parallel. To achieve this, it is desirable to ensure a sufficient degree of freedom in processing procedures through thorough parallelism and autonomous activity in the novels of each word storage element and calculation element.

従来のアVイ型処理装置においては1個々の処理要素装
置及び記憶領域の割当てのだめに、ホストコンピュータ
による総括的管理が必要である。
In a conventional AI type processing device, overall management by a host computer is required in order to allocate each processing element device and storage area.

アVイ型のデータフロー処理装置も提案されている(高
橋、西宮°゛超高速科学技術計算向きデータフロープロ
セッサアレイ計算機のアーキテクチャ”電子通信学会論
文誌84/1.  Vol、J 67−D。
An AI-type data flow processing device has also been proposed (Takahashi, Nishinomiya ° ``Architecture of a data flow processor array computer for ultra-high-speed scientific and technical calculations'' IEICE Transactions 84/1. Vol. J 67-D.

A1第62〜69頁)が、この装置においても、処理要
素装置(PE)は、ホストプロセッサからプログラムや
初期データの分配を受ける。また、各PE内部には、複
数の汎用演算ユニット(Function Unit)
が設けられ、これらユニットのデータ70一式並列動作
き達成するために、演算内容を指定するオペンーション
ノードを記憶するだめの命令メモリと、オペランドデー
タを待機させるオペランドメモリと、演算部と、対外通
信制御部と、演算結果の分配先を示すリンクノード全記
憶するためのリンクメモリとが、キューを介してパイプ
ラインルーズに接続されている。したがって、並列性及
び自律分散性を更に徹底させる余地がある。
A1, pages 62 to 69), but in this device as well, the processing element device (PE) receives distribution of programs and initial data from the host processor. Additionally, inside each PE, there are multiple general-purpose arithmetic units (Function Units).
In order to achieve parallel operation of the data 70 of these units, an instruction memory for storing operation nodes specifying the operation contents, an operand memory for waiting operand data, an operation section, and an external A communication control unit and a link memory for storing all link nodes indicating distribution destinations of calculation results are loosely connected in a pipeline via a queue. Therefore, there is room to further improve parallelism and autonomous decentralization.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、大規模な並列処理が必要な問題や、処
理手続を明確化しにくい問題を解くのに適した、高度の
並列性と自律分散性を備え、処理手続の自由が大きい情
報処理の方法及び装置を提供することにある。
The purpose of the present invention is to provide information processing with a high degree of parallelism and autonomous decentralization, and with a large degree of freedom in processing procedures, suitable for solving problems that require large-scale parallel processing or problems in which processing procedures are difficult to clarify. An object of the present invention is to provide a method and apparatus for.

〔発明の概要〕[Summary of the invention]

本発明の特徴は、人出力、演算及び記憶の各部を目的(
入出力部における入力元や出方光、演算部における演算
内容や対象データの種類と発生源、記憶部における一時
的記憶か固定的記憶かの\別や記憶すべき又は記憶さ九
ている情報の種類と発生源又は供給先など)別の要素装
置に細分するとともに、各要素装置を独立させ、これら
の要素装置に並行動作を行なわせるところにある。これ
らの要素装置は、伝送路を介して相互接続され、それぞ
れの目的に従って、自律的に、情報をブロードキャスト
し、あるいはブロードキャストされた情報からそれぞれ
の目的に関連した情報を選択し、更に、状況に応じて、
演算結果や記憶情報などをブロードキャストする。
A feature of the present invention is that each part of human output, calculation, and memory is
Input source and output light in the input/output section, calculation contents in the calculation section, type and source of target data, whether temporary or fixed storage in the storage section, and information that should be or is being stored. The idea is to subdivide the system into different elemental devices (such as type, source, supply destination, etc.), make each elemental device independent, and have these elemental devices perform parallel operations. These elemental devices are interconnected via transmission paths, autonomously broadcast information or select information relevant to their respective purposes from the broadcast information according to their respective purposes, and furthermore, depending on the situation. depending on,
Broadcast calculation results, storage information, etc.

すなわち、本発明によれば、各要素装置が、それぞれの
目的に沿った情報処理機能の他に、処理結果情報をブロ
ードキャストする機能と、各自の目的に関連する情報を
選択する機能の、少なくとも一方を持つことにより、専
門化された処理を自律的に遂行し、その結果、高度に並
列化された処理が可能であるとともに、手順が特定され
ていない処理でも遂行することができる。
That is, according to the present invention, each element device has at least one of a function of broadcasting processing result information and a function of selecting information related to its own purpose, in addition to an information processing function according to its own purpose. By having this, specialized processing can be performed autonomously, and as a result, highly parallel processing is possible, and even processing with unspecified steps can be performed.

〔発明の実施例〕[Embodiments of the invention]

第1図は、本発明が適用された管制システム(コマンド
アンドコントロールシステム)テアル。
FIG. 1 shows a control system (command and control system) to which the present invention is applied.

管制対象1には、センサ又はアクチュエータ13−c 
(c=1. 2.・・・・・・、f)が接続され、各セ
ンサ又はアクチュエータ13−Cには、管制入力要素又
は管制出力要素12−c (c=1. 2.・・・・・
・、  f)が接続され、そして、各管制入力要素又は
    ゛管制出力要素12−cは、伝送制御部1l−
c(C=1,2.・・・・・・、f)’を介して情報伝
送路5に接続される。オペレータ2は、表示部3と入力
部(例えばキーボードつ4を備えた管制用端末装置によ
り、システムの状態を知り、まだ、必要な情報又は指令
を与える。表示部3はマンマシン出方要素22−1及び
伝送制御部2に1を介して情報伝送路5に接続され、入
力部4はマンマシン入力要素22−2及び伝送制御部2
1−2を介して情報伝送路5に接続される。これらの入
出力要素12−c、  22−1. 22−2は、信号
形式の変換、データ編集などの処理を行なう。
The control target 1 includes a sensor or actuator 13-c.
(c=1.2...., f) are connected to each sensor or actuator 13-C, and each sensor or actuator 13-C is connected to a control input element or control output element 12-c (c=1.2....・・・
・, f) are connected, and each control input element or control output element 12-c is connected to the transmission control unit 1l-
It is connected to the information transmission path 5 via c (C=1, 2..., f)'. The operator 2 uses a control terminal device equipped with a display section 3 and an input section (for example, a keyboard 4) to know the status of the system and give necessary information or commands. -1 and the transmission control unit 2 through the information transmission path 5, and the input unit 4 is connected to the man-machine input element 22-2 and the transmission control unit 2.
It is connected to the information transmission line 5 via 1-2. These input/output elements 12-c, 22-1. 22-2 performs processing such as signal format conversion and data editing.

演算要素32−d (d=1. 2.・・・・・・、g
)は、それぞれが特定の限られた目的の割当て(演算内
容、対象データ等の指定)を受けておシ、伝送制御部3
1−d (a=1. 2.  ・・・・・・、g)を介
して情報伝送路5に接続される。記憶要素42−e+(
e=1. 2.・・・・・・、h)も、それぞれが特定
の限られた目的の割当て(記憶すべきデータの指定、智 保母する管制用の固定データやプログラムの指定等)を
受けており、伝送制御部4l−e(e=1゜2、・・・
・・・、h[−介して情報伝送路5に接続される。これ
らの目的の指定や予め保持すべき情報の付与は、例えば
、入力部4を介してオペノー夕2が予め行なうことがで
きる。伝送制御部11−C。
Arithmetic element 32-d (d=1. 2......, g
) are each assigned a specific and limited purpose (designation of calculation content, target data, etc.), and the transmission control unit 3
It is connected to the information transmission path 5 via 1-d (a=1. 2. . . . , g). Storage element 42-e+(
e=1. 2. ..., h) are each assigned a specific and limited purpose (designation of data to be stored, designation of fixed data and programs for control, etc.), and are used for transmission control. Part 4l-e (e=1°2,...
. . . are connected to the information transmission path 5 via h[-. The designation of these purposes and the provision of information to be held in advance can be performed by the operator 2 in advance via the input unit 4, for example. Transmission control unit 11-C.

21−1. 21−2. 31−d、  41−e及び
情報伝送路5は、公知の自律分散型伝送系(特公昭58
−47111号、特開昭56−111353号など)を
構成する。
21-1. 21-2. 31-d, 41-e and the information transmission line 5 are a known autonomous decentralized transmission system (Special Publication No. 58
-47111, JP-A-56-111353, etc.).

第1図のシステムにおける情報処理の概要を、列車運行
管理システムにおける列車トV−ス及び遅延状況モニタ
の例について、まず説明する。第2図は、列車の運行状
況を示す線路図である。符号R+1及びR2はそれぞれ
列車を表わし、8+及びS、や、はそれぞれ列車トV−
ス用の列車検知装置を表わしsAt及びAI+1はそれ
ぞれ進路制御を要する分岐点における転路機を表わす。
An overview of the information processing in the system shown in FIG. 1 will first be described with reference to an example of train V-pass and delay situation monitoring in a train operation management system. FIG. 2 is a track diagram showing the train operation status. The symbols R+1 and R2 each represent a train, and 8+ and S, ya, and V- represent a train, respectively.
sAt and AI+1 each represent a switch at a branch point requiring course control.

列車検知装置SI及びSIヤ!はそれぞれセンサー3−
1及び13−i+1に接続され、転路機A1及びA++
1はそれぞれアクチュエータ13=+2゜13−i+3
に接続されているとする。
Train detection device SI and SIya! are respectively sensor 3-
1 and 13-i+1, switch machines A1 and A++
1 is the actuator 13 = +2゜13-i+3
Suppose it is connected to.

今、時刻Tlに列車R2が地点8+に通過するという事
象が生起すると、入力要素12−1が起動されて、その
事象を表わす情報T+  (St、R/2)を、伝送制
御部11− i f経て伝送路5に送出する。送出され
た情報は、各伝送制御部11−C。
Now, when an event occurs that train R2 passes point 8+ at time Tl, input element 12-1 is activated and information T+ (St, R/2) representing the event is sent to transmission control unit 11-i. It is sent to the transmission line 5 via f. The sent information is sent to each transmission control unit 11-C.

21−1. 21−2. 31−d、  41−ef経
て、すべての要素にブロードキャストされる。伝送路5
上を流れる情報はパケットの形をとり、各パケットは、
第3図に示されるように、ヘッダと情報内容とからなる
。ヘッダは発生元コードと情報内容コードを含み、情報
内容コードは、情報内容の要点を表わすコード群であり
、例えば、前記の情報T+  (81,R2)の場合、
その情報が地点SIにおける列車R2の実績通過時刻で
あることを表わす。
21-1. 21-2. 31-d and 41-ef, and then broadcast to all elements. Transmission line 5
The information flowing over takes the form of packets, and each packet is
As shown in FIG. 3, it consists of a header and information content. The header includes a source code and an information content code, and the information content code is a group of codes representing the gist of the information content. For example, in the case of the above information T+ (81, R2),
This indicates that the information is the actual passing time of train R2 at point SI.

ブロードキャストされた情報Tl (S t 、R2)
は、地点Ssにおける遅延時間計算の目的が割当てられ
た演算要素32−1と、地点SIにおける列車R2の計
画通過時刻データを保持する記憶要素42−1と、転路
機A1のだめの待行列処理の目的が割当てられた演算要
素32=+2に、それぞれ選択受信される。演算要素3
2=−+−zは、待行列の順番に従ってこの情報をブロ
ードキャストし転路機Alを担当する出力要素12=+
2は、演算要素32−i+2からのこの情報を選択受信
して、アクチュエータ13−1+ze介して転路機A+
i制御し、列車R2を所定の進路へ導く。まだ、記憶要
素42−1は、情報Tl (St。
Broadcast information Tl (S t , R2)
consists of a calculation element 32-1 to which the purpose of delay time calculation at point Ss is assigned, a storage element 42-1 that holds data on the planned passage time of train R2 at point SI, and a queue process for turning machine A1. are selectively received by the calculation elements 32=+2 to which the purpose of is assigned. Computation element 3
2=-+-z is the output element 12=+ which broadcasts this information according to the order of the queue and is responsible for the switch Al.
2 selectively receives this information from the calculation element 32-i+2 and transmits it to the switch A+ via the actuator 13-1+ze.
i control and guide train R2 to a predetermined course. The storage element 42-1 still has information Tl (St.

Rz )に応じて、地点S1における列車R2の計画通
過時刻T+0(St 、R2)’fr、ブロードキャス
トする。演算要素32−1は、このTlo(Sl。
Rz), the planned passage time T+0(St, R2)'fr of train R2 at point S1 is broadcast. The calculation element 32-1 performs this Tlo(Sl).

R2)’を選択受信して、必要なオペランドが揃ったこ
とを知シ、遅延時間〔Tlo−T1=ΔTt)e計算し
て、情報ΔTr  (81,R2)′ffニブロードキ
ャストする。列車R2の地点SLにおける遅延時間記憶
用の記憶要素42−i+2は、この遅延時間情報を選択
受信して、記憶する。その後、オペノー夕が列車R2の
地点S1における遅延時間のモニタを必要として、その
旨を入力部4により指示すると、このモニタ要求情報は
、オペレータ用マンマシン入力要素22−2により然る
べきヘッダを持つパケットに編集されて、ブロードキャ
ストされる。記憶要素42−i+2は、このモニタ要求
情報を選択受信し、そこに記憶されていた情報ΔT+ 
 (si、R2)kブロードキャストする。
R2)' is selectively received and, knowing that the necessary operands are available, calculates the delay time [Tlo-T1=ΔTt)e and broadcasts the information ΔTr(81, R2)'ff. The storage element 42-i+2 for storing the delay time at the point SL of the train R2 selectively receives and stores this delay time information. Thereafter, when the operator requests monitoring of the delay time of train R2 at point S1 and instructs the input unit 4 to that effect, this monitor request information is sent to the operator's man-machine input element 22-2 into a packet with an appropriate header. will be edited and broadcast. The storage element 42-i+2 selectively receives this monitor request information and stores the information ΔT+ stored therein.
(si, R2)k broadcast.

マンマシン出力要素22−1は、こ−の情報を選択受信
して、信号変換等の所要の処理を行なった後、表示部3
に送る。
The man-machine output element 22-1 selectively receives this information, performs necessary processing such as signal conversion, and then displays the display unit 3.
send to

次に、時刻T2に列車R1が地点S ++t k通過す
るという事象が生起すると、入力要素12−1十1が起
動されて、情報Tz  (S +++、 Rt)がブロ
ードキャストされ、この情報は、地点SI+1に対応す
る遅延時間計算用の演算要素32−i+1と、地点S 
L+1における列車R1の計画通過時刻データ用の記憶
要素42−i+1と、転路機A1のための待行列処理用
演算要素32−i+3に、それぞれ選択受信される。演
算要素32−1+3は、この情報を待行列の順番に従っ
てブロードキヤスl−L、出力要素12−i+3はこれ
を選択受濡し、アクチュエータ13−1−+−31介し
て転路機A、+++e制御して、列車R+’Th所定の
進路に導く。他方、記憶要素42−1+tは、情報T2
(S +++、 Rt )に応じて、地点S+++にお
ける列車R,Iの計画通過時刻T2°(St。+、Rt
)をブロードキャストする。これ全選択受信した演算要
素32− i + 1は、オペランドが揃ったことを知
り、遅延時間CT2°−T2=ΔT2〕を計算して、情
報ΔT2(Stや+ 、 Rt ) kブロードキャス
トする。列車R1の地点S1や1における遅延時間記憶
用の記憶要素42−i+3は、この情報を選択受信して
、記憶する。以後は前回と同様である。
Next, when an event occurs that the train R1 passes the point S++tk at time T2, the input element 12-11 is activated and the information Tz (S+++, Rt) is broadcast, and this information is transmitted to the point S++tk. The calculation element 32-i+1 for delay time calculation corresponding to SI+1 and the point S
The data is selectively received by the storage element 42-i+1 for planned passage time data of the train R1 at L+1 and the queue processing calculation element 32-i+3 for the switch A1. The calculation element 32-1+3 broadcasts this information according to the order of the queue, and the output element 12-i+3 selectively receives this information, and transmits it to the switch A, +++e via the actuator 13-1-+-31. The train R+'Th is controlled and guided to a predetermined course. On the other hand, the storage element 42-1+t stores information T2
According to (S +++, Rt ), the planned passing time T2° (St. +, Rt ) of trains R and I at point S +++
) to broadcast. The arithmetic element 32-i+1, which has received all selections, knows that the operands are complete, calculates the delay time CT2°-T2=ΔT2], and broadcasts the information ΔT2(St, +, Rt)k. The storage element 42-i+3 for storing the delay time at the point S1 or 1 of the train R1 selectively receives and stores this information. The rest is the same as last time.

時刻T1における地点S1での生起事象に関する処理と
、時刻T2における地点S+++での生起事象に関する
処理は、互に独立に、しかも並行して行なわれるから、
TI とT2が同時刻であっても支障はない。最大限、
演算要素の個数と等しい数の演算処理が、伝送遅れ時間
程度の時間差の範囲で、同時並列に実行される。また、
個々の要素による処理を全体の処理の中で厳密に位置付
ける必要がないから、多様性があって定式化の困難な処
理でも遂行しうる。同じ事象に関する同じ処理を同時に
複数の要素で行なって、その結果を互にチェックし合う
ようにしてもよい。
Since the processing related to the occurring event at point S1 at time T1 and the processing related to the occurring event at point S+++ at time T2 are performed independently and in parallel,
There is no problem even if TI and T2 are at the same time. Maximum,
A number of arithmetic operations equal to the number of arithmetic elements are simultaneously executed in parallel within a time difference comparable to the transmission delay time. Also,
Since there is no need to strictly position the processing by individual elements within the overall processing, it is possible to perform even diverse processing that is difficult to formulate. The same process regarding the same event may be performed by multiple elements at the same time, and the results may be mutually checked.

第4図は、演算要素32−dの一例を示す。ヘッダデコ
ーダ11は、受信した情報バケットの情報内容を径路切
替スイッチ102に送るとともに、ヘッダを解読して、
その結果を開速度判別部111に送る。状態制御部11
2は、当該要素の状態を表示するインジケータを内蔵し
、かつ、その状態と受信信号とに応じた制御信号全要素
内の各部に送る。開速度判別部111は、ヘッダデコー
ダ101の出力と状態制御部112からの状態表示情報
とを調べて、受信した情報と当該要素の関連度を判定し
、その結果を状態制御部112に戻す。
FIG. 4 shows an example of the calculation element 32-d. The header decoder 11 sends the information contents of the received information bucket to the route changeover switch 102, decodes the header,
The result is sent to the opening speed determining section 111. State control unit 11
2 has a built-in indicator that displays the state of the element, and sends a control signal to each part in all the elements according to the state and the received signal. The opening speed determination unit 111 examines the output of the header decoder 101 and the status display information from the status control unit 112, determines the degree of association between the received information and the element, and returns the result to the status control unit 112.

第1オペランドノジスタ1,03と第2オペランドレジ
スタ104は、それぞれ第1オペランドと第2オペラン
ドを保持するためのVジスタであり、両レジスタの出力
は演算部105により演算される。演算部105の出力
は、径路切替スイッチ106を経て、ヘッダエンコーダ
107に送られるか、又は、径路切替スイッチ102を
経て第1オペランドVジスタ103に戻される。ヘッダ
エンコーダ107は、径路切替スイッチ106の出力に
ヘッダを付加して、伝送制御部31−dに送る。オペラ
ンドVジスタの個数は、必要に応じて増減すればよい。
The first operand registers 1 and 03 and the second operand register 104 are V registers for holding the first operand and the second operand, respectively, and the outputs of both registers are calculated by the calculation unit 105. The output of the calculation unit 105 is sent to the header encoder 107 via the path changeover switch 106 or returned to the first operand V register 103 through the path changeover switch 102. The header encoder 107 adds a header to the output of the path changeover switch 106 and sends it to the transmission control section 31-d. The number of operand V registers may be increased or decreased as necessary.

また、処理ステップを制御するプログラムを記憶要素か
ら受入れるための記憶装置を付加してもよい。
A storage device may also be added for receiving from the storage element a program for controlling the processing steps.

次に、この演算要素は地点SLの遅延時間計算用の演算
要素32−1であるとして、その動作を説明する。この
動作のフローチャートは第5図に示されている。この場
合、演算要素のとりうる状態としては、オペランドを全
く収容していない第1状態と、第1オペランドT10だ
けを収容している第2状態と、第2オペランドTIだけ
を収容している第3状態と、両オペランドが揃って遅延
時間計算を実行中の第4状態とがある。初期状態として
、演算要素は第1状態にあったとする。入力要素12−
1からブロードキャストされた情報T+  (Sl、R
2)のバヶッlf受信すると、ヘッダデコーダ101は
、そのヘッダヲ解読する。
Next, the operation of this calculation element will be explained assuming that it is the calculation element 32-1 for calculating the delay time of the point SL. A flowchart of this operation is shown in FIG. In this case, the possible states of the arithmetic element are a first state in which it does not contain any operands, a second state in which it contains only the first operand T10, and a second state in which it contains only the second operand TI. There are three states and a fourth state where both operands are present and delay time calculation is being executed. Assume that the calculation element is in the first state as an initial state. Input element 12-
The information T+ (Sl, R
Upon receiving the message 2), the header decoder 101 decodes the header.

開速度判別部111は、ヘッダデコーダ101がらのヘ
ッダ解読出力と、状態制御部112がらの状態信号を受
けて、パケットの発信元が入力要素12−1で、その内
容がある列車の地点sIにおける実績通過時刻であり、
がっ、要素が第1状態にあることから5その情報内容は
当該要素に関連があり、具体的にはそれが処理すべき第
2オペランドであることを判別して、その結果を状態制
御部112に渡す。状態制御部112は、受信した情報
が第2オペランドであることがら、径路切替スイッチ1
02を制御して、この情報を第2オペランドVジスタ1
04に格納する。状態インジケータは、第3状態?示す
ように更新される。他の演算要素は、開速度判別の結果
、受信した情報は自己と関連がないことを知り、それを
廃棄する。
The open speed determination unit 111 receives the header decoding output from the header decoder 101 and the status signal from the status control unit 112, and determines whether the source of the packet is the input element 12-1 and the content is at the train point sI. Actual passing time,
Since the element is in the first state, the information content is related to the element, specifically, it is determined that it is the second operand to be processed, and the result is sent to the state controller. Pass it to 112. Since the received information is the second operand, the state control unit 112 selects the route changeover switch 1.
02 and transfers this information to the second operand V register 1.
Store in 04. Is the state indicator in the third state? Updated as shown. As a result of the opening speed determination, the other calculation elements learn that the received information is not relevant to themselves, and discard it.

次いで、記憶要素42−1からブロードキャストされた
情報Ti’ (S t 、  R2)のパケットヲ受信
すると、ヘッダデコーダ111はそのヘッダを解読し、
開速度判別部112は、パケットの発信元が記憶要素4
2−1で、その情報内容がある列車の地点SIにおける
計画通過時刻であシ、かつ、要素が第3状態にあること
がら、その清報内容は当該要素に関連があり、具体的に
はそれが処理すべき第1オペランドである゛ことを判別
して、その結果を状態制御部112に渡す。状態制御部
112ば、第1オペランドの受信に応じて径路切替スイ
ッチ102を切替えて、受信した情報を第1オペランド
Vジスタ103に格納する。状態インジケータは、第4
状態を示すように更新される。
Then, upon receiving the packet of information Ti' (S t , R2) broadcast from the storage element 42-1, the header decoder 111 decodes the header,
The opening speed determination unit 112 determines that the packet source is the storage element 4.
In 2-1, the information content is the planned passage time of the train at the point SI, and the element is in the third state, so the information content is related to the element, and specifically, It is determined that this is the first operand to be processed, and the result is passed to the state control unit 112. The state control unit 112 switches the path changeover switch 102 in response to reception of the first operand, and stores the received information in the first operand V register 103. The status indicator is the fourth
Updated to indicate status.

第4状態になると、状態制御部112は演算部105を
起動し、演算部105は、予め定められた演算、すなわ
ち、第1オペランドから第2オペランドの減算を実行し
、その差出力は、径路切替スイッチ106,102’!
i−経て、第1オペランドレジスタに格納される。状態
制御部112は、演算部105からの演算終了信号を受
けて、径路切替スイッチ106を切替えるとともに、ヘ
ッダエンコーダ107に指示して、要素32−’−ii
表わす発信元コードと、情報ΔT+  (81,R2)
t”表わす内容コードを含むヘッダを設定させる。続い
て、状態制御装置は、第1オペ2ンドンジスタ103の
内容(演算結果である差)を、演算部105と径路切替
スイッチ106を経て、ヘッダエンコーダ107に送る
。ここでヘッダを付された演算結果は、伝送制御部3l
−d(本例では3l−i)i経てブロードキャストされ
る。状態インジケータは第1状態を示すように更新され
る。
When the fourth state is reached, the state control unit 112 activates the calculation unit 105, and the calculation unit 105 executes a predetermined calculation, that is, subtraction of the second operand from the first operand, and the difference output is Changeover switch 106, 102'!
i- and stored in the first operand register. Upon receiving the computation end signal from the computation unit 105, the state control unit 112 switches the path changeover switch 106 and instructs the header encoder 107 to select the element 32-'-ii.
The source code and information ΔT+ (81, R2)
Then, the state control device sends the contents of the first operation second register 103 (the difference which is the calculation result) to the header encoder through the calculation unit 105 and the path changeover switch 106. 107. The calculation result with the header attached here is sent to the transmission control unit 3l.
-d (in this example, 3l-i) is broadcast via i. The status indicator is updated to indicate the first status.

第6図は、記憶要素42−eの一例を示す。ヘッダデコ
ーダ301、ヘッダエンコーダ307、開速度判別部3
11及び状態制御部312は、第5図における対応コン
ポーネントと基本的には同じである。書込むべき情報は
、書込みゲート302を通って1語の記憶領域303に
書込まれ、その内容は、読出しゲート304全通って読
出される。
FIG. 6 shows an example of the storage element 42-e. Header decoder 301, header encoder 307, opening speed determination unit 3
11 and the state control section 312 are basically the same as the corresponding components in FIG. Information to be written is written into a one-word storage area 303 through a write gate 302, and its contents are read out through a read gate 304.

この記憶要素は列車R2の地点S1における遅延時間記
憶用の要素42− i +2であるとして、その動作を
説明する。この動作のフローチャートは第7図に示され
ている。この場合、記憶要素の状態には、書込み可能な
待機状態(第1状態)と、保持状態(第2状態)とがあ
り、遂行しうる動作には、第1状態における遅延時間情
報の書込みと、第2状態における単純読出し及び読出し
後消去とがある。単純読出し動作は、オペノー夕からの
モニタ要求に応するものであり、読出し後消去の動作は
、対象列車の終着後におけるデータの記録(例えば外部
記憶装置への転送)のときに行なわれる。
The operation will be described assuming that this storage element is an element 42-i+2 for storing delay time at point S1 of train R2. A flowchart of this operation is shown in FIG. In this case, the states of the storage element include a writable standby state (first state) and a holding state (second state), and operations that can be performed include writing delay time information in the first state. , simple read in the second state, and erase after read. The simple read operation is in response to a monitor request from the operator, and the read-and-delete operation is performed when data is recorded (for example, transferred to an external storage device) after the target train has arrived.

この記憶要素が第1状態にあるとする。演算要素32−
1からブロードキャストされた遅延時間情報ΔT1 (
SL、R2)が受信され、そのヘッダ゛ ダがヘソダデコーぢ301で解読されると、開速度判別
部311ば、情報内容が列車R2の地点SLにおける遅
延時間であり、かつ、要素の状態が第1状態にあること
から、それは当該要素に関連があり、具体的にはそこに
書込むべき情報であることを判別して、その結果を状態
制御部312に渡す。状態制御部312は、書込みゲー
ト302を制御して、受信した情報内容を記憶領域30
3に書込み、状態インジゲータ全第2状態に更新する。
Assume that this storage element is in the first state. Computing element 32-
Delay time information ΔT1 (
SL, R2) is received and its header is decoded by the header decoder 301, the opening speed determining unit 311 determines that the information content is the delay time at the point SL of the train R2 and the state of the element is the first one. Since it is in the 1 state, it is determined that it is related to the element in question and, specifically, information that should be written there, and the result is passed to the state control unit 312. The state control unit 312 controls the write gate 302 to write the received information content to the storage area 30.
3 to update all status indicators to the second status.

その後、ヘッダデコーダ301によシ、マンマシン入力
要素22−2からの地点S1における列車R2に対する
遅延モニタ要求情報が検出されると、開速度判別回路3
11は、ヘッダデコーダ301の出力と、第2状態を示
す状態インジケータ出力とから、この情報は当該要素に
関連があり、具体的には記憶情報(地点S+における列
車R2の遅延時間)に対するモニタ要求であることを判
別して、その旨を状態制御部312に知らせる。
Thereafter, when the header decoder 301 detects the delay monitor request information for the train R2 at the point S1 from the man-machine input element 22-2, the opening speed discrimination circuit 3
11 is based on the output of the header decoder 301 and the state indicator output indicating the second state, and this information is related to the element in question, specifically, a monitor request for stored information (delay time of train R2 at point S+). , and notifies the state control unit 312 of this fact.

そこで、状態制御部312は、読出しゲート304を制
御して、記憶領域303の内容を読出し、ヘッダエンコ
ーダ307で然るべきヘッダを付加した後、ブロードキ
ャストする。モニタ要求に応じて行なわれる読出し動作
の場合には、状態の更新は行なわれない。
Therefore, the state control unit 312 controls the read gate 304 to read the contents of the storage area 303, adds an appropriate header with the header encoder 307, and then broadcasts the contents. For read operations performed in response to monitor requests, no state updates occur.

次に、然るべき入力要素12−rから、列車R2の運転
終了を示す情報がブロードキャストされると・ヘッダデ
コーダ301は、受信した情報が列車R2の運転終了を
示すことと、要素が第2状態にあることとから、その情
報は当該要素に関連がアシ、具体的には記憶情報の記録
が必要であることを判別して、その旨を状態制御部31
2に伝える。状態制御部312は、これに応じて、読出
しゲート304’i制御し、記憶領域303の内容をヘ
ッダエンコーダ307に送り、然るべきヘッダを付加し
てブロードキャストし、同時に、記憶領域303をクリ
ヤする。状態インジケータは、状態1に更新される。以
後、この記憶要素は、列車R2の次回の運転まで休止す
るか、あるいは、オペノー夕の指定に従って、他の目的
に使用される。後者の場合、予め第2の目的を記憶要素
内に設定しておいてもよい。
Next, when information indicating the end of train R2's operation is broadcast from the appropriate input element 12-r, the header decoder 301 determines that the received information indicates the end of train R2's operation and that the element is in the second state. Based on this fact, the state control unit 31 determines that the information is not related to the element, specifically, that it is necessary to record the memory information.
Tell 2. In response, the state control unit 312 controls the read gate 304'i, sends the contents of the storage area 303 to the header encoder 307, adds an appropriate header and broadcasts, and at the same time clears the storage area 303. The status indicator is updated to status 1. Thereafter, this storage element is either inactive until the next run of train R2, or used for other purposes as specified by the operator. In the latter case, the second purpose may be set in advance in the storage element.

入力要素の場合には、情報受信に関する部分はなくても
よく、逆に、出力要素の場合には、情報送出に関する部
分はなくてもよい。そして、これらの要素の場合、演算
要素における演算機構又は記憶要素における記憶機構の
代りに情報の形式変換(A/D変換、符号変換、フォー
マット変換。
In the case of an input element, a part related to information reception may be omitted, and conversely, in the case of an output element, a part related to information transmission may be omitted. In the case of these elements, format conversion of information (A/D conversion, code conversion, format conversion) is performed instead of the calculation mechanism in the calculation element or the storage mechanism in the storage element.

編集等)のだめの機構が設けられる。(editing, etc.)).

〔発明の効果〕〔Effect of the invention〕

本発明によれば、目的別に専門化された各情報処理要素
の独立・自律的な動作が可能であ乞その結果、高度な並
列化が必要な場合や、処理手続を特定することが困難な
場合でも、効果的な情報処理?遂行することができる。
According to the present invention, each information processing element specialized for each purpose can operate independently and autonomously, and as a result, there are cases where a high degree of parallelization is required or where it is difficult to specify processing procedures. Even if effective information processing? can be carried out.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による情報処理装置の一例を示すブロッ
クダイヤグラム、第2図は管制対象の一例としての列車
線路図、第3図は第1図の装置で用いられる情報パケッ
トの一例のフォーマット図、第4図は演算要素の一例の
ブロックダイヤグラム、第5図は第4図の演算要素にお
ける処理の一例のフローチャート、第秦図は記憶要素の
一例のブロックダイヤグラ・、第2図は第2図の記憶要
素における処理の一例のフローチャートである。 5・・・伝送路、1l−c(c=1〜f)、  21−
1゜21−2. 31−d (d=1〜g L  41
−e(e = 1〜h )−・伝送制御装置、12−c
(c=1〜f)、22−1.22−2・・・入出力要素
、32−d (d=1〜g ) ・=演算要素、42−
e(e = 1〜h )−・−記憶要素、101. 3
01−ヘッダデコーダ、103,104・・・オペラン
ドVジスタ、105・・・演算部、107,307・・
・ヘッダエンコーダ、111,311・・・開速度検定
部、112.312・・・状態制御部、302・・・書
込ゲート、303・・・記憶領域、304・・・読出ゲ
ート。
FIG. 1 is a block diagram showing an example of an information processing device according to the present invention, FIG. 2 is a train track diagram as an example of a control target, and FIG. 3 is a format diagram of an example of an information packet used in the device shown in FIG. , FIG. 4 is a block diagram of an example of a calculation element, FIG. 5 is a flowchart of an example of processing in the calculation element of FIG. 3 is a flowchart of an example of processing in a storage element in the figure. 5... Transmission line, 1l-c (c=1 to f), 21-
1°21-2. 31-d (d=1~g L 41
-e (e = 1~h)--Transmission control device, 12-c
(c=1 to f), 22-1.22-2... input/output element, 32-d (d=1 to g) ・= calculation element, 42-
e (e = 1~h)--Storage element, 101. 3
01-Header decoder, 103, 104... Operand V register, 105... Arithmetic unit, 107, 307...
- Header encoder, 111, 311... Opening speed verification unit, 112, 312... State control unit, 302... Write gate, 303... Storage area, 304... Read gate.

Claims (1)

【特許請求の範囲】 1、目的別に専門化された複数の情報処理要素からそれ
ぞれなる入出力部、演算部及び記憶部と、これらの情報
処理要素を相互接続する伝送路とを備えた情報処理装置
において、ある情報処理要素において情報を前記伝送路
を介してブロードキャストするステップと、他の情報処
理要素において前記ブロードキャストされた情報の内容
と自己の目的との関連性を判別してその情報を受入れる
か否かを決定するステップと、情報を受入れた情報処理
要素においてその目的に対応する情報処理を実行すると
ともにその目的上の必要に応じて処理結果を前記伝送路
を介してブロードキャストするステップとを有する情報
処理方法。 2、特許請求の範囲1において、その演算部の要素にお
ける情報を受入れた時のステップは、受入れた情報の内
容とその要素の状態の関係に従つて、受入れた情報を保
存するか、又は受入れた情報と既に保存されていた情報
の間でその目的に対応する処理を行なつてその結果を前
記伝送路を介してブロードキャストするステップを含む
情報処理方法。 3、特許請求の範囲1又は2において、その記憶部の情
報処理要素における情報を受入れた時のステップは、受
入れた情報の内容とその情報処理要素の状態の関係に従
つて、受入れた情報を記憶するか、又は記憶情報を読出
して前記伝送路を介してブロードキャストするステップ
を含む情報処理方法。 4、目的別に専門化された複数の情報処理要素からそれ
ぞれなる入出力部、演算部及び記憶部と、これらの情報
処理要素を相互接続して各要素が発信した情報を他の全
情報処理要素にブロードキャストする伝送ネットワーク
とを備え、前記情報処理要素のそれぞれは、その目的に
対応した処理を行なう情報処理手段を備えるとともに、
処理結果の情報を前記伝送ネットワークに送出する手段
及び前記伝送ネットワーク上の情報をその内容と自己の
目的との関連性に基づいて選択的に受入れる手段の少な
くとも一方をその目的に応じて備える情報処理装置。 5、特許請求の範囲4において、その演算部の要素は、
前記伝送ネットワーク上の情報の内容と自己の目的と自
己の状態の相互関係を判別する判別手段と、受入れた情
報をオペランドとして保持するためのオペランド保持手
段と、前記オペランド保持手段の内容に対して演算を行
なう演算手段と、前記演算手段による演算の結果を前記
伝送ネットワークに送出する送出手段と、当該要素の状
態を表示する手段を含むとともに前記判別手段の出力に
応答して前記オペランド保持手段と演算手段と送出手段
とを制御する状態制御手段とを備える情報処理装置。 6、特許請求の範囲4又は5において、その記憶部の要
素は、前記伝送ネットワーク上の情報の内容と自己の目
的と自己の状態の相互関係を判別する判別手段と、記憶
手段と、受入れた情報を前記記憶手段に書込む書込手段
と、前記記憶手段の内容を読出して前記伝送ネットワー
クに送出する送出手段と、当該要素の状態を表示する手
段を含むとともに前記判別手段の出力に応答して前記書
込手段と送出手段とを制御する状態制御手段とを備える
情報処理装置。
[Scope of Claims] 1. Information processing comprising an input/output unit, an arithmetic unit, and a storage unit each consisting of a plurality of information processing elements specialized for each purpose, and a transmission line interconnecting these information processing elements. In the device, a certain information processing element broadcasts information via the transmission path, and another information processing element determines the relevance of the content of the broadcasted information to its own purpose and accepts the information. and a step of executing information processing corresponding to the purpose in the information processing element that has received the information, and broadcasting the processing result via the transmission path as necessary for the purpose. information processing method. 2. In Claim 1, the step when information is accepted in an element of the calculation unit is to save or accept the received information according to the relationship between the content of the accepted information and the state of the element. An information processing method comprising the step of performing processing corresponding to the purpose between the information obtained and the information already stored, and broadcasting the result via the transmission path. 3. In claim 1 or 2, the step of accepting information in the information processing element of the storage unit is to process the received information according to the relationship between the content of the received information and the state of the information processing element. An information processing method comprising the step of storing or reading stored information and broadcasting it via the transmission path. 4. The input/output section, calculation section, and storage section each consist of a plurality of information processing elements specialized for each purpose, and these information processing elements are interconnected to transmit the information sent by each element to all other information processing elements. a transmission network for broadcasting to the network, and each of the information processing elements includes an information processing means for performing processing corresponding to its purpose;
Information processing that is equipped with at least one of means for transmitting processing result information to the transmission network and means for selectively accepting information on the transmission network based on the relevance of the content and its own purpose, depending on the purpose. Device. 5. In claim 4, the elements of the arithmetic unit are:
determining means for determining the correlation between the content of information on the transmission network, its own purpose, and its own state; operand holding means for holding the accepted information as an operand; The operand holding means includes a calculation means for performing an operation, a sending means for sending the result of the calculation by the calculation means to the transmission network, and a means for displaying the state of the element, and the operand holding means responds to the output of the determining means. An information processing device comprising a calculation means and a state control means for controlling a sending means. 6. In claim 4 or 5, the element of the storage unit includes a determination means for determining the correlation between the content of information on the transmission network, its own purpose, and its own state, a storage means, and an receiving unit. It includes a writing means for writing information into the storage means, a sending means for reading out the contents of the storage means and sending it to the transmission network, and a means for displaying the state of the element and responding to the output of the determining means. and a state control means for controlling the writing means and the sending means.
JP19210285A 1985-09-02 1985-09-02 Method and device for processing information Pending JPS6252663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19210285A JPS6252663A (en) 1985-09-02 1985-09-02 Method and device for processing information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19210285A JPS6252663A (en) 1985-09-02 1985-09-02 Method and device for processing information

Publications (1)

Publication Number Publication Date
JPS6252663A true JPS6252663A (en) 1987-03-07

Family

ID=16285685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19210285A Pending JPS6252663A (en) 1985-09-02 1985-09-02 Method and device for processing information

Country Status (1)

Country Link
JP (1) JPS6252663A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109403A (en) * 1987-10-09 1989-04-26 Instron Corp Circuit for interactive control of multiple control elements
US5027885A (en) * 1988-05-16 1991-07-02 Nippon-Steel Corporation Injection apparatus and injection control method for high-speed thin plate continuous casting machine
WO1992005489A1 (en) * 1990-09-18 1992-04-02 Fujitsu Limited Method of nonsynchronous access to shared memory
US6108755A (en) * 1990-09-18 2000-08-22 Fujitsu Limited Asynchronous access system to a shared storage
JP2010282395A (en) * 2009-06-04 2010-12-16 Hitachi Ltd Data processing method, program and system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109403A (en) * 1987-10-09 1989-04-26 Instron Corp Circuit for interactive control of multiple control elements
US5027885A (en) * 1988-05-16 1991-07-02 Nippon-Steel Corporation Injection apparatus and injection control method for high-speed thin plate continuous casting machine
WO1992005489A1 (en) * 1990-09-18 1992-04-02 Fujitsu Limited Method of nonsynchronous access to shared memory
US6108755A (en) * 1990-09-18 2000-08-22 Fujitsu Limited Asynchronous access system to a shared storage
JP3141948B2 (en) * 1990-09-18 2001-03-07 富士通株式会社 Computer system
JP2010282395A (en) * 2009-06-04 2010-12-16 Hitachi Ltd Data processing method, program and system

Similar Documents

Publication Publication Date Title
RU2138845C1 (en) Temporary information storage system
US5675736A (en) Multi-node network with internode switching performed within processor nodes, each node separately processing data and control messages
JPH05508044A (en) Communication switching system for multiprocessor systems
SE444236B (en) DATA PROCESSING SYSTEM INCLUDING A MASTER COMPUTER AND AT LEAST TWO SLAVE COMPUTERS
JPH01309178A (en) Processor switching system for multi-processor
GB2352144A (en) Data transfer between memory nodes
US6581120B1 (en) Interrupt controller
JPS6252663A (en) Method and device for processing information
JPH0578051B2 (en)
CN101556562A (en) Memory control apparatus and method for controlling the same
US5440689A (en) Interprocessor communication system for direct processor to processor communication between internal general purpose registers transparent to the execution of processors thereof
JP2723925B2 (en) Computer-based online relocation method
JPS5969845A (en) Controlling system of data driving
US5854909A (en) Test and control access architecture for an integrated circuit
JP2003046526A (en) Inter-node data transfer method and data transfer device
JPH0326862B2 (en)
RU2042193C1 (en) Computing system
WO2023007114A1 (en) A data processing apparatus and method for transmitting triggered instructions between processing elements
JP4421812B2 (en) Computer system having diagnostic function
JPH08305649A (en) Multi cast method and exchange switch
JPH09190418A (en) Method for controlling network
JPH02136949A (en) Input/output controller
JPH1091589A (en) Inter-processor synchronization controller
JPH05181984A (en) Data processing system
JPS6188340A (en) Information processor