DE3809234A1 - 16-bit-mikroprozessorsystem - Google Patents

16-bit-mikroprozessorsystem

Info

Publication number
DE3809234A1
DE3809234A1 DE3809234A DE3809234A DE3809234A1 DE 3809234 A1 DE3809234 A1 DE 3809234A1 DE 3809234 A DE3809234 A DE 3809234A DE 3809234 A DE3809234 A DE 3809234A DE 3809234 A1 DE3809234 A1 DE 3809234A1
Authority
DE
Germany
Prior art keywords
output
unit
input
control
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3809234A
Other languages
German (de)
English (en)
Inventor
Hristo Alexandrov Dip Turlakov
Venelin Georgiev Dipl Barbutov
Dobrin Georgiev Dipl Borshukov
Irena Georgieva Dipl Hristova
Nikolay Kirilov Di Kokalitchev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CIITT
Original Assignee
CIITT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CIITT filed Critical CIITT
Publication of DE3809234A1 publication Critical patent/DE3809234A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
DE3809234A 1987-03-19 1988-03-18 16-bit-mikroprozessorsystem Withdrawn DE3809234A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BG8778956A BG45007A1 (enrdf_load_stackoverflow) 1987-03-19 1987-03-19

Publications (1)

Publication Number Publication Date
DE3809234A1 true DE3809234A1 (de) 1988-10-06

Family

ID=3918722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3809234A Withdrawn DE3809234A1 (de) 1987-03-19 1988-03-18 16-bit-mikroprozessorsystem

Country Status (6)

Country Link
JP (1) JPS6426262A (enrdf_load_stackoverflow)
BG (1) BG45007A1 (enrdf_load_stackoverflow)
DD (1) DD289678A7 (enrdf_load_stackoverflow)
DE (1) DE3809234A1 (enrdf_load_stackoverflow)
GB (1) GB2202351A (enrdf_load_stackoverflow)
IT (1) IT1219875B (enrdf_load_stackoverflow)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3900348A1 (de) * 1989-01-07 1990-07-12 Diehl Gmbh & Co Universelles bus-system
JP2502403B2 (ja) * 1990-07-20 1996-05-29 三菱電機株式会社 Ｄｍａ制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109310A (en) * 1973-08-06 1978-08-22 Xerox Corporation Variable field length addressing system having data byte interchange
DE2921419A1 (de) * 1978-05-30 1979-12-13 Intel Corp Schaltungsanordnung und verfahren zur uebertragung digitaler information zwischen wenigstens einer ersten und einer zweiten sammelleitung
GB2184574A (en) * 1984-05-08 1987-06-24 Dso Isot Using 8-bit modules in a 16-bit microprocessor system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
BG39765A1 (en) * 1985-02-14 1986-08-15 Turlakov Device for connecting 8- degree and 16- degree modules to 16- degree microprocessor system
JP2609220B2 (ja) * 1985-03-15 1997-05-14 ソニー株式会社 マルチ・プロセツサ・システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109310A (en) * 1973-08-06 1978-08-22 Xerox Corporation Variable field length addressing system having data byte interchange
DE2921419A1 (de) * 1978-05-30 1979-12-13 Intel Corp Schaltungsanordnung und verfahren zur uebertragung digitaler information zwischen wenigstens einer ersten und einer zweiten sammelleitung
GB2184574A (en) * 1984-05-08 1987-06-24 Dso Isot Using 8-bit modules in a 16-bit microprocessor system

Also Published As

Publication number Publication date
GB8806257D0 (en) 1988-04-13
BG45007A1 (enrdf_load_stackoverflow) 1989-03-15
DD289678A7 (de) 1991-05-08
GB2202351A (en) 1988-09-21
IT1219875B (it) 1990-05-24
JPS6426262A (en) 1989-01-27
IT8847747A0 (it) 1988-03-18

Similar Documents

Publication Publication Date Title
DE2646296C3 (de) Elektronische assoziative Mehrrechner Schaltungsanordnung mit einem modularen Aufbau
DE69232458T2 (de) Programmierbare Zeitsteuerung für Speicher
DE69230188T2 (de) Sequentieller Speicherzugriff
DE2550339A1 (de) Pufferspeicher mit sehr kurzer zykluszeit zwischen mehreren daten anfordernden einheiten und einem hauptspeicher mit ziemlich langer zykluszeit
DE1524136A1 (de) Parallel-Serien- bzw. Serien-Parallelwandler
DE19614237C1 (de) Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE4428502A1 (de) Bussystem
DE1524773B2 (de) Adressierungssystem für Speichervorrichtungen
DE3809234A1 (de) 16-bit-mikroprozessorsystem
DE19635110C2 (de) Generator zum Erzeugen einer Sequenz von Zufallszahlen
EP1072980A2 (de) Verfahren zur Adressierung von Teilnehmern eines Bussystems
DE69112516T2 (de) Schnittstellenmodul für Datenübertragung.
DE4135031A1 (de) Eingabe/ausgabeeinrichtungen
DE3729494C3 (de) Einrichtung zur Speicherung von Videosignalen
DE69425546T2 (de) Dynamisch programmierbarer Zeitzählen
DE2442673C2 (de) Einrichtung zur Einfügung von Kontrolldaten in den Sprachspeicher einer Zeitvielfachvermittlungsstelle
DE2718593C2 (enrdf_load_stackoverflow)
DE19537905C2 (de) Speicherzugriffsvorrichtung und -verfahren
EP1085387B1 (de) Speichersteuerung zum Durchführen von Schaltbefehlen für den Zugriff auf Speicherzellen
DE69315785T2 (de) Modulare Vorrichtung zum Koppeln und zum Multiplexen von unterschiedlichen Bussen
DE2630711A1 (de) Speichersteuersystem
DE10310622B4 (de) Verfahren und Datenübertragungsanlage zur bidirektionalen, synchronen Datenübertragung
DE3123620C2 (enrdf_load_stackoverflow)
EP0002249A1 (de) Schaltungsanordnung zur zeitlichen Überwachung von Belegungszuständen in Fernmelde-,insbesondere Fernsprechvermittlungsanlagen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee