DE3786701T2 - Silizium-Packungen für Leistungshalbleiteranordnungen. - Google Patents

Silizium-Packungen für Leistungshalbleiteranordnungen.

Info

Publication number
DE3786701T2
DE3786701T2 DE87106854T DE3786701T DE3786701T2 DE 3786701 T2 DE3786701 T2 DE 3786701T2 DE 87106854 T DE87106854 T DE 87106854T DE 3786701 T DE3786701 T DE 3786701T DE 3786701 T2 DE3786701 T2 DE 3786701T2
Authority
DE
Germany
Prior art keywords
package
cap
base
silicon
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87106854T
Other languages
English (en)
Other versions
DE3786701D1 (de
Inventor
Homer Hopson Ii Glascock
David Leonard Mueller
Constantine Alois Neugebauer
Dante Edmond Piccone
Fadel Abdel-Aziz Selim
Harold Frank Webster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3786701D1 publication Critical patent/DE3786701D1/de
Application granted granted Critical
Publication of DE3786701T2 publication Critical patent/DE3786701T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Diese Erfindung bezieht sich allgemein auf das Verpacken und mehr im besonderen auf Packungen für Halbleiteranordnungen.
  • Hintergrund der Erfindung
  • Packungen für Leistungshalbleiterscheiben müssen in einer Vielfalt verschiedener Umgebungen arbeiten, und sie müssen viele verschiedene Anforderungen erfüllen. Solche Packungen müssen ein Gehäuse für die Scheibe schaffen, das sicher ist für äußere Umwelteinflüsse, die ansonsten die Scheibe beschädigen könnten. Sie müssen für elektrische Verbindungen zur Scheibe in einer Weise sorgen, die sowohl bequem ist als auch den Schutz vor der Umgebung nicht beeinträchtigt. Sie müssen eine kühle thermische Umgebung für die Scheibe schaffen und müssen die Scheibe mit Materialien in Berührung bringen, die es der Scheibe gestatten, sich bei Temperaturänderungen auszudehnen und zusammenzuziehen, ohne zu große Spannungen in der Scheibe oder dem Trägermaterial zu verursachen. Es ist auch erwünscht, daß solche Packungen ein geringes Gewicht haben, sie hinsichtlich der Größe kompakt sind und sie unter Anwendung bekannter Technologien leicht herstellbar sind.
  • Packungen für Leistungshalbleiterscheiben nach dem Stande der Technik umfassen üblicherweise eine gewisse Kombination von Metallen, Kunststoffen und Keramiken, von denen jedes einen Aspekt des Betriebsverhaltens beeinträchtigt, um einen anderen zu verstärken. So können z. B. Metalle hoher Wärmeleitfähigkeit, wie Kupfer und Aluminium, ausgezeichnete Charakteristika hinsichtlich der Wärmeentfernung liefern, doch unterscheiden sie sich beträchtlich hinsichtlich der Wärmeausdehnung von der Siliziumscheibe. Diese Metalle können so eine thermische Ermüdung und ein vorzeitiges Versagen an den Grenzflächen zwischen der Scheibe und der Packung verursachen. Einige Keramikmaterialien können ausgewählt werden, um sich der thermischen Ausdehnung der Scheibe näher anzupassen, doch gestatten sie keine leichte elektrische Verbindung zur Scheibe. Einige Kunststoffmaterialien können leicht zu verschiedenen Packungskonfigurationen verarbeitet werden, doch sorgen diese Kunststoffe weder für die Wärmeentfernung, noch für elektrische Verbindungen. Während, kurz gesagt, verschiedene Kombinationen und Arten von Kunststoffen, Metallen und Keramiken zur Herstellung von Packungen mit ausgewählten funktionellen Charakteristika benutzt werden können, hat jedes dieser Materialien seine eigenen Nachteile, die seinen Gebrauch in der Packung zu einem gewissen Ausmaß unerwünscht machen.
  • In "Patent Abstracts of Japan", Band 9, Nr. 69 (E-305) [1792], 1985 ist eine abgedichtete Packung für eine Halbleiterscheibe mit einer elektrisch leitenden Grundplatte und einer Kappe beschrieben, die an der vorderen und hinteren Oberfläche der Scheibe befestigt sind. Die Grundplatte und die Kappe bilden Elektroden für die Scheibe, und sie bestehen aus Kupfer und Kohlenstoffasern. Eine elektrisch isolierende Seitenwand aus Harz umgibt die Scheibe und ist mit den Seitenwänden verbunden, und ein elektrischer Passivierungsfilm aus Metallalkoxid ist zwischen den Seitenwandungen und der Scheibe eingefügt.
  • Der Zweck dieser Anordnung ist es in erster Linie, eine Feuchtigkeitsabdichtung zu schaffen: die Nachteile einer solchen Anordnung sind unterschiedliche Wärmeleitfähigkeiten zwischen der Scheibe und den umgebenden Elementen, Wärmeentfernung und relative Komplexizität der Herstellungstechniken.
  • In "Patent Abstracts of Japan), Band 7, Nr. 8 (E-152) [1153], 1983 ist eine Vielzahl von Siliziumchips beschrieben, die sandwichartig zwischen Siliziumschichten angeordnet ist, die zusammen mit einer seitlichen Abdichtung eine hermetische Umhüllung bilden. Die Umhüllung ist jedoch vorgesehen, diskrete Siliziumchips aufzunehmen, und sie ist nicht angepaßt, eine einzelne Siliziumscheibe aufzunehmen und elektrisch zu verbinden.
  • Es wäre somit erwünscht, eine Packung für eine Leistungshalbleiterscheibe zu schaffen, die eine hermetische Abdichtung von der Betriebsumgebung, eine einfache elektrische Verbindung zur Scheibe, wirksame Kühlung, eine Wärmeausdehnung ähnlich der der Scheibe, geringes Gewicht und kompakte Größe aufweist und die unter Anwendung üblicher Technologie hergestellt werden kann.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine neue und verbesserte, hermetisch abgeschlossene Packung für eine Leistungshalbleiterscheibe zu schaffen, wobei die Packung im wesentlichen gänzlich Siliziummaterialien umfaßt, die im wesentlichen die gleiche Wärmeausdehnung wie die Halbleiteranordnung haben, die Packung einen hohen Koeffizienten der Wärmeleitfähigkeit und ein großes Verhältnis von Oberfläche zu Volumen für eine wirksame Kühlung schafft, sie ein geringes Volumen und ein geringes Gewicht hat, und sie unter Anwendung konventioneller Herstellungstechnologien herstellbar ist.
  • Die vorliegende Erfindung schafft eine hermetisch abgeschlossene Packung, in der eine Halbleiterscheibe abgedichtet ist, die eine Schicht aus Siliziummaterial mit einem ersten und zweiten Elementbereich auf den jeweiligen Seiten aufweist, wobei die genannte Packung gekennzeichnet ist durch:
  • eine elektrisch leitende Silizium-Grundplatte, die mit der Scheibe in elektrischem Kontakt mit dem genannten ersten Elementbereich verbunden ist;
  • eine elektrisch leitende Siliziumkappe, die mit der Scheibe in elektrischem Kontakt mit dem genannten zweiten Elementbereich verbunden ist;
  • eine elektrisch isolierende Seitenwand aus Siliziummaterial, die die Halbleiterscheibe umgibt und einen Abstand von der Kante der Scheibe aufweist;
  • wobei die genannte Seitenwand mit der Grundplatte und der Kappe verbunden ist, die Seitenwand, Grundplatte und Kappe zusammen die hermetisch abgeschlossene Umhüllung der Packung bilden;
  • ein elektrisches Passivierungsmittel, das auf der genannten Kante der Halbleiterscheibe angeordnet ist und an den ersten und zweiten Elementbereich angrenzt und
  • einen Lichtbogen-Unterdrücker, der innerhalb der Packung angeordnet ist und sich an den Raum zwischen dem elektrischen Passivierungsmittel und der Seitenwand anpaßt und diesen Raum vollständig füllt.
  • Weil die Packungsmaterialien ausgewählt sind, um sich dem Koeffizienten der Wärmeausdehnung der Halbleiterscheibe anzupassen, leidet die Packung nicht an dem Problem der thermischen Ermüdung, das im Stande der Technik gewöhnlich auftritt. Weil die Siliziummaterialien inhärent hohe Koeffizienten der Wärmeausdehnung haben und die Packungsstruktur ein inhärent hohes Verhältnis von Oberfläche zu Volumen aufweist, hat die Packung ausgezeichnete Charakteristika als Wärmesenke, und sie schafft eine leicht zu kühlende thermische Umgebung für die Halbleiterscheibe.
  • Kurze Beschreibung der Zeichnungen
  • Während die Beschreibung mit Ansprüchen endet, die die Merkmale der Erfindung definieren, die als neu angesehen werden, wird angenommen, daß die Erfindung zusammen mit deren weiteren Aufgaben aufgrund einer Betrachtung der folgenden Beschreibung in Verbindung mit den Figuren der Zeichnung besser verstanden werden wird. Es zeigen:
  • Fig. 1 eine Teilquerschnittsansicht einer Diode in einer Packung, die gemäß einer ersten Ausführungsform der vorliegenden Erfindung konstruiert ist;
  • Fig. 2 eine Teilquerschnittsansicht einer Diode in einer Packung, die gemäß einer zweiten Ausführungsform der vorliegenden Erfindung konstruiert ist;
  • Fig. 2A eine vergrößerte Ansicht eines Teiles der Fig. 2, die ausgewählte Einzelheiten davon veranschaulicht;
  • Fig. 3 eine Teilquerschnittsansicht einer Diode in einer Packung, die gemäß einer dritten Ausführungsform der vorliegenden Erfindung konstruiert ist;
  • Fig. 3A eine vergrößerte Ansicht eines Teiles der Fig. 3, die ausgewählte Einzelheiten davon veranschaulicht;
  • Fig. 4 eine Teilquerschnittsansicht einer Diode in einer Packung, die gemäß einer vierten Ausführungsform der vorliegenden Erfindung konstruiert ist und
  • Fig. 5 eine Teilquerschnittsansicht einer Diode in einer Packung, die gemäß einer fünften Ausführungsform der vorliegenden Erfindung konstruiert ist.
  • Detaillierte Beschreibung der Erfindung
  • In Fig. 1 schließt ein Teil einer Diode 20 eine Halbleiterscheibe 22 in Form einer Schicht aus Siliziumkristallmaterial ein, das in einer hermetisch abgeschlossenen Siliziumpackung 24 untergebracht ist. Der Chip 22 schließt einen Kathodenbereich 26 vom N-Typ ein, der über einem Anodenbereich 28 vom P-Typ liegt. Gemäß der vorliegenden Erfindung schließt die Packung 24 eine elektrisch leitende Grundplatte 30, eine elektrisch leitende Kappe 32, eine elektrisch isolierende Seitenwand 34, ein elektrisches Passivierungsmittel 36 und einen Lichtbogen-Unterdrücker 38 ein, die jeder vorzugsweise ein Siliziummaterial umfassen. Die Grundplatte 30 umfaßt eine Schicht aus Siliziummaterial geringen spezifischen Widerstandes, vorzugsweise ein hochdotiertes Silizium, und sie ist an einem Übergang 40 mit dem Anodenbereich 28 der Scheibe 22 verbunden und in elektrischem Kontakt angeordnet. Die Kappe 32 umfaßt auch ein hochdotiertes Silizium geringen spezifischen Widerstandes, und sie ist an einem Übergang 42 mit dem Kathodenbereich 26 der Scheibe 22 verbunden und in elektrischem Kontakt angeordnet. Kappe 32 und Grundplatte 30 sind jeweils vorzugsweise mit Dotierungsmitteln vom P-Typ dotiert, wie Aluminium, Bor oder Gallium oder mit Dotierungsmitteln vom N-Typ, wie Arsen, Phosphor oder Antimon. Die Konzentration der Dotierungsmittel ist ausgewählt, um Kappe 32 und Grundplatte 30 mit einem geringen spezifischen Widerstand zu versehen (in der Größenordnung von 4 Milli-Ohmzentimeter). Da Kappe 32 und Grundplatte bzw. Basis 30 jeweils Silizium umfassen, hat jede einen Koeffizienten der Wärmeausdehnung, dessen Wert nahe dem der Halbleiterscheibe 22 ist. Die Übergänge 40 und 42 umfassen jeweils ein Lot aus einer Bleilegierung, einer Aluminium-Siliziumlegierung oder eine Diffusionsverbindung. Ein bevorzugtes Bleilegierungslot umfaßt z. B. eine Legierung aus 92,5% Blei, 5% Zinn und 2,5% Silber. Eine bevorzugte Diffusionsverbindung wird in einer im Stande der Technik gut bekannten Weise hergestellt durch 1) zerstäuben von Kupfer auf den zusammengehörigen Oberflächen und 2) Halten dieser Oberflächen in innigem Kontakt bei einer hohen Temperatur.
  • Die Seitenwand 34 schließt einen Schichtabschnitt 34a ein, der zwischen Basis 30 und Kappe 32 und einem äußeren Abschnitt 34b angeordnet ist, der die Packung 24 umgibt. Der Seitenwandschichtabschnitt 34a umgibt die Scheibe 22, schließt eine Kante 34c ein, die einen Abstand von der Kante 22a der Scheibe hat und ist bei einem Übergang 48 an die Kappe 32 gebunden und bei einem Übergang 50 an die Basis 30, um die Packung 24 hermetisch abzuschließen. Der Außenabschnitt 34b der Seitenwand schließt eine dreilappige Kante 34d ein, die die Außenseite der Packung 24 umgibt und an Basis 30 und Kappe 32 angrenzt. Die Seitenwand 34 umfaßt vorgeformtes Siliziumglas, das ausgewählt ist, einen Koeffizienten der Wärmeausdehnung nahe bei dem der Siliziumscheibe 22 zu haben. Wie dem Fachmann bekannt, wird der Koeffizient der Wärmeausdehnung von Siliziumglas durch Auswahl der Menge der Zusätze kontrolliert, wie Boroxid (B&sub2;O&sub3;) oder Natriumoxid (Na&sub2;O), die zum Siliziumglas hinzugegeben werden. Die Übergänge 48 und 50 werden vorzugsweise unter Verwendung der Lote oder einer Diffusionsbindung, wie sie oben mit Bezug auf die Übergänge 40 und 42 beschrieben ist, oder durch den Einsatz von Glasfritten hergestellt.
  • Passivierungsmittel 36 wird direkt auf der Kante 22a der Scheibe 22 hergestellt, und es umfaßt vorzugsweise ein Polyimid, einen bei Raumtemperatur vulkanisierenden Silikonkautschuk (RTV) oder amorphes Silizium. Der Lichtbogen-Unterdrücker 38, der vorzugsweise Aluminiumoxid (Al&sub2;O&sub3;), Siliziumdioxid (SiO&sub2;) oder RTV umfaßt, wird innerhalb der Packung 24 zwischen der Kante 34c der Seitenwandschicht und der Scheibenkante 22 angeordnet. Eine Öffnung 52, die mit einem Niedertemperatur-Eutektikum aus Blei-Zinn abgedichtet ist, ist in der Kappe 32 angeordnet, um den Lichtbogen-Unterdrücker 38 in die Packung 24 einzuführen.
  • Beim Gebrauch dient die Kappe 32 als ein Kathodenkontakt für die Diode 20, während die Basis 30 als ein Anodenkontakt für die Diode dient. Nicht dargestellte äußere elektrische Zuleitungen sind direkt, wie erforderlich, an Kappe 32 oder Basis 30 gelötet. Das Passivierungsmittel 36 kontrolliert die elektrische Feldstärke, die sich über dem Übergang zwischen Kathodenbereich 26 und Anodenbereich 28 entwickelt, wodurch ein elektrischer Durchbruch zwischen Kappe 32 und Basis 30 verhindert wird. Der Lichtbogen-Unterdrücker 38 unterdrückt die Ausbildung eines Lichtbogens zwischen Kappe 32 und Basis 30.
  • Die mit Lappen versehene Kante 34d des äußeren Seitenwandabschnittes 34b vergrößert die Länge des Stromkriechpfades, der durch die gestrichelte Linie 34 angedeutet ist, zwischen Kappe 32 und Basis 30 entlang der Außenkante der Packung. Es wird daher klar sein, daß die Gestalt der mit Lappen versehenen Kante 34b nur insoweit wichtig ist, als sie die Länge des Stromkriechpfades 54 vergrößert. Es wird weiter klar sein, daß solche Komponenten der Packung 24, die nicht notwendigerweise Siliziummaterial umfassen (d. h. die Bindungen an den Übergängen 40, 42, 48 und 50, das Passivierungsmittel 36 und der Lichtbogen-Unterdrücker 38) nur einen geringen Volumenprozentsatz der Packung einschließen und daher die funktionellen Eigenschaften der Packung nicht merklich beeinflussen.
  • Es wird somit eine hermetisch abgeschlossene kompakte Halbleiterpackung 24 geschaffen, die im wesentlichen gänzlich Siliziummaterialien mit Koeffizienten der thermischen Ausdehnung nahe dem der Halbleiterscheibe 22 umfassen. Aufgrund der Art ihrer Struktur zeigt die Packung 24 ein großes Verhältnis von Oberfläche zu Volumen. Dieses Verhältnis, kombiniert mit der guten thermischen Leitfähigkeit der Siliziumpackungs-Komponenten, gestattet eine wirksame Kühlung der Packung 24. Weiter kann die Packung unter Anwendung konventioneller Techniken zur Halbleiterherstellung konstruiert werden.
  • In den Fig. 2 und 2A ist eine Diode 220 gezeigt, in der Merkmale, die denen der Fig. 1 ähnlich sind, gleiche Bezugsziffern erhöht um 200 aufweisen. Die Diode 220 ist hinsichtlich der Struktur im wesentlichen identisch der Diode 20 der Fig. 1, ausgenommen die Konstruktion der Kappe 232 und der Basis 230. In dieser zweiten Ausführungsform der Erfindung umfassen Kappe 232 und Basis 230 jeweils ein hochreines Siliziummaterial hohen spezifischen Widerstandes mit einer Vielzahl von Verbindungen 260, die sich (mit Bezug auf die in den Fig. 2 und 2A gezeigte Ansicht) vertikal und in Kontakt mit Kathoden- und Anodenbereichen 226 bzw. 228 erstrecken. Jede Verbindung 260 ist mit einem leitenden Material 262 gefüllt, das vorzugsweise entweder eine Aluminium-Silizium- Legierung, Blei oder Kupfer umfaßt. Bei einer beispielhaften Ausführungsform der Erfindung sind die Verbindungen 260 derart hergestellt, daß sie Löcher mit einem Durchmesser von etwa 1,5 · 10&supmin;&sup4; m (6/1000 Zoll) schaffen, die auf Zentren von 1,27 mm (50/1000 Zoll) angeordnet sind.
  • Beim Gebrauch weist das hochreine Siliziummaterial hohen spezifischen Widerstandes, das die Kappe 232 und die Basis 230 umfaßt, üblicherweise einen höheren Koeffizienten der Wärmeleitfähigkeit auf als Kappe 32 und Basis 30 der Fig. 1 aus hochdotiertem, einen geringen spezifischen Widerstand aufweisendem Silizium, was eine Packung 220 mit außergewöhnlich guter Wärmeleitfähigkeit schafft. Die mit leitendem Material gefüllten Verbindungen 260 schaffen Kappe 232 und Basis 230 mit sehr geringem elektrischem spezifischem Widerstand, d. h. in der Größenordnung von 3 Milli-Ohmzentimeter oder weniger. Da das leitende Material 262 im Vergleich zu den Volumina von Kappe 232 und Basis 230 ein geringes Volumen hat, umfaßt die Packung 224 noch immer im wesentlichen gänzlich Silizium, und Basis 230 und Kappe 232 behalten noch immer im wesentlichen den gleichen Koeffizienten der Wärmeausdehnung wie die Scheibe 222.
  • In Fig. 3 ist ein Teil einer Diode 320 gezeigt, bei der Merkmale ähnlich denen der Fig. 1 gleiche Bezugsziffern vermehrt um 300 aufweisen. Die Diode 320 ist hinsichtlich der Struktur im wesentlichen identisch der Diode 20 der Fig. 1, mit der Ausnahme der Konstruktion der Seitenwand 334 und der Einbeziehung einer isolierenden Schicht auf der Kappe 332 und der Basis 330, wobei die isolierende Schicht bei 332a bzw. 330a angedeutet ist.
  • In Übereinstimmung mit der vorliegenden Ausführungsform der Erfindung umfaßt die Seitenwand 334 eine Schicht aus hochreinem Silizium hohen spezifischen Widerstandes, die hermetisch mit der Kappe 332 beim Übergang 348 und mit der Basis 330 beim Übergang 350 verbunden ist. Ein elektrisch isolierender Überzug ist auf die Oberfläche der Teile von Kappe 332 und Basis 330 angeordnet, die sich über die Kante 322a der Scheibe 322 hinaus nach außen erstrecken, wobei dieser Überzug bei 330a bzw. 332a angedeutet ist. Wie im Detail in Fig. 3A gezeigt, umfassen die isolierenden Überzüge 330a und 332a (wobei in Fig. 3A nur 330a gezeigt ist) jeweils alternierende Schichten aus halbisolierendem polyoxidiertem Silizium (SIPOS) 360 und Siliziumdioxid (SiO&sub2;) 362. Die Übergänge 348 und 350 sind vorzugsweise unter Verwendung der Lote, Diffusionsbindungen oder Glasfritten gebildet, die oben mit Bezug auf die Übergänge 48 und 50 beschrieben sind.
  • Beim Gebrauch erhöhen die Überzüge 330a und 332a in einer Weise, ähnlich der mit Lappen versehenen Kante 34d der Packung 24 (Fig. 1), die. Distanz des Leckstrom- Kriechpfades 354 zwischen Basis 330 und Kappe 332. Der Gebrauch dieses isolierenden Überzuges (gegenüber der mit Lappen versehenen Kante aus Glas) ergibt eine kompaktere Packung. Der Gebrauch der Seitenwand 334 aus hochreinem Silizium (gegenüber der Seitenwand 34 der Fig. 1 aus Glas) ergibt eine Halbleiterpackung mit einem Koeffizienten der Wärmeausdehnung, der hinsichtlich des Wertes näher an dem der Scheibe 322 liegt.
  • In Fig. 4 ist eine Diode 420 gezeigt, bei der Merkmale, die denen der Fig. 3 ähnlich sind, gleiche Bezugszahlen erhöht um 100 aufweisen. Die Diode 420 ist im wesentlichen identisch der Diode 320 der Fig. 3 mit der Ausnahme der Konstruktion von Kappe 432 und Basis 430. In Übereinstimmung mit der vorliegenden Ausführungsform der Erfindung sind Kappe 432 und Basis 430 im wesentlichen identisch Kappe 232 bzw. Basis 230 der Fig. 2 und 2A konstruiert. Kappe 432 und Basis 430 umfassen jeweils hochreines Silizium hohen spezifischen Widerstandes, und jeder Teil schließt eine Vielzahl von Verbindungen 460 ein, die sich vertikal in Kontakt mit Kathoden- und Anodenbereichen 426 bzw. 428 erstrecken. Wie mit Bezug auf die Fig. 2 und 2A oben beschrieben, ist jede Verbindung 460 mit einem (in Fig. 4 nicht detailliert dargestellten) leitenden Material gefüllt, das entweder eine Aluminium-Silizium-Legierung, Blei oder Kupfer umfaßt. Da Basis 430 und Kappe 432 Silizium hohen spezifischen Widerstandes umfassen, ist auf ihren Oberflächen kein isolierender Überzug erforderlich, um einen langen Leckstrom-Kriechpfad zu schaffen. Beim Gebrauch schafft die gezeigte und in dieser Ausführungsform der Erfindung beschriebene Packung die Vorteile der kompakten Größe, weil die Seitenlappen an der Seitenwand nicht erforderlich sind, eine gute Wärmeleitfähigkeit, geschaffen durch Kappe, Basis und Seitenwand aus dem hochreinen Silizium und leichte Herstellbarkeit, weil ein isolierender Überzug auf Kappe und Basis nicht erforderlich ist.
  • Unter Bezugnahme auf eine andere Ausführungsform der Erfindung ist in Fig. 5 ein Teil einer Diode 520 gezeigt, worin Merkmale, die denen nach Fig. 2 identisch sind, mit gleichen Bezugsziffern erhöht um 300 bezeichnet werden. Die Diode 520 ist hinsichtlich der Struktur im wesentlichen identisch der Diode 220 der Fig. 2 mit der Ausnahme der Konstruktion von Seitenwand 534 und deren Anordnung auf Kappe 532 und Basis 530.
  • In Übereinstimmung mit der vorliegenden Ausführungsform der Erfindung schließt die Basis 530 eine Kante 530a ein, die sich seitlich über eine Kante 522a der Scheibe 522 hinaus erstreckt. Die Kante 522a ihrerseits erstreckt sich seitlich über eine Kante 532a der Kappe 532 hinaus. Die Seitenwand 534 umfaßt eine Schicht aus einem vorgeformten Siliziumglas der oben beschriebenen Art, die einen allgemein L-förmigen Querschnitt einschließlich eines Schenkels 534a hat, der am Übergang 590 an die Kappe 532 gebunden ist und einen Schenkel 534b, der am Übergang 592 an die Basis 530 gebunden ist, wobei die Übergänge 590 und 592 vorzugsweise hergestellt werden unter Einsatz der Lote, Diffusionsbindungen oder Glasfritten, die oben beschrieben sind. Im Gebrauch stellt die Packung 524 eine alternative Konstruktion der Packung 224 (Fig. 2) dar und wirkt in einer im wesentlichen identischen Weise.
  • Zusammenfassend werden mehrere Ausführungsformen einer hermetisch abgeschlossenen Packung im wesentlichen vollständig aus Silizium für eine Halbleiterscheibe geschaffen. Jede Ausführungsform hat ein geringes Gewicht, eine kompakte Größe und schafft eine gute thermische Umgebung für die Scheibe. Weiter kann jede Ausführungsform unter Anwendung bekannter Herstellungstechnologien hergestellt werden.
  • Während die Ausführungsformen der Erfindung unter Bezugnahme auf eine Diode beschrieben worden sind, wird klar sein, daß sie gleichermaßen auf andere Elemente anwendbar ist, wie gesteuerte Siliziumgleichrichter (SCR's).

Claims (18)

1. Eine hermetisch abgeschlossene Packung (24, 224, 324, 424, 524), in der eine Halbleiterscheibe (22, 222, 322, 422, 522) abgeschlossen ist, wobei die Halbleiterscheibe eine Schicht aus Siliziummaterial umfaßt, das erste und zweite Elementbereiche (26, 28; 226, 228; 326, 328; 426, 428; 526, 528) auf den jeweiligen Seiten aufweist, wobei die genannte Packung umfaßt:
eine elektrisch leitende Siliziumbasis (30, 230, 330, 430, 530), die mit der Scheibe in elektrischem Kontakt mit dem ersten Bereich verbunden ist;
eine elektrisch leitende Siliziumkappe (32, 232, 332, 432, 532), die mit der genannten Scheibe in elektrischem Kontakt mit dem genannten zweiten Bereich verbunden ist;
eine elektrisch isolierende Seitenwand (34, 234, 334, 434, 534) aus Siliziummaterial, das die Siliziumscheibe umgibt, wobei die Seitenwand einen Abstand von der Kante der genannten Scheibe aufweist, die Seitenwand mit der genannten Basis und der genannten Kappe verbunden ist und die Seitenwand, Basis und Kappe zusammen die hermetisch abgeschlossene Umhüllung der genannten Packung bilden;
ein elektrisches Passivierungsmittel (36, 236, 336, 436, 536), das auf der genannten Kante der Halbleiterscheibe angeordnet ist und an den ersten und zweiten Bereich des Elementes angrenzt und
einen Lichtbogen-Unterdrücker (38, 238, 338, 438, 538), der innerhalb der genannten Packung angeordnet ist und sich an den Raum zwischen dem elektrischen Passivierungsmittel, der Seitenwand, der Basis und der Kappe anpaßt und diesen vollständig füllt.
2. Die Packung nach Anspruch 1, worin das genannte elektrische Passivierungsmittel ein Polyimid, einen bei Raumtemperatur vulkanisierenden Silikonkautschuk (RTV) oder amorphes Silizium umfaßt.
3. Die Packung nach Anspruch 1, worin der genannte Lichtbogen-Unterdrücker Aluminiumoxid (Al&sub2;O&sub3;), Siliziumdioxid (SiO&sub2;) oder einen bei Raumtemperatur vulkanisierenden Silikonkautschuk (RTV) umfaßt.
4. Die Packung nach Anspruch 1, worin die genannte Basis und Kappe jeweils mit einer Bindung an dem ersten bzw. zweiten Bereich des Elementes befestigt sind, die ein Lot oder eine Diffusionsbindung umfaßt.
5. Die Packung nach Anspruch 1, worin die genannte Seitenwand hermetisch mit der Kappe und der Basis mittels einer Bindung verbunden ist, die ein Lot, eine Diffusionsbindung oder Glasfritten umfaßt.
6. Die Packung nach Anspruch 4 oder 5, worin das genannte Lot eine Bleilegierung oder eine Aluminium- Silizium-Legierung umfaßt.
7. Die Packung nach Anspruch 4 oder 5, worin die genannte Diffusionsbindung Kupfer umfaßt.
8. Die Packung nach Anspruch 1, die weiter eine Öffnung (52, 252, 352, 452) in der Packung einschließt, die eine Verbindung herstellt mit dem Spalt zwischen der genannten Seitenwand und der Kante der Halbleiterscheibe, um den Lichtbogen-Unterdrücker in die Packung einzuführen.
9. Die Packung nach Anspruch 1 bis 3, worin die elektrisch isolierende Seitenwand aus vorgeformtem Siliziumglas besteht und das Glas derart ausgewählt ist, daß es einen Wert des Koeffizienten der thermischen Ausdehnung nahe dem der Halbleiterscheibe hat.
10. Die Packung nach Anspruch 9, worin die genannte Seitenwand (34) einen Schichtteil (34a) umfaßt, der zwischen der genannten Kappe (32) und der Basis (30) angeordnet ist, sowie einen Außenkantenabschnitt (34b), der sich nach außerhalb über die Kappe und Basis hinaus erstreckt und die Länge des Kriechstrompfades (54) zwischen der Kappe und der Basis vergrößert.
11. Die Packung nach Anspruch 9, worin die genannte Kappe und Basis jeweils hochdotiertes Silizium geringen spezifischen Widerstandes umfassen.
12. Die Packung nach Anspruch 9, worin die genannte Kappe und Basis mit einem Dotierungsmittel dotiert sind, das Aluminium (Al) oder Bor (B) oder Gallium (Ga) oder Arsen (As) oder Phosphor (P) oder Antimon (Sb) umfaßt.
13. Die Packung nach Anspruch 9, worin die genannte Kappe (232, 432, 532) und Basis (230, 430, 530) jeweils ein hochreines Silizium mit hohem spezifischem Widerstand umfaßt, das eine Vielzahl von Durchgängen (260, 460, 560) einschließt, die jeweils mit einem elektrisch leitenden Material gefüllt sind.
14. Die Packung nach Anspruch 13, worin das elektrisch leitende Material eine Aluminium- und Siliziumlegierung, Kupfer oder Blei (Pb) umfaßt.
15. Die Packung nach Anspruch 13, worin sich die Kante (522a) der Halbleiterscheibe über die Kante (532a) der genannten Kappe (532) hinaus erstreckt;
sich die Kante (530a) der genannten Basis über die Kante (522a) der genannten Halbleiterscheibe hinaus erstreckt und
die genannte Seitenwand (534) einen allgemein L-förmigen Querschnitt mit einem Schenkel (534b) hat, der in Kontakt mit der genannten Basis angeordnet ist, während der andere Schenkel (534a) in Kontakt mit der Kappe angeordnet ist.
16. Die Packung nach einem der Ansprüche 1 bis 3, worin die elektrisch isolierende Seitenwand aus hochreinem Silizium hohen spezifischen Widerstandes besteht.
17. Die Packung nach Anspruch 16, worin die genannte Kappe und Basis jeweils hochdotiertes Silizium geringen spezifischen Widerstandes umfassen und ein isolierender Überzug auf der Oberfläche der Abschnitte von Kappe und Basis angeordnet ist, die zwischen der Kante der Halbleiterscheibe und der Kante der Halbleiterpackung angeordnet sind, um den Kriechstrompfad zwischen der Kappe und der Basis zu verlängern.
18. Die Packung nach Anspruch 17, worin der genannte isolierende Überzug abwechselnde Schichten aus halbisolierendem polyoxydiertem Silizium (SIPOS) und Siliziumdioxid (SiO&sub2;) umfaßt.
DE87106854T 1986-05-16 1987-05-12 Silizium-Packungen für Leistungshalbleiteranordnungen. Expired - Fee Related DE3786701T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/863,761 US4745455A (en) 1986-05-16 1986-05-16 Silicon packages for power semiconductor devices

Publications (2)

Publication Number Publication Date
DE3786701D1 DE3786701D1 (de) 1993-09-02
DE3786701T2 true DE3786701T2 (de) 1994-01-05

Family

ID=25341730

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87106854T Expired - Fee Related DE3786701T2 (de) 1986-05-16 1987-05-12 Silizium-Packungen für Leistungshalbleiteranordnungen.

Country Status (4)

Country Link
US (1) US4745455A (de)
EP (1) EP0246539B1 (de)
JP (1) JP2526245B2 (de)
DE (1) DE3786701T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
US5133795A (en) * 1986-11-04 1992-07-28 General Electric Company Method of making a silicon package for a power semiconductor device
US4890156A (en) * 1987-03-13 1989-12-26 Motorola Inc. Multichip IC module having coplanar dice and substrate
KR970007840B1 (ko) * 1987-06-26 1997-05-17 미다 가쓰시게 반도체 장치
US5034044A (en) * 1988-05-11 1991-07-23 General Electric Company Method of bonding a silicon package for a power semiconductor device
US5209390A (en) * 1989-07-03 1993-05-11 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5754403A (en) * 1989-09-29 1998-05-19 Texas Instruments Incorporated Constraining core for surface mount technology
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
DE4040753A1 (de) * 1990-12-19 1992-06-25 Siemens Ag Leistungshalbleiterbauelement
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
TWM317648U (en) * 2007-01-04 2007-08-21 Lingsen Precision Ind Ltd Package structure reducing noise interference
EP3382753A1 (de) * 2017-03-30 2018-10-03 Siemens Aktiengesellschaft Isolation für eine mehrlagige elektrische schaltung und verfahren zur herstellung einer isolation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3354258A (en) * 1965-07-21 1967-11-21 Hughes Aircraft Co Package for semiconductor devices and method of making same
CH497790A (de) * 1967-11-15 1970-10-15 Mitsubishi Electric Corp Halbleiterelement
GB1311659A (en) * 1969-07-30 1973-03-28 Secr Defence Electrical device substrates
DE2014289A1 (de) * 1970-03-25 1971-10-14 Semikron Gleichrichterbau Scheibenförmiges Halbleiterbauele ment und Verfahren zu seiner Herstellung
US3643136A (en) * 1970-05-22 1972-02-15 Gen Electric Glass passivated double beveled semiconductor device with partially spaced preform
DE2364728A1 (de) * 1973-12-27 1975-07-03 Licentia Gmbh Scheibenfoermiges halbleiterbauelement grosser leistungsfaehigkeit mit kunststoffummantelung
US3925808A (en) * 1974-08-08 1975-12-09 Westinghouse Electric Corp Silicon semiconductor device with stress-free electrodes
US3996602A (en) * 1975-08-14 1976-12-07 General Instrument Corporation Passivated and encapsulated semiconductors and method of making same
JPS6043016B2 (ja) * 1979-08-31 1985-09-26 株式会社東芝 半導体装置
DE2937049A1 (de) * 1979-09-13 1981-04-02 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungs-halbleiterbauelement
JPS57166052A (en) * 1981-04-06 1982-10-13 Mitsubishi Electric Corp Semiconductor device
JPS59208759A (ja) * 1983-05-12 1984-11-27 Hitachi Ltd 半導体装置
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly

Also Published As

Publication number Publication date
DE3786701D1 (de) 1993-09-02
US4745455A (en) 1988-05-17
JPS62291052A (ja) 1987-12-17
EP0246539A3 (en) 1989-01-18
EP0246539B1 (de) 1993-07-28
EP0246539A2 (de) 1987-11-25
JP2526245B2 (ja) 1996-08-21

Similar Documents

Publication Publication Date Title
DE3786701T2 (de) Silizium-Packungen für Leistungshalbleiteranordnungen.
DE19601372B4 (de) Halbleitermodul
DE10058446B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
EP0069901B1 (de) Stromrichtermodul
DE4418426B4 (de) Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
DE10149580B4 (de) Halbleitervorrichtung
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102012206596B4 (de) Halbleitervorrichtung
DE60215669T2 (de) Verwendung diverser materialien bei der kapselung elektronischer bauelemente mit lufthohlräumen
DE10236455B4 (de) Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
DE2945972A1 (de) Halbleiterbaueinheit mit einer oberen kammer zur erhoehung der festigkeit und zum abdichten
DE2137534A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10251247A1 (de) Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial
DE102019115513B4 (de) Halbleitervorrichtung
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102016113479A1 (de) Robuste hochleistungs-halbleiterbaugruppe
DE102018220949B4 (de) Halbleitervorrichtung
DE2855493A1 (de) Leistungs-halbleiterbauelement
DE3432449C2 (de)
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE102013215389A1 (de) Halbleitervorrichtung
DE8535408U1 (de) Baueinheit für Halbleiterschaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee