DE3739985A1 - Is-karte - Google Patents
Is-karteInfo
- Publication number
- DE3739985A1 DE3739985A1 DE19873739985 DE3739985A DE3739985A1 DE 3739985 A1 DE3739985 A1 DE 3739985A1 DE 19873739985 DE19873739985 DE 19873739985 DE 3739985 A DE3739985 A DE 3739985A DE 3739985 A1 DE3739985 A1 DE 3739985A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- chips
- pair
- housing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Description
Die Erfindung betrifft eine IS-Karte, insbesondere eine
gedruckte Schaltung auf einer Leiterplatte, die in die
IS-Karte eingebettet ist, und auf dieser Leiterplatte be
festigte Schaltungsmuster von IS-Chips.
Fig. 1 ist eine Draufsicht auf eine IS-Karte 1, die einen
IS-Modul 10 im Inneren eines Kartenhauptteils 1 a aufweist.
Fig. 2 ist eine perspektivische Explosionsansicht, die eine
Leiterplatte und IS-Chips des IS-Moduls 10 zeigt. Nach Fig.
2 trägt eine Leiterplatte 100 Schaltungsmuster 110 a und
110 b, die auf einer Oberseite 101 a bzw. einer Unterseite
101 b gebildet sind. Auf der Oberseite 101 a bzw. der Unter
seite 101 b sind IS-Chips 103 a bzw. 103 b befestigt, und bei
de IS-Chips 103 a und 103 b tragen Leiterkontaktflecke 104 a
und 104 b. Die IS-Chips 103 a und 103 b sind auf Druckkontakt
flächen 105 a und 105 b durch Druckkontaktieren befestigt.
Ferner sind auf beiden Seiten 101 a bzw. 101 b Leiterkontakt
flecke 106 a bzw. 106 b zum Anschluß an die Leiterkontakt
flecke 104 a bzw. 104 b der IS-Chips 103 a bzw. 103 b gebildet.
Wenn die IS-Karte z. B. als Datenspeicherkarte verwendet
wird, muß sie so ausgelegt sein, daß sie geringe Dicke hat
und die Speicherkapazität groß ist. Es wurde bereits ver
sucht, diese Anforderungen zu erfüllen und eine kostengün
stige Karte dadurch zu realisieren, daß mehrere IS-Chips
auf beiden Seiten einer Leiterplatte entsprechend Fig. 2
angebracht werden. Wenn jedoch ein Paar IS-Chips gleicher
Art und gleicher Funktion auf beiden Seiten einer Leiter
platte befestigt ist, sind die Schaltungsmuster 110 a und
110 b auf der Oberseite 101 a und der Unterseite 101 b um die
IS-Chips herum invertiert, wie Fig. 2 zeigt.
Aus diesem Grund müssen die Kontaktflecke und die Schal
tungsmuster um die Abschnitte der Leiterplatte 100, auf
denen die IS-Chips 103 a und 103 b angebracht werden, auf der
Ober- und der Unterseite jeweils gesondert hergestellt wer
den. Es ist unmöglich, ein gemeinsames Schaltungsmuster für
beide Seiten zu verwenden. Wenn daher mehrere IS-Chips auf
beiden Seiten befestigt sind, werden die Schaltungsmuster
komplex, was eine hohe Packungsdichte erschwert. Um eine
größere Speicherkapazität zu erzielen, muß eine Mehr
schicht-Leiterplatte, z. B. eine Drei- oder Vierschicht-
Leiterplatte, verwendet werden. Dies steht nicht nur im
Widerspruch zu den vorgenannten Anforderungen hinsichtlich
einer Dickenverminderung, sondern hat auch eine Erhöhung
der Fertigungskosten zur Folge.
Die konventionelle Leiterplatte für IS-Moduln ist also
insofern nicht befriedigend, als sie nicht so ausgelegt
werden kann, daß sie eine erhöhte Packungsdichte von IS-
Moduln gleicher Funktion (gleichen Typs) bzw. eine Vermin
derung der Dicke des IS-Moduls und der IS-Karte erlaubt, da
es unmöglich ist, gemeinsame Schaltungsmuster zu verwenden,
weil die Schaltungsmuster auf den beiden Leiterplattensei
ten entweder voneinander verschieden oder relativ zuein
ander invertiert sind.
Aufgabe der Erfindung ist somit die Bereitstellung einer
IS-Karte, bei der die vorgenannten Nachteile nicht auftre
ten und die kostengünstig so herstellbar ist, daß eine
erhöhte Packungsdichte und eine Dickenverminderung erreich
bar sind.
Zur Lösung dieser Aufgabe sieht die Erfindung eine IS-Karte
vor, bei der zwei IS-Chips, deren Schaltungsmuster relativ
zueinander invertiert sind, die jedoch die gleichen Funk
tionen haben, so angeordnet sind, daß der eine IS-Chip des
Paars auf der Oberseite der Leiterplatte und der andere
IS-Chip auf deren Unterseite angebracht ist.
Die IS-Karte nach der Erfindung mit einem Kartenhauptteil
und einem darin eingebetteten IS-Modul, das eine Leiter
platte umfaßt, ist dadurch gekennzeichnet, daß das IS-Modul
aufweist: wenigstens ein Paar IS-Chips bzw. IS mit Gehäuse,
die relativ zueinander invertierte Schaltungsmuster haben
und entgegengesetzt zueinander auf der Ober- und der Unter
seite der Leiterplatte an gewünschten, einander entspre
chenden Stellen so angeordnet sind, daß die invertierten
Schaltungsmuster des Paars von IS-Chips bzw. IS mit Gehäuse
bei Betrachtung durch die Leiterplatte miteinander über
einstimmen; wenigstens ein Leiterplatten-Schaltungsmuster,
das auf die Ober- oder die Unterseite der Leiterplatte ge
druckt ist, wobei die Leiterplatten-Schaltungsmuster ge
meinsam für das Paar IS-Chips bzw. IS mit Gehäuse, die auf
der Ober- und der Unterseite der Leiterplatte angeordnet
sind, verwendbar sind; Leiterkontaktflecke, die um die
Außenränder des Paars von IS-Chips bzw. IS mit Gehäuse ge
bildet sind und das Leiterplatten-Schaltungsmuster mit den
Schaltungsmustern des Paars von IS-Chips bzw. IS mit Ge
häuse verbinden; wenigstens ein Leiterplatten-Durchgangs
loch zur Durchführung von Leitern von einer der beiden Sei
ten der Leiterplatte zur anderen; und ein Paar IS-Chip-
Ansteuersignalleitungen, die für das Paar von IS-Chips bzw.
IS mit Gehäuse vorgesehen sind.
Da gemäß der Erfindung IS-Chips mit invertierten Schal
tungsmustern auf der Ober- bzw. der Unterseite der Leiter
platte entgegengesetzt zueinander bzw. mit einander gegen
überstehenden Rückseiten befestigt sind, kann für beide
Seiten der Leiterplatte ein gemeinsames Schaltungsmuster
verwendet werden. Ferner können die auf der Leiterplatte
gebildeten Kontaktflecke, ausgenommen die Kontaktflecke und
Leitungen für IS-Chip-Ansteuersignale (falls erforderlich),
ebenfalls für beide Seiten gemeinsam verwendet werden, so
daß eine hohe Packungsdichte und eine Dickenverminderung
bei einfachen Schaltungsmustern erzielbar sind.
Anhand der Zeichnung wird die Erfindung beispielsweise
näher erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf eine IS-Karte;
Fig. 2 eine Explosionsansicht, die die Beziehung
zwischen einer Leiterplatte und IS-Chips, die
ein IS-Modul einer konventionellen IS-Karte
bilden, zeigt; und
Fig. 3 eine Perspektivansicht, die die Beziehung
zwischen einer Leiterplatte und IS-Chips eines
IS-Moduls in einer IS-Karte gemäß einer Aus
führungsform der Erfindung zeigt.
Fig. 3 zeigt ein IS-Modul 10 a, wobei zwei IS-Chips 103 und
108 gleiche Funktionen, aber relativ zueinander invertierte
Schaltungsmuster haben. An entsprechenden Stellen auf einer
Oberseite 107 a und einer Unterseite 107 b einer Leiterplatte
107 sind Druckkontaktierflächen 105 für die IS-Chips ge
bildet. Die IS-Chips 103 und 108 sind entgegengesetzt zu
einander, also mit einander gegenüberstehenden Rückseiten,
auf der Oberseite 107 a bzw. der Unterseite 107 b der Leiter
platte 107 so befestigt, daß ihre Schaltungsmuster ein
schließlich der darauf befindlichen Leiterkontaktflecke
104 a und 104 c miteinander übereinstimmen. Wie aus Fig. 3
hervorgeht, weisen somit die Schaltungsmuster auf beiden
Seiten der Leiterplatte 107, die die IS-Chips 103 und 108
trägt, gleiche Abmessungen und gleiche Geometrie bei Be
trachtung durch die Leiterplatte hindurch auf. Leiterkon
taktflecke 106 a und 106 b, die mit denen der IS-Chips zu
verbinden sind, sind auf beiden Seiten der Leiterplatte
gebildet, und die Leiterkontaktflecke 106 b auf der Unter
seite 107 b, auf der kein einem Schaltungsmuster 170 a ent
sprechendes Muster vorgesehen ist, sind mit gewünschten
Stellen der Leiter auf der Oberseite 107 a durch in der Lei
terplatte 107 gebildete Durchgangslöcher 170 hindurch ver
bunden. Da ferner die Leiterkontaktflecke 106 a und 106 b an
entsprechenden Stellen auf beiden Seiten der Leiterplatte
vorgesehen sind, kann mit Ausnahme der Leiterkontaktflecke
und Leiter für die IS-Chip-Ansteuersignale jeder Leiter
kontaktfleck 104 c auf dem auf der Unterseite 107 b befestig
ten IS-Chip 108 direkt mit jedem entsprechenden Leiterkon
taktfleck 106 a auf der Oberseite 107 a durch Durchgangs
löcher 170 in der Leiterplatte hindurch kontaktiert werden,
so daß die Leiterkontaktflecke 106 a für die Schaltungen auf
beiden Seiten gemeinsam verwendbar sind. In diesem Fall
brauchen auf der Unterseite 107 b keine Leiterkontaktflecke
106 b mit Ausnahme des Kontaktflecks für das Chip-Ansteuer
signal (in Fig. 3 nicht gezeigt) vorgesehen zu werden. Wie
Fig. 3 zeigt, trägt die Leiterplatte 107 auf beiden Seiten
entsprechende Schaltungsmuster um die IS-Chips herum, mit
Ausnahme der Kontaktflecke und Leiter für das IS-Chip-An
steuersignal. Das auf der Oberseite 107 a gebildete Schal
tungsmuster 170 a wird auch für die Schaltung auf der Unter
seite 107 b verwendet.
Da bei dem so aufgebauten IS-Modul zwei IS-Chips, die glei
che Funktionen, jedoch relativ zueinander invertierte
Schaltungsmuster haben, auf beiden Seiten der Leiterplatte
107 befestigt sind, stimmen die auf beiden Seiten der Lei
terplatten gebildeten Schaltungsmuster miteinander überein
(von einer der beiden Seiten her gesehen). Wenn daher die
Leiterkontaktflecke 106 a und 106 b über die Durchgangslöcher
170 an eine gemeinsame Funktionssignalleitung angeschlossen
sind, ist es nicht erforderlich, für die Schaltungsmuster
auf der Leiterplatte 107 gesonderte Leiter (gedruckte
Schaltungsmuster) auf beiden Seiten der Platte vorzusehen.
Da im Fall von Speicher-IS-Chips andere Signale als das
IS-Chip-Ansteuersignal gemeinsam für die auf beiden Seiten
der Leiterplatte angeordneten IS-Chips verwendet werden
können, kann der Wirkungsgrad in bezug auf die Leitermuster
erheblich gesteigert werden. Aus diesem Grund ist es in
bezug auf die Schaltungsmuster auf der Leiterplatte nicht
erforderlich, gesonderte Schaltungsmuster, mit Ausnahme der
Druckkontaktierungen und Leiterkontaktierungen, auf beiden
Seiten vorzusehen (andere als die für die Leiterkontakt
flecke der Ansteuersignalanschlüsse dienenden Leiterkontak
tiermuster können erforderlichenfalls nur auf einer der
beiden Seiten ausgebildet sein, jedoch gemeinsam für beide
Seiten verwendet werden); dadurch wird eine einfache Be
schaltung auf nur einer der beiden Seiten der Leiterplatte
ermöglicht.
Das vorstehend beschriebene Ausführungsbeispiel bezieht
sich auf IS-Chips; die Erfindung eignet sich jedoch auch
für einen Anwendungsfall, wobei IS im Gehäuse, die die
gleichen Funktionen haben, deren Schaltungsmuster jedoch
relativ zueinander invertiert sind, auf beiden Seiten einer
Leiterplatte befestigt sind.
Ferner ist vorstehend beispielhaft der Fall beschrieben,
daß die gedruckten Leiter nur auf einer der beiden Seiten
der Leiterplatte gebildet sind; die Erfindung bezieht sich
jedoch auch auf Fälle, bei denen unabhängige bzw. geson
derte gedruckte Schaltungsmuster, die unterschiedlichen
Zwecken dienen, auf beiden Seiten der Leiterplatte gebildet
sind, wobei die Schaltungsmuster gemeinsam für die beiden
Leiterplattenseiten mittels des beschriebenen Ausführungs
beispiels verwendbar sind.
Gemäß der vorstehend erläuterten Erfindung sind IS-Chips
od. dgl., die relativ zueinander invertierte Schaltungs
muster haben, auf beiden Seiten einer Leiterplatte befe
stigt, so daß die Leiter auf der Schaltungsplatte gemeinsam
für deren beide Seiten verwendbar sind und dadurch der Ver
drahtungsmuster-Aufwand verringert wird, da das Verdrahten
auf der einen Seite entfällt. Die IS-Chip-Paare od. dgl.
können auf beiden Seiten der Leiterplatte in einander ent
sprechenden Positionen angeordnet und miteinander durch die
Kontaktierungslöcher in der Leiterplatte verbunden werden.
Damit ist es möglich, die IS-Chips auf beiden Seiten einer
Leiterplatte mit hoher Packungsdichte anzuordnen, so daß
eine konventionelle Mehrschicht-Leiterplatte nicht benötigt
wird und dementsprechend eine kostengünstige IS-Karte ver
minderter Dicke, jedoch mit der gleichen Speicherkapazität
wie eine konventionelle IS-Karte herstellbar ist.
Claims (4)
1. IS-Karte mit einem Kartenhauptteil und einem darin ein
gebetteten IS-Modul, das eine Leiterplatte (107) umfaßt,
dadurch gekennzeichnet,
daß das IS-Modul aufweist:
- - wenigstens ein Paar IS-Chips (103, 108) bzw. IS mit Gehäuse, die relativ zueinander invertierte Schaltungs muster haben und entgegengesetzt zueinander auf der Ober und der Unterseite (107 a, 107 b) der Leiterplatte (107) an gewünschten, einander entsprechenden Stellen so angeord net sind, daß die invertierten Schaltungsmuster des Paars von IS-Chips bzw. IS mit Gehäuse bei Betrachtung durch die Leiterplatte miteinander übereinstimmen;
- - wenigstens ein Leiterplatten-Schaltungsmuster (170 a), das auf die Ober- oder die Unterseite der Leiterplatte (107) gedruckt ist, wobei die Leiterplatten-Schaltungsmuster (170 a) gemeinsam für das Paar IS-Chips (103, 108) bzw. IS mit Gehäuse, die auf der Ober- und der Unterseite (107 a, 107 b) der Leiterplatte (107) angeordnet sind, verwendbar sind;
- - Leiterkontaktflecke (106 a, 106 b), die um die Außenränder des Paars von IS-Chips (103, 108) bzw. IS mit Gehäuse gebildet sind und das Leiterplatten-Schaltungsmuster (170 a) mit den Schaltungsmustern des Paars von IS-Chips bzw. IS mit Gehäuse verbinden;
- - wenigstens ein Leiterplatten-Durchgangsloch (170) zur Durchführung von Leitern von einer der beiden Seiten der Leiterplatte zur anderen; und
- - ein Paar IS-Chip-Ansteuersignalleitungen, die für das Paar von IS-Chips (103, 108) bzw. IS mit Gehäuse vorge sehen sind.
2. IS-Karte nach Anspruch 1,
dadurch gekennzeichnet,
daß mit Ausnahme der Leiterkontaktflecke für IS-Chip-
Ansteuersignalanschlüsse die Leiterkontaktflecke für das
Paar von IS-Chips (103, 108) bzw. IS mit Gehäuse auf nur
einer der beiden Seiten der Leiterplatte gebildet sind und
gemeinsam für das Paar von IS-Chips bzw. IS mit Gehäuse
verwendet werden.
3. IS-Karte nach Anspruch 1,
dadurch gekennzeichnet,
daß unabhängige bzw. gesonderte Leiterplatten-Schaltungs
muster auf der Ober- und der Unterseite der Leiterplatte
gebildet und gemeinsam für beide Seiten der Leiterplatte
verwendbar sind.
4. IS-Karte nach Anspruch 3,
dadurch gekennzeichnet,
daß mit Ausnahme der Leiterkontaktflecke für IS-Chip-
Ansteuersignalanschlüsse die Leiterkontaktflecke für das
Paar von IS-Chips bzw. IS mit Gehäuse auf nur einer der
beiden Seiten der Leiterplatte gebildet sind und gemeinsam
für das Paar von IS-Chips bzw. IS mit Gehäuse verwendet
werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986182191U JPS6387064U (de) | 1986-11-27 | 1986-11-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3739985A1 true DE3739985A1 (de) | 1988-06-09 |
Family
ID=16113929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873739985 Ceased DE3739985A1 (de) | 1986-11-27 | 1987-11-25 | Is-karte |
Country Status (4)
Country | Link |
---|---|
US (1) | US4789776A (de) |
JP (1) | JPS6387064U (de) |
DE (1) | DE3739985A1 (de) |
FR (1) | FR2607609B1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3914055A1 (de) * | 1989-04-28 | 1990-10-31 | Thomson Brandt Gmbh | Halbleiter-bauteil mit einer siliziumscheibe |
US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3736258A1 (de) * | 1987-10-27 | 1989-05-11 | Mannesmann Kienzle Gmbh | Datenkartenanordnung |
DE69024633T2 (de) * | 1990-04-26 | 1996-08-29 | Mitsubishi Electric Corp | IC-Karte |
US6193163B1 (en) | 1998-08-31 | 2001-02-27 | The Standard Register Company | Smart card with replaceable chip |
US7487908B1 (en) | 1999-10-23 | 2009-02-10 | Ultracard, Inc. | Article having an embedded accessible storage member, apparatus and method for using same |
US6609915B2 (en) * | 2001-11-30 | 2003-08-26 | Fci Americas Technology | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same |
US7061769B1 (en) * | 2005-03-11 | 2006-06-13 | Jung-Che Chang | USB/OTG-interface storage card |
US8973824B2 (en) | 2007-12-24 | 2015-03-10 | Dynamics Inc. | Cards and devices with magnetic emulators with zoning control and advanced interiors |
GB0805780D0 (en) * | 2008-03-31 | 2008-04-30 | Royal Bank Of Scotland Plc The | Processor card arrangement |
US10261370B2 (en) | 2011-10-05 | 2019-04-16 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
EP2722795A1 (de) * | 2012-10-19 | 2014-04-23 | Gemalto SA | Herstellungsverfahren einer Mehrkomponenten-Vorrichtung, die ein elektrisches und/oder elektronisches Modul umfasst |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3123620A1 (de) * | 1981-06-13 | 1983-01-05 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
DE3328736A1 (de) * | 1982-09-17 | 1984-03-22 | Control Data Corp., 55440 Minneapolis, Minn. | Schaltungsplatte |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539472A (en) * | 1984-01-06 | 1985-09-03 | Horizon Technology, Inc. | Data processing card system and method of forming same |
JPS61123990A (ja) * | 1984-11-05 | 1986-06-11 | Casio Comput Co Ltd | Icカ−ド |
-
1986
- 1986-11-27 JP JP1986182191U patent/JPS6387064U/ja active Pending
-
1987
- 1987-11-24 US US07/124,556 patent/US4789776A/en not_active Expired - Fee Related
- 1987-11-25 DE DE19873739985 patent/DE3739985A1/de not_active Ceased
- 1987-11-26 FR FR878716430A patent/FR2607609B1/fr not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3123620A1 (de) * | 1981-06-13 | 1983-01-05 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
DE3328736A1 (de) * | 1982-09-17 | 1984-03-22 | Control Data Corp., 55440 Minneapolis, Minn. | Schaltungsplatte |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3914055A1 (de) * | 1989-04-28 | 1990-10-31 | Thomson Brandt Gmbh | Halbleiter-bauteil mit einer siliziumscheibe |
US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
Also Published As
Publication number | Publication date |
---|---|
FR2607609A1 (fr) | 1988-06-03 |
JPS6387064U (de) | 1988-06-07 |
FR2607609B1 (fr) | 1992-01-17 |
US4789776A (en) | 1988-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69211445T2 (de) | Speicherungspackung | |
DE19721967C2 (de) | Speicherbaustein | |
DE68916077T2 (de) | Mehrschichtige gedruckte Schaltungen mit oberflächenmontierten Speichern. | |
EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE4240897C2 (de) | Schaltungsmodul | |
DE69104683T2 (de) | System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten. | |
DE102004045719B4 (de) | Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben | |
DE4015788C2 (de) | Baugruppe | |
DE3739985A1 (de) | Is-karte | |
DE10240730A1 (de) | Leiterplatte, Speichermodul und Herstellungsverfahren | |
DE112005000014T5 (de) | Innenleiterverbindungsstruktur und Mehrschichtsubstrat | |
DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
DE3607049C2 (de) | ||
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
EP0471982B1 (de) | Einbausystem für elektrische Funktionseinheiten insbesondere für die Datentechnik | |
DE2843710A1 (de) | Mehrlagige flexible schaltungsplattenanordnung und verfahren zu ihrer herstellung | |
DE69210329T2 (de) | Mehrschichtiger Träger für integrierte Schaltungen und Verfahren zu dessen Herstellung | |
DE69929337T2 (de) | Gedruckte leiterplatteneinheit, hierarchisches montagehilfssubstrat und elektronischer apparat | |
DE10138958A1 (de) | Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren | |
EP0219627B1 (de) | Mehrschichtige gedruckte Schaltungsplatte | |
DE68906160T2 (de) | Gedruckte Schaltungsplatte. | |
DE1943933A1 (de) | Gedruckte Schaltung | |
DE69203110T2 (de) | Vorrichtung zum Verbinden der Kontaktstifte eines in einem dual-in-line (DIL) Gehäuse montierten integrierten Schaltkreises mit gedruckten Schaltungen auf einer Leiterplatte auf n verschiedene Weisen. | |
DE19924198B4 (de) | Tochterplatine zum Einsetzen in eine Mutterplatine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |