FR2607609A1 - Carte a circuits integres - Google Patents
Carte a circuits integres Download PDFInfo
- Publication number
- FR2607609A1 FR2607609A1 FR8716430A FR8716430A FR2607609A1 FR 2607609 A1 FR2607609 A1 FR 2607609A1 FR 8716430 A FR8716430 A FR 8716430A FR 8716430 A FR8716430 A FR 8716430A FR 2607609 A1 FR2607609 A1 FR 2607609A1
- Authority
- FR
- France
- Prior art keywords
- board
- chips
- circuit
- sides
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
L'INVENTION CONCERNE UNE CARTE A CIRCUITS INTEGRES AYANT UN CORPS PRINCIPAL ET UN MODULE QUI Y EST NOYE. SELON L'INVENTION, LE MODULE COMPREND UNE PLANCHE DE CIRCUIT 107, UNE PAIRE DE PUCES 103, 108 AYANT DES SCHEMAS INVERSES DE CIRCUIT, MONTEES DOS A DOS SUR LES DEUX FACES DE LA PLANCHE EN DES POSITIONS SOUHAITEES CORRESPONDANTES POUR COINCIDER A TRAVERS LA PLANCHE; AU MOINS UN SCHEMA DE CIRCUIT 170A IMPRIME SUR L'UN DES DEUX COTES DE LA PLANCHE, ET UTILISE EN COMMUN POUR LES DEUX PUCES; DES PLOTS DE CABLAGE 104A A C SONT FORMES SUR LES POURTOURS DES PUCES POUR RELIER LE SCHEMA DE CIRCUIT DE LA PLANCHE A CEUX DES PUCES; AU MOINS UN TROU 170 TRAVERSANT LA PLANCHE POUR LE PASSAGE DU CABLAGE D'UN COTE A L'AUTRE ET DEUX LIGNES DES SIGNAUX DE SELECTION DE LA PUCE. L'INVENTION S'APPLIQUE NOTAMMENT AUX CARTES A MEMOIRE.
Description
La présente invention se rapporte à une carte à circuits intégrés, et plus
particulièrement, à un circuit imprimé sur une planche de circuit qui est noyée dans la carte à circuits intégrés et à des schémas de circuit de puces montées sur cette planche de circuit. La figure 1 montre une vue schématique et en plan d'une carte à circuits intégrés, la carte 1 ayant un module 10 qui est disposé à l'intérieur d'un corps
principal la de la carte.
La figure 2 montre une vue en perspective éclatée d'une planche de circuit et de puces du module 10. Comme le montre la figure 2, une planche 100 a des schémas de circuits imprimés 11Oa et 11Ob qui sont formés sur une face supérieure 0lla et une face inférieure 101b, respectivement. Des puces 103a et 103b sont montées sur la face supérieure 0lla et la face inférieure 101b, respectivement, les deux puces 103a et 103b ayant des plots de câblage 104a et 104b. Les puces 103a et 103b sont reliées par pression à des zones de liaison par pression 105a et 105b. Par ailleurs, des plots de câblage 106a et 106b pour câblage aux plots 104a et 104b des puces 103a et 103b sont également formées sur les deux
faces 10la et 101b.
Si la carte à circuits intégrés est utilisée, par exemple, comme carte à mémoire de l'information, il est nécessaire de concevoir la carte de manière que son épaisseur soit réduite et que sa capacité de mémoire soit accrue. Des tentatives ont été faites pour satisfaire ces conditions et réaliser une carte de bas prix en montant un certain nombre de puces des deux c8tés d'une planche
de circuit, comme cela est montré à la figure 2.
Cependant, si deux puces du même type et de la même fonction sont montées des deux c8tés d'une planche de circuit, les schémas de circuit imprimé 110a et 110b du c8té supérieur 0lla et du côté inférieur 10lb présentent des schémas inversés autour des puces, comme le montre la
figure 2.
Pour cette raison, les dispositions des plots de connexion et des schémas de circuit imprimé autour des parties de la planche 100 o sont montées les puces 103a et 103b doivent être faites indépendamment par rapport aux c8tés supérieur et inférieur. Il n'est pas possible d'utiliser un schéma de circuit commun pour les deux côtés. Par conséquent, si un certain nombre de puces sont montées des deux c8tés, les schémas de-circuit imprimé deviennent compliqués, ce qui fait obstruction à un tassement de haute densité. Pour atteindre une capacité encore plus grande de la mémoire, il est nécessaire d'utiliser une planche multicouche telle qu'une planche à trois ou quatre couches. cela va non seulement contre les conditions ci-dessus de réduction d'épaisseur mais provoque également une augmentation des prix de production. Ainsi, le type conventionnel de planche pour des modules de circuit intégré n'est pas satisfaisant par le fait qu'il ne peut être conçu pour permettre une densité accrue des circuits intégrés ayant les mêmes fonctions (du même type) ou des réductions d'épaisseur du module et de la carte car il n'est pas possible d'utiliser ensemble des schémas communs parce que les schémas des deux côtés de la planche diffèrent l'un de l'autre ou sont inversés l'un par rapport à l'autre. La présente invention a par conséquent pour objet une carte surmontant les inconvénients ci-dessus décrits et pouvant être produite à un bas prix pour produire une densité
accrue et une épaisseur réduite.
A cette fin, la présente invention offre une carte à circuits intégrés o deux puces ayant des schémas de circuit qui sont inversés l'un relativement à l'autre, tout en ayant cependant les mêmes fonctions, sont montées de manière qu'une puce de la paire de puces soit montées sur la face supérieure de la planche et que l'autre puce
soit montée sur son côté inférieur.
Selon la présente invention, comme des puces ayant des schémas inversés de circuits sont montées sur
les côtés supérieur et inférieur de la planche respec-
tivement en relation dos à dos l'une avec l'autre, un schéma commun peut être utilisé pour les deux côtés de la planche de circuit. Par ailleurs, les plots de liaison formés sur la planche peuvent également être utilisés en commun pour les deux côtés à l'exception des plots et lignes pour les signaux de sélection de puce (si nécessaire), ce qui permet ainsi un tassement de haute densité et une réduction de l'épaisseur dans le cas de
simples schémas de câblage.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: - la figure i est une vue schématique et en plan d'une carte à circuits intégrés; - la figure 2 est une vue éclatée montrant la relation entre une planche de circuit et des puces qui constituent un module d'une carte à circuits intégrés conventionnelle; et - la figure 3 est une vue en perspective montrant la relation entre une planche de circuit et des puces d'un module dans une carte à circuits intégrés
selon un mode de réalisation de la présente invention.
Un mode de réalisation de la présente invention
sera décrit ci-dessous en se référant aux dessins joints.
La figure 3 montre un module à circuits intégrés 10a selon la présente invention, o deux puces 103 et 108 ont les mêmes fonctions mais ont des schémas de circuit qui sont inversés l'un relativement à l'autre. Des zones de liaison par pression par plots 105 des puces sont définies en des positions correspondantes sur une face supérieure 107a et une face inférieure 107b d'une planche 107. Les puces 103 et 108 sont montées dos à dos sur la face supérieure 107a et la face inférieure 107b de la planche 107, respectivement, de manière que leur schéma de circuit, comprenant des plots de câblage 104a et 104c, coïncident. Par conséquent, comme cela est clair sur la figure 3, les schémas de circuit des deux c8tés d'une planche 107, comprenant les puces 103 et 108, présentent les mêmes dimensions et les mêmes géométries lorsque l'on regarde à travers la planche. Des plots de câblage 106a et 106b, qui doivent être connectés à ceux des puces, sont formés sur les deux faces de la planche et les plots de câblage 106b disposés sur la face inférieure 107b o il n'y a pas de schéma correspondant à un schéma de circuit 170a sont connectés à des points souhaités du câblage de la face supérieure 107a par des trous 170 qui traversent la planche 107. Par ailleurs, comme les plots 106a et 106b sont disposés en des positions correspondantes des deux c8tés de la planche de circuit, chacun des plots de câblage 104c sur la puce 108 montée du côté inférieur 107b peut être directement connecté, à l'exception des plots et lignes pour les signaux de sélection de puce, à chacun des plots correspondants de câblage 106a du côté supérieur 107a par les trous 170 traversant la planche, respectivement, de manière que les plots de câblage 106a puissent être utilisés en commun pour les circuits des deux côtés. Dans ce cas, il n'est pas nécessaire de prévoir des plots de câblage 106b sur la face inférieure 107b, autres que celui pour le signal
de sélection de puce (non représenté à la figure 3).
Comme le montre la figure 3, la planche 107 présente des schémas correspondants des deux côtés autour des puces à l'exception des plots et lignes pour le signal de sélection de puce. Le schéma de circuit 170a formé sur la face supérieure 107a est utilisé en commun pour le
circuit sur la face inférieure 107b.
Dans le module ainsi construit selon la présente invention, comme deux puces ayant les mêmes fonctions mais ayant des schémas inversés de circuit sont montées des deux côtés de la planche 107, on trouve que les schémas de circuit formés des deux c8tés de la planche coïncideront l'un avec l'autre en regardant de l'un des deux c8tés. Par conséquent, lorsque les plots de câblage 106a et 106b sont connectés à une ligne fonctionnelle commune via les trous de base 170, il n'est pas nécessaire de prévoir un câblage (schémas de circuit imprimé) indépendamment ou séparément pour les schémas de la plaque de base 107 par rapport à ses deux c8tés. Dans le cas de puces à mémoire, comme des signaux autres que le signal de sélection de puce peuvent être utilisés en commun pour les puces montées des deux côtés de la planche de circuit, l'efficacité, en termes de câblage du schéma, peut être remarquablement accrue. Pour cette raison, en ce qui concerne les schémas de circuit sur la planche de circuit, il n'est pas nécessaire de prévoir des schémas indépendants des deux côtés à l'exception des schémas de liaison par pression par plots et des schémas de câblage (les schémas de câblage autres que ceux pour les plots de câblage pour les bornes des signaux de sélection peuvent être formés sur un seul des deux côtés mais peuvent être utilisés en commun pour les deux côtés, si nécessaire), ce qui permet ainsi un câblage simple sur
une seule des deux faces de la planche de circuit.
Le mode de réalisation ci-dessus décrit donne l'exemple du cas de puces, mais la présente invention est également efficace lorsqu'elle s'applique à un cas o des circuits intégrés complets, qui ont les mêmes fonctions mais des schémas inversés de circuit l'un relativement à l'autre, sont montés des deux côtés d'une planche de circuit. Par ailleurs, le mode de réalisation ci-dessus décrit montre le cas o le câblage imprimé n'est formé que sur l'un des deux côtés ou faces de la planche de circuit, mais l'invention comprend également les cas o des schémas indépendants et séparés de circuit imprimé pour différents objectifs sont formés des deux c8tés de la planche pour les utiliser en commun pour les deux côtés, respectivement, par le mode de réalisation
ci-dessus décrit.
Selon la présente invention, comme on l'a décrit ci-dessus, des puces ou analogues, ayant des schémas inversés de circuit sont montées des deux côtés d'une planche de circuit, pour ainsi permettre d'utiliser en commun le câblage de la planche par rapport aux deux c8tés, et permettre de réduire la quantité de câblage en éliminant le câblage de l'un des deux c6tés.Les deux puces ou analogues peuvent être disposées des deux c8tés de la planche en des positions correspondant l'une à l'autre et peuvent être connectées l'une à l'autre par
les trous traversant la planche, respectivement.
Il est par conséquent possible de monter les circuits intégrés des deux c6tés d'une planche de circuit à une haute densité, éliminant la nécessité de tout type conventionnel de planche multicouche, on peut donc produire une carte à circuits intégrés à bas prix, d'une épaisseur réduite mais ayant la même capacité que celle
d'une carte conventionnelle.
Claims (4)
1. Carte à circuits intégrés ayant un corps
principal de carte et un module de circuits inté-
grés noyé dans ledit corps principal, ledit module comprenant: - une planche de circuit (107); - au moins une paire de puces (103, 108) ou circuits intégrés complets ayant des schémas inversés de circuit et montés dos à dos sur les cotés recto et verso de ladite planche en des positions souhaitées correspondant l'une à l'autre de manière que lesdits schémas inversés de circuit de ladite paire de circuits intégrés complets coiïncident en regardant à travers ladite planche de circuit; - au moins un schéma de circuit (170a) sur la planche de circuit, imprimé sur l'un desdits c8tés recto ou verso de ladite planche de circuit, lesdits schémas sur la planche étant utilisés en commun pour les deux puces ou les deux circuits intégrés complets disposés sur lesdits côtés recto et verso de ladite planche; - des plots de câblage (104a à c) formés sur les pourtours de ladite paire de puces ou de circuits intégrés complets pour relier ledit schéma de circuit sur la planche et les schémas de circuit de la paire de puces ou de circuits intégrés complets; - au moins un trou (170) traversant la planche pour introduire le câblage de l'un des côtés recto ou verso de la planche à l'autre; et - une paire de lignes signaux de sélection de puce prévue pour la paire de puces ou de circuits
intégrés complets.
2. Carte selon la revendication 1, caractérisée en ce que les plots (104a à c) pour la paire de puces ou de circuits intégrés complets autres que les plots de câblage pour les bornes de signaux de sélection de puces sont formés sur un seul des deux c8tés de la planche et sont utilisés en commun pour les deux puces ou les deux
circuits intégrés complets.
3. Carte selon la revendication 1, caractérisée en ce que des schémas indépendants ou séparés de circuit (170a) sur la planche sont formés sur les côtés recto et verso de la planche respectivementpour une utilisation
en commun pour les deux côtés de la planche.
4. Carte selon la revendication 3, caractérisée en ce que les plots de câblage (104a à c) pour les deux puces ou circuits intégrés complets autres que les plots de câblage pour les bornes de signaux de sélection de puce sont formés sur l'un des c8tés de la planche et sont utilisés en commun pour les deux puces ou circuits
intégrés complets.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986182191U JPS6387064U (fr) | 1986-11-27 | 1986-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2607609A1 true FR2607609A1 (fr) | 1988-06-03 |
| FR2607609B1 FR2607609B1 (fr) | 1992-01-17 |
Family
ID=16113929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878716430A Expired - Fee Related FR2607609B1 (fr) | 1986-11-27 | 1987-11-26 | Carte a circuits integres |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4789776A (fr) |
| JP (1) | JPS6387064U (fr) |
| DE (1) | DE3739985A1 (fr) |
| FR (1) | FR2607609B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0453672A1 (fr) * | 1990-04-26 | 1991-10-30 | Mitsubishi Denki Kabushiki Kaisha | Carte à circuits intégrés |
| EP2722795A1 (fr) * | 2012-10-19 | 2014-04-23 | Gemalto SA | Procédé de fabrication d'un dispositif multi-composants comprenant un module électrique et/ou électronique |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736258A1 (de) * | 1987-10-27 | 1989-05-11 | Mannesmann Kienzle Gmbh | Datenkartenanordnung |
| DE3914055A1 (de) * | 1989-04-28 | 1990-10-31 | Thomson Brandt Gmbh | Halbleiter-bauteil mit einer siliziumscheibe |
| US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
| US5386343A (en) * | 1993-11-12 | 1995-01-31 | Ford Motor Company | Double surface mount technology for electronic packaging |
| US6193163B1 (en) | 1998-08-31 | 2001-02-27 | The Standard Register Company | Smart card with replaceable chip |
| US7487908B1 (en) * | 1999-10-23 | 2009-02-10 | Ultracard, Inc. | Article having an embedded accessible storage member, apparatus and method for using same |
| US6609915B2 (en) * | 2001-11-30 | 2003-08-26 | Fci Americas Technology | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same |
| US7061769B1 (en) * | 2005-03-11 | 2006-06-13 | Jung-Che Chang | USB/OTG-interface storage card |
| US8011577B2 (en) | 2007-12-24 | 2011-09-06 | Dynamics Inc. | Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality |
| GB0805780D0 (en) * | 2008-03-31 | 2008-04-30 | Royal Bank Of Scotland Plc The | Processor card arrangement |
| US10261370B2 (en) * | 2011-10-05 | 2019-04-16 | Apple Inc. | Displays with minimized border regions having an apertured TFT layer for signal conductors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4539472A (en) * | 1984-01-06 | 1985-09-03 | Horizon Technology, Inc. | Data processing card system and method of forming same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3123620A1 (de) * | 1981-06-13 | 1983-01-05 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
| DE8322946U1 (de) * | 1982-09-17 | 1987-05-07 | Control Data Corp., Minneapolis, Minn. | Schaltungsplatte |
| JPS61123990A (ja) * | 1984-11-05 | 1986-06-11 | Casio Comput Co Ltd | Ｉｃカ−ド |
-
1986
- 1986-11-27 JP JP1986182191U patent/JPS6387064U/ja active Pending
-
1987
- 1987-11-24 US US07/124,556 patent/US4789776A/en not_active Expired - Fee Related
- 1987-11-25 DE DE19873739985 patent/DE3739985A1/de not_active Ceased
- 1987-11-26 FR FR878716430A patent/FR2607609B1/fr not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4539472A (en) * | 1984-01-06 | 1985-09-03 | Horizon Technology, Inc. | Data processing card system and method of forming same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0453672A1 (fr) * | 1990-04-26 | 1991-10-30 | Mitsubishi Denki Kabushiki Kaisha | Carte à circuits intégrés |
| EP2722795A1 (fr) * | 2012-10-19 | 2014-04-23 | Gemalto SA | Procédé de fabrication d'un dispositif multi-composants comprenant un module électrique et/ou électronique |
| WO2014060290A1 (fr) | 2012-10-19 | 2014-04-24 | Gemalto Sa | Procede de fabrication d'un dispositif multi-composants comprenant un module electrique et/ou electronique |
Also Published As
| Publication number | Publication date |
|---|---|
| US4789776A (en) | 1988-12-06 |
| FR2607609B1 (fr) | 1992-01-17 |
| DE3739985A1 (de) | 1988-06-09 |
| JPS6387064U (fr) | 1988-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2607609A1 (fr) | Carte a circuits integres | |
| FR2829857A1 (fr) | Carte a puce sans contact ou hybride contact-sans contact a tenue renforcee du module electronique | |
| EP0074303B1 (fr) | Ebauche de circuit électrique multicouche et procédé de fabrication de circuits multicouches en comportant application | |
| EP0424263B1 (fr) | Système de carte à puce munie d'une électronique portable déportée | |
| FR2582869A1 (fr) | Connecteur electrique a inversion de genre | |
| WO2001080173A1 (fr) | Etiquette electronique | |
| FR2517475A1 (fr) | Circuit a micro-ondes | |
| EP0189039A3 (fr) | Carte munie d'un microprocesseur et/ou d'au moins une mémoire électronique | |
| EP0887861A1 (fr) | Dispositif semi-conducteur à moyen d'échanges à distance | |
| FR2735324A1 (fr) | Carte de cablage stratifiee | |
| FR2808608A1 (fr) | Carte a memoire electronique destinee a etre introduite dans un dispositif de traitement | |
| EP0233674A1 (fr) | Connecteur pour bus informatique | |
| EP3877909A1 (fr) | Module électronique pour carte à puce | |
| EP0782088B1 (fr) | Connecteur actif pour carte à puce | |
| EP2747528A1 (fr) | Dispositif d'interconnexion pour circuits électroniques, notamment des circuits électroniques hyperfrequence | |
| EP0346206A1 (fr) | Connecteur actif pour carte de circuits imprimés | |
| FR2533399A1 (fr) | Carte de circuit imprime | |
| EP0269505B1 (fr) | Procede de realisation d'un connecteur modulaire | |
| WO2000014681A3 (fr) | Puce de connexion a structure superficielle de raccordement specifique | |
| CA2043359C (fr) | Dispositif connecteur adapteur de terminaison | |
| CH665060A5 (en) | Electronic module for integrated circuit mounting on PCB - has space provided between rows of connector pins for chips mounted on board through which pins pass | |
| WO2002013187A3 (fr) | Modules de tete de bande comportant des substrats adjacents dotes d'elements d'ecriture et/ou de lecture | |
| EP2824622B1 (fr) | Flexible sécurisé | |
| EP3987431A1 (fr) | Système de lecture de carte de transaction hybride | |
| EP1672691B1 (fr) | Dispositif de connexion électrique d'une puce de circuits intégrés sur une plaque principale |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |