DE3737428A1 - Schaltung zum synchronisieren empfangener informationen - Google Patents

Description

Die Erfindung betrifft die Datenkommunikation, und insbe­ sondere eine Schaltung gemäß dem Oberbegriff des Anspruchs 1.

Unter Datenkommunikation wird die Übertragung und der Aus­ tausch von verschlüsselten Informationen - Satz oder Block von einem oder mehreren verschlüsselten (beispielsweise digital) alphabetischen oder numerischen Zeichen - zwischen irgenwelchen Datenendgeräten (Data Terminal Equipments (DTEs)) in einer Kommunikationsverbindung verstanden. Ein kritischer Punkt bei dem verläßlichen und effektiven Aus­ tausch von Informationen ist die korrekte Zeitsynchroni­ sation des Übertragers und des Empfängers.

Damit das Empfangsgerät das hereinkommende bit-Muster auf einer Kommunikationsverbindung korrekt entschlüsseln und interpretieren kann, muß der Empfänger die verwendete bit- Rate, i.e. die Zeitdauer jeder bit-Periode als einen notwen­ digen Flußparameter kennen. Dies ist als bit- oder Takt­ synchronisation bekannt. Daher müssen in jedem DTE Übertra­ gungssteuerschaltungen - auch als Kommunikationsschnittstel­ lenschaltungen bekannt - vorhanden sein, die das Gerät an die Datenverbindung koppeln und die unter anderem die Taktgeber­ synchronisation bewirken. Des weiteren wird eine Neutaktung vorgenommen, um Instabilitäten durch Interferenz von Symbo­ len und durch andere Unzulänglichkeiten der Verbindung zu eliminieren.

Die Synchronisierung wird auf zwei verschiedene Arten und Weisen vorgenommen, je nachdem, ob die Zeitgeber des Über­ tragers und des Empfängers voneinander unabhängig (asyn­ chron) oder synchronisiert (synchron) sind. Bei der asyn­ chronen Übertragung werden Daten in regellosen Intervallen erzeugt, und für die Synchronisierung stehen Start- und Stop-bits vor und hinter jedem einzelnen Zeichen. Bei der synchronen Übertragung jedoch werden keine Start- oder Stop-bits verwandt. Stattdessen wird jeder Rahmen als ein kontinuierlicher Strom binärer Zahlen übertragen. Bei einem weitverbreiteten Verfahren der Synchronisation wer­ den die zu übertragenden Informationen so verschlüsselt, daß ausreichend gesicherte Übergänge in dem übertragenen bit-Strom auftreten, um den Empfangstaktgeber auf häufig auftretende Intervalle zu resynchronisieren.

Das Frequenzspektrum übertragener Daten im herkömmlichen bandbreiten-effektiven Nicht-Null-Format (Non-return to zero (NRZ)) hat einen Nulldurchgang der Leistung bei der bit-Ratenfrequenz. Bekannterweise müssen die Daten zunächst durch Kommunikationsschnittstellenschaltungen des Empfän­ gers quasi-differenziert und dann einer Vollwellen-Gleich­ richtung unterzogen werden, um den Takt aus einem NRZ-Daten­ strom zu erhalten. Eine typische Schaltung ist in Fig. 1 dargestellt; die entsprechend erzeugten Wellen zeigt Fig. 2.

Dabei stellt die Welle A einen ankommenden bandbegrenzten, beliebigen NRZ-Datenstrom auf der Kommunikationsverbin­ dung 2 mit einer bit-Periode T dar. Welle B ist derselbe Datenstrom nach Quasi-Differenzierung. Es entstehen Pulse der Breite d auf der Verbindungsleitung 4. Die Welle C auf der Leitung 6 entspricht der Pulswelle B nach einer Vollwellengleichrichtung; das Spektrum der Welle C hat eine starke Komponente bei der Taktgeberfrequenz. Die Welle C wird von einem Festphasenkreis verarbeitet und es entsteht eine wiederhergestellte synchronisierte Taktgeberwelle D auf der Leitung 8 als Taktgebepuls zum Abtasten der Eingangs­ daten A am Eingangsflip-flop. Von dem Festphasenkreis wird ein spannungsgesteuerter Oszillator (Empfängerquellentakt­ geber) mit einer Frequenz verwendet, die gleich der bit- Rate auf der Datenverbindung ist, um das Zeitgeberinter­ vall zwischen aufeinanderfolgenden Abtastungen des empfang­ enen bit-Stroms abzuleiten. Durch andauernde Nachregelung hält der Kreis die erzeugten Austastübergänge der Taktpulse D nahe der ungefähren Mitte der jeweiligen bit-Periode.

Als Ergebnis der Signalverarbeitung durch den beschriebenen Kommunikationsschnittstellenschaltkreis entspricht die Wel­ le E auf der Leitung 10 dem Eingangssignal A, das dadurch neu getaktet ist, daß der einkommende Datenstrom A durch den gewonnenen Taktgeberpuls D abgetastet wird.

Diese Technik ist nicht ohne Nachteile. Um optimales Ab­ tasten (das heißt nahe der Mitte der bit-Periode T) der ein­ kommenden Daten A durch den Taktgeberpuls D zu garantieren, muß der erhaltene Takt D in einer bestimmten Phasenbeziehung zu den einkommenden Daten A stehen. Jedoch zeigt die Phase der von dem Festphasenkreis gewonnenen Taktkomponente eine starke Abhängigkeit von dem Verhältnis der Pulsbreite d in den Wellen B und C zu der bit-Periode T.

Wenn sich beim Betrieb der Datenverbindung bei verschiedenen Datenraten die bit-Periode T signifikant ändert, muß die Pulsbreite d proportional zu T geändert werden, um die rich­ tige Abtastung des bit-Stroms A an dem D-flip-flop zu gewähr­ leisten. Dies geschieht überlicherweise durch Austauschen einer Komponente (wie beispielsweise eines Kondensators zur Einstellung der Pulsbreite d der Welle C) in dem Quasi- Differenzierkreis.

Daher sind in einem solchen herkömmlichen System kompli­ zierte Änderungen notwendig, wenn die bit-Rate sich ändert.

Demzufolge liegt der Erfindung die Aufgabe zugrunde, eine Schaltung für einen weiten Bereich von bit-Raten zu schaf­ fen, bei der kein Austausch von einzelnen Komponenten er­ forderlich ist.

Erfindungsgemäß wird die gestellte Aufgabe durch eine Schal­ tung mit den Merkmalen des Anspruches 1 gelöst.

Dabei beinhaltet der Schalterkreis folgendes:

Ein Eingangsregister, das an eine Kommunikationsverbindung zum Empfangen von Informationen angekoppelt ist, eine an die Kommunikationsverbindung angekoppelte erste Signalform­ schaltung und eine Taktgeberschaltung, die an den Ausgang der Signalformschaltung angeschlossen ist und deren Ausgang an das Register geht, um es synchron mit der bit-Rate der Kommunikationsverbindung zu takten. Ferner umfaßt die Schal­ tung Dividiermittel, die mit dem Ausgang der Taktgeberschal­ tung verbunden sind, um ein dividiertes Taktsignal zu er­ halten; zweite Signalformmittel, die an den Ausgang der Dividiermittel angeschlossen sind, um das dividierte Takt­ signal zu formen; Steuermittel, die an den Ausgang der zwei­ ten Signalformmittel angeschlossen sind und deren Ausgang an die Steuereingänge der ersten und zweiten Signalformmittel geht, so daß sie ein Signal an die ersten und zweiten Signalformmmittel abgeben, wobei deren Ausgänge Funktionen des Signals an den entsprechenden Steuereingängen sind. Die Steuermittel liefern ein integriertes Steuersignal, dessen Wert durch das Ausgangssignal der zweiten Signalformmittel bestimmt wird.

Vorteilhafte Ausgestaltungen der Erfindung finden sich in den Unteransprüchen.

Ein Vorteil der Erfindung liegt darin, daß sie einen Quasi- Differenzier-Schaltkreis liefert, der automatisch die Puls­ breite d auf einem festen Bruchteil der bit-Periode T hält.

Ein weiterer Vorteil der Erfindung liegt darin, daß sie ein konstantes Verhältnis zwischen der Pulsbreite d und der bit- Periode T auch dann aufrechterhält, wenn die bit-Rate sich um Größenordnungen ändert.

Ein weiterer Vorteil der Erfindung ist darin zu sehen, daß die Zahl der Komponenten gesenkt werden kann, die ausge­ tauscht werden müssen, wenn sich die bit-Rate in dem System ändert.

Schließlich liegt ein weiterer Vorteil darin, daß ein breiter Bereich von d/T-Relationen ausgewählt und auto­ matisch über einen weiten Bereich von erwarteten einkommen­ den Datenraten gehalten werden kann, ohne daß irgendwelche Komponenten in den Quasi-Differenzier-Kreisen ausgetauscht werden müßten.

Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung, in der anhand der bei­ liegenden Zeichnung bevorzugte Ausführungsbeispiele der Er­ findung erläutert sind. Dabei zeigt:

Fig. 1 (Stand der Technik) ein schematisches Diagramm einer exemplarischen Ausführungsform eines typischen Kommunikationsschnittstellenschaltkreises zum Empfan­ gen und Synchronisieren von übertragenen Eingangsin­ formationssignalen mit unterschiedlichen bit-Raten;

Fig. 2 (Stand der Technik) ein Satz von Wellenformen entsprechend den einzelnen Stufen der Signalverarbei­ tung durch den Schaltkreis nach Fig. 1;

Fig. 3 ein schematisches Diagramm eines Ausführungs­ beispiels der Erfindung; und

Fig. 4 einen Satz von Wellenformen entsprechend den verschiedenen Stufen der Signalverarbeitung durch die Ausführung der Erfindung nach Fig. 3.

Die Zeichnungen, auf die in der Beschreibung bezug genommen wird, sollen keinen Maßstab setzen, wenn dies nicht ausdrück­ lich erwähnt ist.

Im folgenden wird detailliert ein spezielles Ausführungs­ beispiel der Erfindung erläutert, das die momentan vom Er­ finder bevorzugte Art und Weise zum Ausführen der Erfindung dargestellt. Falls anwendbar, sind alternative Ausführungs­ formen ebenfalls kurz beschrieben. Wie dem Fachmann offen­ sichtlich, kann der Festphasenkreis durch ein auf die bit- Rate eingestelltes Schmalbandfilter, gefolgt von einem Puls­ former, ersetzt werden. Allgemeine Schaltungen können durch funktionale Äquivalente ersetzt werden. Die spezifischen Schaltungen und Arbeitsweisen der Blöcke in den Fig. 1 und 3 oder deren Äquivalente sind dem einschlägigen Fach­ mann wohlbekannt; daher ist keine detaillierte Beschrei­ bung für ein Verständnis der Konzipierung dieser Offen­ barung notwendig.

Für Detailfragen wird auf Grundlagentexte verwiesen, bei­ spielsweise Circuits Devices and Systems von R.J. Smith, 2. Auflage, 1971, John Wiley & Sons, Inc.

Aus den Fig. 1 und 3 ist ersichtlich, daß der ursprung­ liche Pulsform- und der Festphasenkreis, die an die Kommu­ nikationsverbindung angeschlossen sind und das D-flip-flop- Register ansteuern, jeweils im wesentlichen einander ent­ sprechen. Der Unterschied zwischen der bekannten Anordnung nach Fig. 1 und dem Ausführungsbeispiel nach Fig. 3 ist in den Komponenten unterhalb der Linie Z-Z′ in Fig. 3 zu fin­ den.

In diesem Ausführungsbeispiel sind zwei Quasi-Differenzierer 12 und 14 und zwei Vollwellengleichrichter 16 und 18 vorge­ sehen (vgl. Fig. 3).

Der erste Quasi-Differenzierer 12 und der erste Vollwellen­ gleichrichter 16 arbeiten wie unter Bezugnahme auf die Fig. 1 und 2 beschrieben.

Der zweite Quasi-Differenzierer 14 hat als Eingang 32 den Ausgang des Festphasenkreises 22, das heißt die Taktgeber- Welle D, dadurch, daß an dem Anschluß 24 über einen Dividier­ kreis 30 eine Kopplung mit der Leitung 8 besteht (beachte, daß die Wellen A bis D in den Fig. 2 und 4 identisch sind; daher beziehen sich die im folgenden genannten Wellen auf die Fig. 4). Mit anderen Worten betreibt die Taktgeberwelle D den binären Dividierer 30, dessen Ausgang als Welle F auf Leitung 32 an den zweiten Quasi-Differenzierer 14 geht.

Es sei darauf hingewiesen, daß die Welle F einer alternieren­ den Null-Eins-Sequenz mit einer Rate entspricht, die der Rate der einkommenden Daten gleich ist.

Der Ausgang des zweiten Quasi-Differenzierers 14 auf der Leitung 26 stellt den Eingang zu dem zweiten Vollwellen­ gleichrichter 18 dar. Während das geformte Signal, das als Welle C gezeigt ist, dem Festphasenkreis 22 über die Lei­ tung 6 zugeführt wird, gelangt die Ausgangssignalwelle G von dem zweiten Vollwellengleichrichter 18 über die Leitung 28 zu dem Rückkopplungssteuerkreis 60. Somit bilden der zweite Quasi-Differenzierer 14 und der zweite Vollwel­ lengleichrichter 18 in Serie geschaltet einen zweiten Signal­ former, der die Welle F in die Welle G, einen Strom von Pulsen mit der Breite d′, konvertiert.

Um eine Übereinstimmung der Pulsbreite d in der Welle C mit der Pulsbreite d′ in der Welle G zu garantieren, werden der erste und zweite Quasi-Differenzierer 12, 14 und der erste und zweite Vollwellengleichrichter 16, 18 unter Ver­ wendung identischer Komponentendimensionierungen und Schal­ tungsauslegungen eingesetzt. Ein identisches Steuerspannungs­ signal wird an die Steuereingänge 34, 36 der beiden Quasi- Differenzierer gegeben. Das Spannungssteuersignal wird wie folgt gewonnen.

Wie beschrieben, wird die Ausgangswelle G auf der Leitung 28 an den Rückkopplungssteuerkreis 60 gegeben. Dieses Signal wird benutzt, um einen Signalquellenkreis, wie einen bipo­ laren Stromquellenkreis 38, anzusteuern. Die Stromquelle 38 erzeugt während der Dauer d′ des Pulses der Welle G einen Strom I einer bestimmten Polarität. Sie erzeugt zwischen den Pulsen der Welle G einen Strom -I der entgegengesetzten Po­ larität (vergleiche Welle H). Über den Anschluß 42 ist der Ausgang 44 einer Offset-Signalquelle, wie der Stromquel­ le 46, an den Ausgang 40 der bipolaren Stromquelle 38 ange­ schlossen.

Des weiteren ist an den Anschluß 42 der Eingang 48 eines Integratorkreises 50 angeschlossen.

Die bipolare Stromquelle 38 und die Offset-Stromquelle 46 geben Signale an den Anschluß 42, um einen integrierten Transimpedanzverstärker anzusteuern, der nachstehend als Integrator 50 bezeichnet wird. Die Polarität des Signals an dem Eingang des Integrators 50 wird durch den Signalausgang der zweiten Formschaltkreiskomponenten bestimmt.

Die Ausgangsspannung 52 des Integrators 50 stellt die Steu­ erspannung an den Steuereingängen 34, 36 der Quasi-Differen­ zierer 12, 14 dar. Daher ist die Pulsbreite d der Pulsform­ kreise eine Funktion der Spannung an den entsprechenden Steuereingängen.

Wiederum wird jeder Fachmann erkennen, daß der Rückkopplungs­ steuerkreis 60 irgendein Kreis sein kann, der ein Ausgangs­ signal ausgibt, das das Integral des Eingangssignals dar­ stellt; die in diesem Ausführungsbeispiel genannten Kompo­ nenten sind nur exemplarisch. Da die einzelnen Schaltkreise, die die Komponenten dieses Ausführungsbeispiels der Erfin­ dung darstellen, bekannt sind, werden sie nicht näher be­ schrieben.

Es sei beispielsweise angenommen, daß, sogar mit einer ur­ sprünglichen inkorrekten Pulsbreite d, eine Taktgeberwelle G mit näherungsweise korrekter Frequenz aber inkorrekter Phase in bezug auf die Einstellung des Festphasenkreises 22 auf die erwartete bit-Rate der einkommenden Daten auftritt. Wenn der Offset-Strom an dem Integratoreingang 48 auf Null gesetzt ist und wenn d′ nicht gleich T/2 (vergleiche Welle H) ist, existiert eine reine Wechselstromkomponente an dem Integratoreingang 48. Das verändert die Spannung an dem In­ tegratorausgang 52 so lange, bis d′=T/2 und der Integrator­ eingang 48 auf Null geht. Wenn eine andere bit-Rate erwartet und der Festphasenkreisoszillator entsprechend neu justiert wird, wird sich die Pulsbreite d′ automatisch selbst so ein­ stellen, daß sie d′=T/2 sicherstellt.

Wenn sich das d/T-Verhältnis, das der Schaltkreis liefern soll, von 1/2 unterscheidet, muß von der Stromquelle 46 ein Offset-Strom, der ungleich Null ist, geliefert werden. Daher kann mit dem offenbarten Ausführungsbeispiel ein weiter Be­ reich von d/T-Verhältnissen ausgewählt und dann automa­ tisch über einen weiten Bereich von erwarteten Eingangs­ datenraten gehalten werden, ohne daß irgendwelche Komponen­ ten in den Quasi-Differenzierern ausgetauscht werden müßten. Die Erfindung eliminiert somit das Erfordernis, beispiels­ weise einen von außen austauschbaren Kondensator des Quasi- Differenzierers 12 auszuwechseln, was in herkömmlichen Systemen nötig ist, um die Pulsbreite d zu steuern.

Die vorstehende Beschreibung des bevorzugten Ausführungsbei­ spiels der Erfindung dient der Erläuterung und der Beschrei­ bung. Sie ist nicht dazu gedacht, erschöpfend zu sein oder die Erfindung auf die präzise offenbarte Form zu beschränken. Offensichtlich können viele Modifikationen und Variationen von erfahrenen Praktikern vorgenommen werden. Das Ausfüh­ rungsbeispiel ist ausgewählt und beschrieben worden, da es am besten die Prinzipien der Erfindung und ihre praktische Anwendung erklärt, und damit Fachleute in die Lage versetzt, die Erfindung für verschiedenste Ausführungen und für besondere geplante Anwendungen geeignete verschiedene Modi­ fikationen nachzuvollziehen. Des weiteren wird für den Fach­ mann offensichtlich, daß das hier beschriebene Ausführungs­ beispiel speziell für den Einsatz als integrierter Schalt­ kreis gedacht sein kann und ist.

Die in der vorstehenden Beschreibung, der Zeichnung sowie den Ansprüchen offenbarten Merkmale der Erfindung können so­ wohl einzeln als auch in beliebigen Kombinationen für die Verwirklichung der Erfindung in ihren verschiedenen Aus­ führungsformen wesentlich sein.

Claims (10)

1. Schaltung zum Synchronisieren empfangener Informa­ tionen, die mit unterschiedlichen bit-Raten übermit­ telt werden, mit Haltemitteln (11) und ersten Signal­ formmitteln (12, 16), die beide zum Empfang der Informa­ tionen an eine Kommunikationsverbindung (2) angeschlossen sind, und Taktgebemitteln (22), die zum Takten der Hal­ temittel synchron mit der bit-Rate der Kommunikations­ verbindung zwischen den Signalformmitteln und den Haltemitteln liegen, gekennzeichnet durch

• - Dividiermittel (30) am Ausgang der Taktgebemittel zum Erzeugen eines dividierten Taktsignals;
• - zweite Signalformmittel (14, 18) am Ausgang (32) der Dividiermittel zum Umformen des dividierten Taktsig­ nals;
• - Steuermittel (46, 60) am Ausgang (28) der zweiten Signalformmittel, deren Ausgang (52) an die Steuerein­ gänge (34, 36) der ersten und zweiten Signalformmittel geht und die an die ersten und zweiten Signalform­ mittel ein Signal geben, so daß die Ausgangssignale der ersten und zweiten Signalformmittel eine Funktion des Signals an den jeweiligen Steuereingängen sind.

2. Schaltung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Ausgangssignale der ersten (12, 16) und zweiten (14, 18) Signalformmittel eine Länge haben, die einem Bruchteil der bit-Länge des Eingangs­ signals proportional ist.

3. Schaltung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Ausgangssignale der ersten (12, 16) und zweiten (14, 18) Signalformmittel eine Länge haben, die einem vorbestimmten Bruchteil der bit-Länge des Eingangssignals proportional ist.

4. Schaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die Dividier­ mittel (30) einen digitalen Dividierer umfassen.

5. Schaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die ersten (12, 16) und die zweiten (14, 18) Signalformmittel spannungs­ gesteuerte Quasi-Differenzierer (12, 14) und in Serie dahinter angeordnete Vollwellengleichrichter (16, 18) umfassen.

6. Schaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die Steuermittel (46, 60) Signalquellenmittel (38) zum Erzeugen eines Steuersignals mit einer Polarität, die von dem Signalaus­ gang der zweiten Signalformmittel (14, 18) bestimmt wird, und einen in Serie hinter den Signalquellenmitteln ange­ ordneten Integrator (50) umfassen.

7. Schaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß die Steuermittel (46, 60) eine Offset-Stromquelle (46) umfassen, die zum Abgeben eines Offset-Signals an den Integrator (50) an dessen Eingang (48) liegt.

8. Schaltung nach Anspruch 6 oder 7, dadurch ge­ kennzeichnet, daß die Signalquellenmittel (38) von einer bipolaren Stromquelle gebildet werden.

9. Schaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der erste (12) und der zweite (14) Quasi-Differenzierer anein­ ander angepaßt sind.

10. Schaltung nach einem der vorangehenden Ansprüche, da­ durch gekennzeichnet, daß der erste (16) und der zweite (18) Vollwellengleichrichter aneinander angepaßt sind.