DE3720626A1 - Verfahren zur ermittlung der nutzungszeit auf daten-direktverbindungen nach der methode der envelope-vergleichbaren rahmenbetrachtung, bei der mittels eines sensors ein erfassungsraster ueber den zu einer datenendeinrichtung oder von einer datenendeinrichtung fliessenden datenstrom gelegt und eine vorbestimmte anzahl aufeinanderfolgender bitgruppen gemessen und miteinander verglichen werden und sensor zur durchfuehrung des verfahrens - Google Patents
Verfahren zur ermittlung der nutzungszeit auf daten-direktverbindungen nach der methode der envelope-vergleichbaren rahmenbetrachtung, bei der mittels eines sensors ein erfassungsraster ueber den zu einer datenendeinrichtung oder von einer datenendeinrichtung fliessenden datenstrom gelegt und eine vorbestimmte anzahl aufeinanderfolgender bitgruppen gemessen und miteinander verglichen werden und sensor zur durchfuehrung des verfahrensInfo
- Publication number
- DE3720626A1 DE3720626A1 DE19873720626 DE3720626A DE3720626A1 DE 3720626 A1 DE3720626 A1 DE 3720626A1 DE 19873720626 DE19873720626 DE 19873720626 DE 3720626 A DE3720626 A DE 3720626A DE 3720626 A1 DE3720626 A1 DE 3720626A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- register
- data stream
- sensor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/14—Charging, metering or billing arrangements for data wireline or wireless communications
- H04L12/1432—Metric aspects
- H04L12/1439—Metric aspects time-based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/14—Charging, metering or billing arrangements for data wireline or wireless communications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/14—Charging, metering or billing arrangements for data wireline or wireless communications
- H04L12/1485—Tariff-related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Ermittlung der
Nutzungszeit auf Daten-Direktverbindungen nach der Methode
der envelope-vergleichbaren Rahmenbetrachtung, bei der
mittels eines Sensors ein Verfassungsraster über den zu
einer Datenendeinrichtung oder von einer Datenendeinrichtung
fließenden Datenstroms gelegt und eine vorbestimmte
Anzahl aufeinanderfolgender Bitgruppen gemessen
und miteinander verglichen werden und einen Sensor zur
Durchführung des Verfahrens.
Es ist bekannt, bei Daten-Direktverbindungen mit z. B. 64 kbit/s
zur nutzungszeitabhängigen Tarifierung die Nutzungszeit
meßtechnisch zu erfassen. Üblich ist hierbei die
envelope-vergleichbare Rahmenbetrachtung. Hierbei wird der
serielle Datenstrom als eine Folge von Bitgruppen zu n bit
betrachtet, wobei n die Zeichenlänge ist, die die Datenendeinrichtung
bei ihrem Datenübertragungsverfahren
verwendet. Tarifiert wird die Zeit, in der die Sendeleitung
oder die Empfangsleitung genutzt wird. Eine
Bitgruppe wird bei diesem Verfahren als Blindlast und
damit nicht als gebührenrelevant angesehen, wenn sie mit
einer bestimmten Anzahl von direkten Vorgängen im Datenstrom
identisch ist. Üblich ist es, drei vorangehende
Bitgruppen zugrunde zu legen. Es werden hierbei
nur die Inhalte eines von einem Sensor über den Datenstrom
gelegten Erfassungsrasters miteinander verglichen, wobei
das Erfassungsraster im allgemeinen nicht mit dem Zeichenraster
übereinstimmt. Ursächlich hierfür ist, daß bei den
bekannten Verfahren ein starres Erfassungsraster über den
Datenstrom gelegt wird. Dieses Erfassungsraster hat zum
Zeichenraster eine beliebige Phasenlage. Da die Phasenlage
ein Zufallswert ist - abhängig vom Zeitpunkt, zu dem der
Sensor auf die Leitung geschaltet wird - haben zwei Sensoren
auf der gleichen Leitung im allgemeinen verschiedene
Phasenlagen zwischen dem Erfassungsraster und dem Zeichenraster.
Je nach Phasenlage zwischen Erfassungsraster und
Zeichenraster ergibt sich eine unterschiedliche Nutzungszeit,
so daß zwei Sensoren auf der gleichen Leitung
unterschiedliche Meßergebnisse liefern können.
Die Aufgabe der Erfindung besteht darin, die meßtechnischen
Nachteile des bekannten Verfahrens der eingangs
genannten Art durch ein Verfahren und einen Sensor zu
dessen Durchführung dadurch zu überwinden, daß auf ein
starres Erfassungsraster, dessen Phasenlage zum Zeichenraster
nur durch den zufälligen Einschaltpunkt des Sensors
bestimmt ist, verzichtet wird und stattdessen das Erfassungsraster
mit Hilfe objektiver und von jedem individuellen
Sensor erkennbarer Merkmale des Datenstroms auf
diesen synchronisiert wird.
Erfindungsgemäß erfolgt die Lösung der Aufgabe durch die
Merkmale des kennzeichnenden Teils des Anspruchs 1.
Weitere Merkmale der Erfindung werden in den abhängigen
Ansprüchen beschrieben und an Hand der Zeichnungen näher
erläutert. Es zeigt:
Fig. 1 das Blockschaltbild der Meßschaltung des Sensors
in einer verallgemeinerten Darstellung,
Fig. 2 das Blockschaltbild einer Meßschaltung des
Sensors,
Fig. 3 eine graphische Darstellung eines Beispieles für
die Synchronisation eines Erfassungsrahmens,
Fig. 4 eine Übersicht über die Unschärfe in der Nutzungszeit
bei festem Erfassungsraster.
Wie in Fig. 1 dargestellt, besteht eine Tarifierungseinheit
grundsätzlich aus einem Exklusiv-ODER-Vergleichsglied
6, das von dem Datenstrom XDO beaufschlagt und mit einem
Taktsignal XDCP getaktet wird. Ferner ist ein als Register
8 ausgebildetes RS-Speicherglied vorgesehen, das mit einem
Erfassungsraster beaufschlagt wird und mit einem Zählwerk
19 für die Tarifierung verbunden ist.
Das Blockschaltbild eines als Tarifierungseinheit ausgebildeten
Sensors gem. der Erfindung zeigt Fig. 2. Der
Sensor besteht aus einer Bit-Vergleichs-Funktionsgruppe 1,
einer Erfassungsraster-Erzeugungs-Funktionsgruppe 2 sowie
einer Funktionsgruppe 3 zur Auszählung erfaßter Zeichen.
Diese Funktionsgruppen sind miteinander verknüpft. Sie
können aus Standard-Logikbausteinen bestehen, aber auch
durch eine lösch- und programmierbare Logikeinheit gebildet
sein, die als EDLP-Bauelement bekannt ist. Die Bit-Vergleichs-Funktionsgruppe
1 besteht aus einem von einem
Taktsignal XDCP und dem Datenstrom XDO beaufschlagten
Schieberegister 4, dessen Datenselektor 5 mit einem
Exklusiv-ODER-Verknüpfungsglied 6 verbunden ist. Dem
Exklusiv-ODER-Verknüpfungsglied 6 wird eingangsseitig der
Datenstrom XDO und der Ausgang des Datenselektors 5
zugeführt. Das Exklusiv-ODER-Verknüpfungsglied 6 ist
ausgangsseitig mit einem von dem Taktsignal XDCP beaufschlagten
Register 7 verbunden, das mit einem weiteren
Register 8 verbunden ist. Dieses ist eingangsseitig mit
der Erfassungsraster-Erzeugungs-Funktionsgruppe 2 und
ausgangsseitig mit der Funktionsgruppe 3 zur Auszählung
erfaßter Zeichen verbunden. Die Erfassungsraster-Erzeugungs-Funktionsgruppe
2 besteht aus einem als Teiler -
durch - N geschalteten Binärzähler 9, der ausgangsseitig
über ein UND-Verknüpfungsglied 11 mit dem Register 8
verbunden ist.
Das ODER-Verknüpfungsglied 10 ist eingangsseitig mit einem
weiteren UND-Verknüpfungsglied 12 verbunden, das eingangsseitig
mit dem Register 7 und einer Signalleitung 13
für das Ausgangssignal einer ersten Schiebestufe 15
verbunden ist. Vorzugsweise ist der Binärzähler 9 aus vier
Registern 18 gebildet. Das Register 8 ist mit einem vom
Erfassungsraster-Takt XFRAME getakteten zwei bit tiefen
Schieberegister 14 verbunden, dessen Schiebestufen 15, 16
ausgangsseitig mit einem ODER-Verknüpfungsglied 17 verbunden
sind.
Mit einem Sensor gem. des Blockschaltbilds nach Fig. 2
soll die Gleichheit aufeinanderfolgender Bitgruppen des
Datenstroms XDO im Erfassungsraster ermittelt werden.
Dieses wird gewonnen aus dem Bitvergleich eines Bits aus
dem Datenstrom XDO mit dem entsprechenden Bit des vorangegangenen
Zeichens. Schaltungstechnisch ist dies die
XOR-Verknüpfung des Datenstroms XDO mit dem durch ein
n-bit tiefes Schieberegister um n-Taktzyklen verzögerten
Datenstrom XDN realisiert. Das resultierende Signal XBNE
ist log. 0 bei Bit-Gleichheit und log. 1 bei Bit-Ungleichheit.
Der Übergang von Bit-Ungleichheit zu Bit-Gleichheit
bedeutet den möglichen Beginn eines Ruhezustands auf der
Datenübertragungsleitung. Wenn auch im letzten Erfassungsraster
Bit-Ungleichheit aufgetreten ist, wird mit diesem
Übergang das Erfassungsraster neu gestartet.
Die Synchronisation auf den Beginn eines Ruhestands hat
zur Folge, daß der Bitgruppenvergleich für die folgende
Phase ununterbrochener Bit-Gleichheit die innerhalb der
Definition maximal mögliche Anzahl von tarifierungsfreien
Zeichen liefert. Das sind:
F = (G div n) -3, wenn (G div n) 3
wobei
F
die Anzahl von tarifierungsfreien Zeichen
n
die Coderahmenlänge (Anzahl der bits pro Zeichen)
G
die Anzahl von Taktzyklen, für die ununterbrochen
"Bit-Gleichheit" ermittelt wurde
div
der Operator "ganzzahlige Division"
ist.
Spätestens nachdem im Datenstrom 3 aufeinanderfolgende
Zeichen nicht mit ihrem Vorgänger übereingestimmt haben,
synchronisiert sich ein Sensor. Da das o. g. Merkmal für
alle Sensoren erkennbar ist, werden nach der Synochronisation
alle Sensoren, die den gleichen Datenstrom messen,
die gleichen Ergebnise liefern.
Das eingestellte Erfassungsraster muß zwar immer noch
nicht identisch mit dem Zeichenraster der Datenendeinrichtung
sein, aber es wird "im Zweifel für den Kunden"
entschieden.
Da in einem Sensor beide Richtungen der Direktdatenverbindungsleitung
gemessen werden, existiert die Meßschaltung
im Sensor doppelt. Die Signalnamen in der
Meß-Schaltung für die Empfangs-Richtung beginnen mit einem
"R" (Receive), für die Senderichtung mit "T" (Transmit).
Im Folgenden wird eine Meß-Schaltung beschrieben, der
Anfangsbuchstabe ist durch "X" ersetzt.
Die Coderahmenlänge N wird durch die Eingänge R 2, R 1, R 0
eingestellt. Sie ist wie folgt codiert:
Der Datenstrom ist bezeichnet als XDO, das dazugehörige
Taktsignal ist XDCP. Der Übergang von einer Bit-Zelle zur
nächsten auf XDO erfolgt unmittelbar nach der positiven
Flanke auf XDCP.
Nachgehend werden die Funktionsabläufe bei der Bit-Vergleichs-Funktionsgruppe
1, der Erfassungsraster-Erzeugugns-Funktionsgruppe
2 sowie der Funktionsgruppe 3 zur
Auszählung erfaßter Zeichen näher erläutert.
Bei der Bit-Vergleichs-Funktionsgruppe 1 geht der Datenstrom
XDO auf den Eingang eines 12 bit tiefen Schieberegisters
4, das von der positiven Flanke des Taktsignals
XDCP getaktet wird. Die Ausgänge der Schiebestufen .5 bis
.12 liegen an den Dateneingängen eines 1-aus-8 Datenselektors
5. An dessen select-Eingängen 21 steht mit R 2,
R 1, R 0 die um fünf verringerte Coderahmenlänge N -5 an.
Damit ist das Ausgangssignal XDN des Datenselektors 5 der
um N Taktzyklen bzw. Datenbits verzögerte Datenstrom XDO.
Die Signale der XDO und XDN werden durch eine XOR-Verknüpfung
6 verglichen und das Resultat mit der negativen
Flanke von XDCP, also in der Mitte des Datenbits, in das
XBNE Register 7 übernommen.
Das Signal XBNE (bit not equal) zeigt mit log. 1 an, daß
das anstehende Bit des Datenstroms nicht gleich ist dem
entsprechenden Bit des vorangegangenen Zeichens, also dem
Bit, das vor N Taktzyklen angestanden hat. Diese Eigenschaft
wird mit "Bit-Ungleichheit" bezeichnet. Eine log. 0
des Signals XBNE zeigt dementsprechend "Bit-Gleichheit"
an.
Bei der Erfassungsraster-Erzeugungs-Funktionsgruppe 2 wird
der Erfassungsraster-Takt XFRAME als Überlauf von einem
4-bit Binärzähler 9 generiert, der im Prinzip als Teiler -
durch - N geschaltet ist und von der negativen Flanke von
XDCP getaktet wird.
Vier Register 18 des Binärzählers 9 stellen einen Wert M
dar. Mit der negativen Flanke von XDCP wird der Wert M
incrementiert, wenn das Signal XLOAD =0 ist, oder, wenn
XLOAD =1 ist, in die Register 18 der Wert M =16-N übernommen.
Der Erfassungsraster-Takt XFRAME ist log. 1, wenn
M =15, sonst ist XFRAME log. 0.
Das Signal XLOAD ist log. 1, wenn XFRAME =1 ist (Teiler -
durch - N Funktion) oder wenn Bit-Ungleichheit erkannt
wurde (XBNE =1), nachdem schon das letzte erfaßte Zeichen
nicht mit seinen beiden Vorgängern übereinstimmte
(XFRAME =1). Dieser letzte Term (hinter dem ODER) ermöglicht
die Neu-Synchronisation des Erfassungsraters auf
den Beginn einer Phase der Bit-Gleichheit und ist damit
der Kern dieses Verfahrens.
Bei der Funktionsgruppe 3 zur Auszählung erfaßter Zeichen
wird das XLBNE Register 8 gesetzt, sobald im Datenstrom
Bit-Ungleichheit festgestellt wird (XBNE =1). Das Register
8 bleibt dann gesetzt, bis (bei bestehender Bit-Gleichheit)
der Erfassungsraster-Takt kommt (XFRAME =1), während
das letzte erfaßte Zeichen noch nicht mit seinen beiden
Vorgängern übereinstimmte
(XFRAMNE =1).
Da der Zähler in der Erfassungsraster-Erzeugung aber bei
XFRAME =1 nur hochlaufen kann, solange Bit-Gleichheit
herrscht, bedeutet XFRAMNE =1 und XFRAME =1, daß nach einer
Nutzung das erste Mal ein erfaßtes Zeichen (EZ) mit seinem
Vorgänger identisch war.
Damit kann XLBNE =0 wie folgt verstanden werden:
"Seit der ersten EZ-Übereinstimmung nach der letzten
Nutzung hat es keine Bit-Ungleichheit mehr gegeben."
Das Signal XLBNE durchläuft nun das 2 bit tiefe Schieberegister
14, welches vom Erfassungsraster-Takt XFRAME
getaktet wird. Hinter der ersten Schiebestufe 15 steht das
Signal XFRAMNE, hinter der zweiten Schiebestufe 16 das
Signal XLFRNE.
XFRAMNE wird 0, wenn nach Ablauf eines Erfassungsrasters
immer noch XLBNE =0 ist. Damit kann XFRAMNE =0 so verstanden
werden:
"Das letzte erfaßte Zeichen EZ (-1) ist mit seinen beiden Vorgängern EZ (-2) und EZ (-3) identisch:
"Das letzte erfaßte Zeichen EZ (-1) ist mit seinen beiden Vorgängern EZ (-2) und EZ (-3) identisch:
EZ (-1) = EZ (-2) UND EZ (-2) = EZ (-3)″
Durch die zweite Schiebestufe 16 (XLFRNE) wird die entsprechende
Aussage für das vorausgegangene erfaßte Zeichen
gespeichert. XLFRNE =0 bedeutet also
EZ (-2) = EZ (-3) UND EZ (-3) = EZ (-4)
Die UND-Verknüpfung der Aussagen XFRAMNE =0 und XLFRNE =0
sagt demnach aus, daß
EZ (-1) = EZ (-2)UND EZ (-2) = EZ (-3)
UND EZ (-3) = EZ (-4)
Das letzte erfaßte Zeichen war mit seinen drei Vorgängern
identisch; ihm ist demnach die Verkehrsaussage "keine
Nutzung" zuzuordnen. Somit ist die Aussage "Nutzung"
(XNUTZ) die ODER-Verknüpfung der Signale XFRMNE und
XLFRNE.
Das Signal XNUTZ existiert nicht physikalisch im Sensor;
dieser Term tritt nur in der ODER-Verknüpfung für beide
Verkehrsrichtungen zum Signal TARIF auf.
Fig. 3 zeigt das Beispiel für eine Erfassungsrahmen-Synchronisation.
Zur Demonstration der Synchronisierung
ist ein sich zyklisch wiederholender Testring "iiizuuuu"
auf beide Halbkanäle des Sensors gegeben worden. Um ein
unterschiedliches Erfassungsraster zu erzwingen, werden
beide Halbkanäle durch Manipulation der Dateneingänge in
verschiedene Anfangszustände versetzt.
Wie man sieht, bewerten von den ersten 4 "i" beide Schaltungen
ein Zeichen als tarifierungsfrei; durch die gegeneinander
phasenverschobenen Erfassungsraster beträgt aber
nach der ODER-Verknüpfung der beiden Halbkanäle die
tarifierungsfreie Zeit weniger als ein Zeichen.
Nach Bit-Ungleichheit in mehr als einem Erfassungsraster
(. . izu . .) erfolgt eine Neu-Synchronsation dadurch, daß
das Signal XBNE (Bit-Ungleichheit) in das Signal XLOAD
eingeht und damit beide Zähler auf 16-8 zurücksetzt; die
Erfassungsraster beider Schaltungen sind von nun an
phasengleich, solange sie den gleichen Datenstrom messen.
Unmittelbar nach dem Ende der Bit-Ungleichheit im ersten
Zeichen "u" beginnt bei beiden Schaltungen das erste
Erfassungsraster. Dadurch wird die nun folgende Phase der
Bit-Gleichheit in die maximal mögliche Anzahl von erfaßten
Zeichen unterteilt und dementsprechend der maximal möglichen
Anzahl von Zeichen die Verkehrsaussage "keine
Nutzung" zugeordnet.
Wie in Fig. 3 am Beispiel des Halbkanals für den Empfang
("R") und des Halbkanals für die Sendeeinrichtung ("T")
zeigt, sind während der ersten vier "i" die Erfassungsraster
der beiden Halbkanäle gegeneinander phasenverschoben,
da eine unterschiedliche Vorgeschichte gegeben
ist. Nach Bit-Ungleichheit in mehr als einem Zeichen
(. . . izu . . .) ist eine Neusynchronisation auf den Datenstrom
XDO erfolgt. Hiernach sind die Erfassungsraster auf beiden
Halbkanälen phasengleich.
Die demgegenüber bei einem starren Erfassungsraster
auftretende Unschärfe in der Nutzungszeit ist schematisch
in Fig. 4 dargestellt.
Claims (12)
1. Verfahren zur Ermittlung der Nutzungszeit auf Daten-Direktverbindungen
nach der Methode der envelope-vergleichbaren
Rahmenbetrachtung, bei der mittels
eines Sensors ein Erfassungsraster über den zu einer
Datenendeinrichtung oder von einer Datenendeinrichtung
fließenden Datenstrom gelegt und eine vorbestimmte
Anzahl aufeinanderfolgender Bitgruppen gemessen und
miteinander verglichen werden, dadurch gekennzeichnet,
daß die Bits der Zeichen des Datenstroms gemessen und
das Erfassungsraster dann auf den Datenstrom synchronisiert
wird, wenn ein erstes Bit gemessen wird, das
gleich dem entsprechenden Bit des vorangegangenen
Zeichens ist, dann ein Zähler nur während der Phase
der Bit-Gleichheit hochläuft und bei Messung eines
Bits, das ungleich dem entsprechenden Bit des vorangegangenen
Zeichens ist, das Erfassungsraster nachsynchronisiert
wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zur Durchführung eines Bitvergleiches der Datenstrom
der Empfangsleitung oder Sendeleitung mit einem
durch ein n-bit tiefes Schieberegister um n-Taktzyklen
verzögerten Datenstrom durch ein Exklusiv-ODER-Glied
verknüpft wird, wobei das resultierende Signal bei
Bit-Gleichheit log. 0 und bei Bit-Ungleichheit log. 1
ist und von einem Taktsignal in ein Register übernommen
wird, dessen Ausgangs-Signal BNE einem Register
zugeführt wird, das bei Bit-Ungleichheit im Datenstrom
gesetzt wird und bei bestehender Bit-Gleichheit
gesetzt bleibt, bis bei bestehender Bit-Gleichheit der
Erfassungsraster-Takt kommt, während das letzte
erfaßte Zeichen noch nicht mit seinen beiden Vorgängern
übereinstimmt, daß zur Erzeugung des Erfassungsraster-Taktes
dieser in einem aus Registern
bestehenden getakteten Binärzähler als Überlauf
generiert wird, wobei erst dann ein Erfassungsraster-Takt
dem vorgenannten Register zugeführt wird, wenn
das Erfassungsraster auf den Beginn einer Phase der
Bit-Gleichheit synchronisiert ist, und daß das Ausgangssignal
des Registers einem weiteren vom Erfassungsraster-Takt
getakteten zweistufigen Schieberegister
zugeführt wird, wobei das Ausgangssignal
der ersten Schiebestufe der Nichtübereinstimmung des
letzten erfaßten Zeichens mit seinen beiden Vorgängern
entspricht und das Ausgangssignal der zweiten Schiebestufe
abhängig von dem Ausgangssignal des vorgenannten
Registers ist, und daß die Ausgangssignale der Schiebestufen
einem ODER-Verknüpfungsglied zugeführt
werden, das dann kein Signal über die Nutzung der
Daten-Direktverbindungsleitung gibt, wenn die Ausgangssignale
beider Schiebestufen gleich Null sind.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß das dem Register mit dem Ausgangssignal
BNE zugeführte Signal des Exklusiv-ODER-Gliedes von
der negativen Flanke des Taktsignals übernommen wird.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß
der aus Registern bestehende Binärzähler als Teiler -
durch - N geschaltet ist und von der negativen Flanke
des Taktsignals getaktet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß das Ausgangssignal des Binärzählers einem ODER-Verknüpfungsglied
zugeführt wird, dessen Ausgangssignal
Den Binärzähler mit einem durch die Coderahmenlänge
bestimmten Anfangswert lädt und dem als
weiteres Eingangssignal das Ausgangssignal eines
UND-Verknüpfungsglieds zugeführt wird, das eingangsseitig
von dem Ausgangssignal BNE des Registers und
dem Ausgangssignal der ersten Schiebestufe beaufschlagt
wird.
6. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet,
daß das Ausgangssignal des mit dem BNE-Signal
beaufschlagten Registers einem zwei bit tiefen
Schieberegister zugeführt wird.
7. Sensor zur Durchführung des Verfahrens nach Anspruch 1
bis 6, gekennzeichnet durch eine Verknüpfung einer
Bit-Vergleichs-Funktionsgruppe (1) mit einer Erfassungsraster-Erzeugungs-Funktionsgruppe
(2) und einer
Funktionsgruppe (3) zur Auszählung erfaßter Zeichen,
die aus Logikbausteinen und/oder einer lösch- und
programmierbaren Logikeinheit gebildet sind.
8. Sensor nach Anspruch 7, dadurch gekennzeichnet, daß
die Bit-Vergleichs-Funktionsgruppe (1) aus einem von
einem Taktsignal (XDCP) und dem Datenstrom (XDO)
beaufschlagten Schieberegister (4) besteht, dessen
Datenselektor (5) mit einem Exklusiv-ODER-Verknüpfungsglied
(6) verbunden ist, dem eingangsseitig
der Datenstrom (XDO) zugeführt wird, und das ausgangsseitig
mit einem vom Taktsignal (XDCP) beaufschlagten
Register (7) verbunden ist, das mit einem
weiteren Register (8) verbunden ist, das eingangsseitig
mit der Erfassungsraster-Erzeugungs-Funktionsgruppe
(2) und ausgangsseitig mit der Funktionsgruppe
(3) zur Auszählung erfaßter Zeichen
verbunden ist.
9. Sensor nach Anspruch 7 und 8, dadurch gekennzeichnet,
daß die Erfassungsraster-Erzeugungs-Funktionsgruppe
(2) aus einem als Teiler - durch - N geschalteten
Binärzähler (9) besteht, der ausgangsseitig über ein
UND-Verknüpfungsglied (11) mit dem Register (8)
verbunden ist, dessen ODER-Verknüpfungsglied (10)
eingangsseitig mit einem weiteren UND-Verknüpfungsglied
(12) verbunden ist, das eingangsseitig mit dem
Register (7) und einer Signalleitung (13) für das
Ausgangssignal der ersten Schiebestufe verbunden ist.
10. Sensor nach Anspruch 9, dadurch gekennzeichnet, daß
der Binärzähler (9) aus vier Registern (18) besteht.
11. Sensor nach Anspruch 7 und 8, dadurch gekennzeichnet, daß
das Register (8) mit einem vom Erfassungsraster-Takt
(XFRAME) getakteten zwei bit tiefen Schieberegister (14)
verbunden ist, dessen Schiebestufen (15, 16) ausgangsseitig
mit einem ODER-Vergleichsglied (17) verbunden
sind.
12. Sensor nach Anspruch 7 bis 11, dadurch gekennzeichnet,
daß das Register (8) als RS-Register ausgebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873720626 DE3720626A1 (de) | 1987-06-23 | 1987-06-23 | Verfahren zur ermittlung der nutzungszeit auf daten-direktverbindungen nach der methode der envelope-vergleichbaren rahmenbetrachtung, bei der mittels eines sensors ein erfassungsraster ueber den zu einer datenendeinrichtung oder von einer datenendeinrichtung fliessenden datenstrom gelegt und eine vorbestimmte anzahl aufeinanderfolgender bitgruppen gemessen und miteinander verglichen werden und sensor zur durchfuehrung des verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873720626 DE3720626A1 (de) | 1987-06-23 | 1987-06-23 | Verfahren zur ermittlung der nutzungszeit auf daten-direktverbindungen nach der methode der envelope-vergleichbaren rahmenbetrachtung, bei der mittels eines sensors ein erfassungsraster ueber den zu einer datenendeinrichtung oder von einer datenendeinrichtung fliessenden datenstrom gelegt und eine vorbestimmte anzahl aufeinanderfolgender bitgruppen gemessen und miteinander verglichen werden und sensor zur durchfuehrung des verfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3720626A1 true DE3720626A1 (de) | 1989-01-05 |
DE3720626C2 DE3720626C2 (de) | 1990-12-06 |
Family
ID=6330075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873720626 Granted DE3720626A1 (de) | 1987-06-23 | 1987-06-23 | Verfahren zur ermittlung der nutzungszeit auf daten-direktverbindungen nach der methode der envelope-vergleichbaren rahmenbetrachtung, bei der mittels eines sensors ein erfassungsraster ueber den zu einer datenendeinrichtung oder von einer datenendeinrichtung fliessenden datenstrom gelegt und eine vorbestimmte anzahl aufeinanderfolgender bitgruppen gemessen und miteinander verglichen werden und sensor zur durchfuehrung des verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3720626A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2742476B2 (de) * | 1977-09-21 | 1980-09-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Erkennen von mindestens zwei innerhalb einer Folge von beliebigen Fernschreib· oder ähnlichen Datenzeichen unmittelbar nacheinander ankommenden vorbestimmten Fernschreib- oder ähnlichen Datenzeichen in Datenverarbeitungsanlagen, insbesondere Fernschreibvermittlungsanlagen |
DE2920809A1 (de) * | 1979-05-22 | 1980-11-27 | Siemens Ag | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE2951758C2 (de) * | 1979-12-21 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Datenübertragungsverfahren |
-
1987
- 1987-06-23 DE DE19873720626 patent/DE3720626A1/de active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2742476B2 (de) * | 1977-09-21 | 1980-09-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Erkennen von mindestens zwei innerhalb einer Folge von beliebigen Fernschreib· oder ähnlichen Datenzeichen unmittelbar nacheinander ankommenden vorbestimmten Fernschreib- oder ähnlichen Datenzeichen in Datenverarbeitungsanlagen, insbesondere Fernschreibvermittlungsanlagen |
DE2920809A1 (de) * | 1979-05-22 | 1980-11-27 | Siemens Ag | Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen |
DE2951758C2 (de) * | 1979-12-21 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Datenübertragungsverfahren |
Non-Patent Citations (1)
Title |
---|
DE-Z: Lastmessung von Datenmengen, Eine akzeptableLösung: Bitgruppenverfahren, In: Datacom 5/86, S.30-32 * |
Also Published As
Publication number | Publication date |
---|---|
DE3720626C2 (de) | 1990-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2723707A1 (de) | Taktgeberschaltung | |
DE2228290C3 (de) | Verfahren und Vorrichtung zum Identifizieren eines elektrischen Trägersignals | |
DE2433885C3 (de) | Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen | |
DE3720626C2 (de) | ||
DE102006032961A1 (de) | Verfahren und System zur Ermittlung der Abhängigkeit zwischen Geräteparametern eines Mobilfunkgeräts und Signalgrößen | |
DE3612609C2 (de) | ||
DE19910587A1 (de) | Leistungs-Berechnungsvorrichtung | |
DE2058682A1 (de) | Mehrstufiger Zaehler | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE10260177B4 (de) | Verfahren und Vorrichtung zur Datenerfassung | |
EP0840230A2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
CH616794A5 (de) | ||
DE10349933A1 (de) | Auswerteschaltung und Verfahren zum Feststellen und/oder zum Lokalisieren fehlerhafter Datenworte in einem Datenstrom | |
DE3010783A1 (de) | Schaltungsanordnung fuer ein fernmeldesystem zum messen des maximalen pegels eines codierten signals | |
DE2702581C2 (de) | Verfahren und Schaltungsanordnungen zur Frequenzerkennung | |
WO1993003434A1 (de) | Verfahren zur prüfung von integrierten schaltkreisen mit mindestens einer logikschaltung und prüfbarer integrierter schaltkreis | |
DE2900970A1 (de) | Pruefsignalgenerator | |
DE2241921C3 (de) | Stochastischer elektronischer Generator | |
AT399973B (de) | Messeinrichtung zur bestimmung der qualität von übertragenen impulstelegrammen | |
DE2439877C3 (de) | Einrichtung zur Feststellung von Übertragungsfehlern | |
DE19636341C1 (de) | Verfahren zur Charakterisierung von auf einer digitalen Nachrichtenübertragungsstrecke aufgetretenen Übertragungsfehlern | |
DE3230208A1 (de) | Schaltungsanordnung zur auswertung eines von einem pruefling, z.b. einer flachbaugruppe, abgegebenen testsignals | |
DE3728792A1 (de) | Schaltungsanordnung zur erkennung und/oder ueberwachung von in einem seriellen datenstrom enthaltener synchronworte | |
DE19715829A1 (de) | Bitfehlerstruktur-Erfassungsschaltung | |
DE19529752A1 (de) | Verfahren zum Prüfen eines synchronen Bussystems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SYSECA LEITTECHNIK UND SYSTEMINTEGRATION GMBH, 552 |
|
8339 | Ceased/non-payment of the annual fee | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SYSECA SOFTWARE UND SYSTEMINTEGRATION GMBH, 55252 |