DE3719743A1

DE3719743A1 - Feldeffekttransistor in planartechnik und verfahren zu dessen herstellung

Info

Publication number: DE3719743A1
Application number: DE19873719743
Authority: DE
Inventors: Helmut Dr Schink
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-06-12
Filing date: 1987-06-12
Publication date: 1988-12-29

Description

Die Erfindung betrifft einen Feldeffekttransistor in Planar technik und ein Verfahren zu dessen Herstellung.

Die Funktionsweise eines Feldeffekttransistors (FET) beruht be kanntlich darauf, daß der Majoritätsträgerstrom in einem Strom kanal durch ein elektrisches Querfeld gesteuert wird (siehe z. B. R. Paul, Elektronische Halbleiterbauelemente, B.G. Teub ner Stuttgart 1986, Seite 284 ff). Es ist bekannt, Feldeffekt transistoren in Planartechnik aufzubauen. Auf ein Substrat folgt eine z. B. n-leitende Kristallschicht. Über zwei sperr freie Kontakte, die auf der Kristallschicht aufgebracht sind, wird eine Gleichspannung angelegt. Die Elektronen fließen in einem Kanal von der Quelle (Source) zur Senke (Drain). Die Breite des Kanals wird durch eine Steuerelektrode (Gate) ge regelt, die zwischen der Quelle und der Senke auf der Kristall schicht angebracht ist.

Bei einem Sperrschicht-Feldeffekttransistor ist unter dem Gate kontakt im Beispiel einer n-leitenden Kristallschicht eine p-leitende Zone angebracht. Durch Variation der Spannung am Gate wird die Ausdehnung der Raumladungszone des pn-Übergangs in die leitfähige Schicht hineingesteuert. Dadurch wird der Strompfad eingeschnürt.

Eine weitere Möglichkeit besteht darin, den Gatekontakt durch eine Oxidschicht von der Kristallschicht zu trennen, wie es im MOSFET realisiert ist. Die Kapazität des Metall-Oxid-Halb leiterübergangs bewirkt hier eine oberflächennahe Raumladungs zone, die durch Variation der Gatespannung in den Strompfad ausgedehnt werden kann.

Durch Ausbilden des Gatekontaktes auf der Kristallschicht als Sperrschicht-Metall-Halbleiterkontakt (Schottky-Kontakt) wird im Bereich des Metallhalbleiterübergangs eine Raumladungszone erzeugt. Bei dem MESFET (Metall-Halbleiter-FET) wird die Steuerung des Stroms durch diese mit der angelegten Gatespan nung veränderliche Raumladungszone realisiert. MESFET aus GaAs eignen sich für den Einsatz bei hohen Frequenzen im GHz-Bereich.

Es gibt Feldeffekttransistoren, bei denen ohne angelegte Gate spannung ein Strom fließt (selbstleitend, normally-on), und solche, die ohne angelegte Gatespannung sperren (selbst sperrend, normally-off). Die Einsatzspannung ist diejenige Gatespannung, bei der der Transistor vom leitenden in den sperrenden Zustand bzw. vom sperrenden in den leitenden Zustand übergeht.

Die Schaltungen, in denen Feldeffekttransistoren eingesetzt werden, machen es erforderlich, bei der Einstellung der Ein satzspannung enge Toleranzen einzuhalten. Bei der Herstellung von GaAs-MESFET auf semiisolierenden Substraten ist die Ein stellung der Einsatzspannung durch Wahl der Implantations- und Prozeßbedingungen in dieser Genauigkeit nicht möglich.

Bei der Herstellung selbstleitender GaAs-MESFET auf semiiso lierenden Substraten ist es möglich, die zu erwartende Einsatz spannung wahrend des Herstellprozesses anhand von Teststruk turen auf der Scheibe zu bestimmen. Durch Versenken des Gates in die Kristallschicht wird dann die Einsatzspannung auf den gewünschten Wert eingestellt. Bei der Herstellung von selbst sperrenden GaAs-MESFET ist dieses Vorgehen nicht möglich.

Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekt transistor mit vorgegebener Einsatzspannung und ein Verfahren zu deren Herstellung anzugeben.

Die Aufgabe wird erfindungsgemäß mit einem Feldeffekttran sistor nach dem Oberbegriff des Anspruchs 1 gelöst, wie dies im kennzeichnenden Teil des Anspruchs 1 angegeben ist. Der er findungsgemäße Gedanke ist, die technologisch nur ungenau beeinflußbare Einsatzspannung des Feldeffekttransistors durch eine zweite Raumladungszone elektrisch auf den vorbestimmten Wert einzustellen. Dies ist mit hoher Genauigkeit von einigen mV möglich. Weiter von Vorteil ist, daß in einem gewissen Rahmen die Einsatzspannung beliebig wählbar ist. Die Aufgabe wird weiterhin gelöst mit einem Verfahren zur Herstellung des Feldeffekttransistors, das im Anspruch 7 angegeben ist. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Unteran sprüchen hervor.

Ein Ausführungsbeispiel der Erfindung ist in den Fig. 1 bis 3 dargestellt und wird im folgenden näher erläutert.

Fig. 1 zeigt eine Draufsicht von dem Feldeffekttransistor.

Fig. 2 zeigt den von II nach II verlaufenden Schnitt durch den Feldeffekttransistor.

Fig. 3 zeigt den von III nach III verlaufenden Schnitt durch den Feldeffekttransistor.

Der Feldeffekttransistor ist auf einem semiisolierenden Sub strat 9 aus z. B. GaAs aufgebaut (Fig. 2, Fig. 3). In dem Substrat 9 gibt es an der Oberfläche eine z. B. n-leitende Kristallschicht 7 (Fig. 1, Fig. 2, Fig. 3). Die Kristallschicht 7 ist an gegenüberliegenden Seiten der Oberfläche mit einer Sourceelektrode 2 und einer Drainelektrode 3 versehen (Fig. 1, Fig. 3), die beide aus Metall bestehen. Die Kontakte zwischen der Kristallschicht 7 und der Sourceelektrode 2 und zwischen der Kristallschicht 7 und der Drainelektrode 3 sind sperrfrei ausgeführt. In der Kristallschicht 7 bildet sich im Betrieb des Feldeffekttransistors von der Sourceelektrode 2 zur Drainelek trode 3 ein Stromkanal. Außerhalb des Bereichs der z. B. n-leitenden Kristallschicht 7 ist auf der Oberfläche des Sub strats 9 eine Gateelektrode 1 angebracht (Fig. 1). Die Gate elektrode 1 ist von dem Substrat 9 durch eine Isolatorschicht 8 getrennt (FIG 2, FIG 3). Die Isolatorschicht 8 besteht z. B. aus Si₃N₄, SiO₂ oder ähnlichen und ist z. B. 200 nm dick. Mit der Gateelektrode 1 ist eine Gatemetallisierung 5 verbunden (FIG 1). Die Gatemetallisierung 5 hat im Bereich der z. B. n-leitenden Kristallschicht 7 Kontakt mit der Halbleiterober fläche. Die Gatemetallisierung 5 hat eine längliche Form. Sie verläuft senkrecht zu der Verbindungslinie von der Source elektrode 2 zur Drainelektrode 3. Die Gatemetallisierung 5 ist so gestaltet, daß sie die z. B. n-leitende Kristallschicht 7 in der Richtung senkrecht zur Verbindungslinie von der Source elektrode 2 zur Drainelektrode 3 vollständig überdeckt. Die Gatemetallisierung 5 bildet mit der z. B. n-leitenden Kristall schicht 7 einen Sperrschicht-Metall-Halbleiter-Kontakt (Schottky-Kontakt). Durch Anlegen einer Spannung an die Gate elektrode 1 wird an dem Metall-Halbleiter-Übergang eine Raum ladungszone erzeugt. Durch vorbestimmte Polung der an die Gate elektrode 1 angelegten Spannung wird der Kanal, der von der Sourceelektrode 2 zur Drainelektrode 3 verläuft, eingeschnürt. Eine vollständige Einschnürung ist nur möglich, wenn die Gate metallisierung 5 quer zum Stromkanal die Kristallschicht 7 ganz bedeckt.

Um die Einsatzspannung elektrisch steuern zu können, befindet sich auf der der Gatemetallisierung 5 abgewandten Seite der Kristallschicht 7 zwischen der Kristallschicht 7 und dem Sub strat 9 eine vergrabene Schicht 6 (Fig. 2). Die vergrabene Schicht 6 ist so dotiert, daß die Minoritätsträger der Kristall schicht 7 Majoritätsträger der vergrabenen Schicht 6 sind. Ist die Kristallschicht 7 z. B. n-leitend, muß die vergrabene Schicht 6 p-leitend sein. Über die Raumladungszone dieses zu sätzlichen pn-Überganges wird die Einsatzspannung des Feld effekttransistors eingestellt.

Die vergrabene Schicht 6 verläuft unterhalb des Bereichs der Kristallschicht 7, durch den der Strom von der Sourceelektrode 2 zur Drainelektrode 3 fließt. Sie verläuft parallel zu der Gatemetallisierung 5 (Fig. 1, Fig. 3). Seitlich der Kristall schicht 7 ist die vergrabene Schicht 6 bis an die Oberfläche des Substrats 9 ausgedehnt (Fig. 1, Fig. 2). An der der Gate elektrode 1 abgewandten Seite der Kristallschicht 7 verbreitert sich die vergrabene Schicht 6 (Fig. 1). In diesem Bereich folgt auf die vergrabene Schicht 6 eine Kontaktschicht 10 und ein Kontakt 4 der vergrabenen Schicht 6 (Fig. 2). Die Kontaktschicht 10 ist durch weitere Dotierung so ausgebildet, daß der Über gangswiderstand des Kontaktes 4 zur vergrabenen Schicht 6 ver ringert wird und der Kontakt 4 der vergrabenen Schicht 6 sperrfrei ist.

In den Bereichen außerhalb der Kristallschicht 7, in denen die Gatemetallisierung 5 oberhalb der vergrabenen Schicht 6 ver läuft, verhindert die Isolatorschicht 8 einen Stromfluß von der Gatemetallisierung 5 zur vergrabenen Schicht 6 (Fig. 2). Die Gatemetallisierung 5 steht nur mit der Isolatorschicht 8, der Kristallschicht 7 und der Gateelektrode 1 in Verbindung (Fig. 2).

Während des Herstellungsprozesses wird die Oberfläche des Sub strats 9 mit einer schützenden Nitridschicht 11 aus Si₃N₄ be deckt. Die Nitridschicht 11 bleibt unter der strukturierten Isolatorschicht 8 und über unbedeckten Oberflächen der Kristallschicht 7 nach dem Herstellungsprozeß erhalten (Fig. 3).

Im folgenden wird ein mögliches Verfahren zur Herstellung eines erfindungsgemäßen Feldeffekttransistors beschrieben.

Das in bekannter Weise vorbereitete Substrat 9 wird mit der Nitridschicht 11 bedeckt. Auf die Nitridschicht 11 wird Fotolack aufgebracht. Fotolithographisch wird eine Maske für die Implantation der vergrabenen Schicht 6 erzeugt. Die ver grabene Schicht 6 wird z. B. durch Implantation von Be⁺-Ionen erzeugt. Der Fotolack wird entfernt. Auf das Substrat 9 wird auf die Nitridschicht 11 die Isolatorschicht 8 in einer Dicke von z. B. etwa 200 nm aufgebracht.

Auf die Isolatorschicht 8 wird Fotolack aufgebracht und durch Belichtung eine Maske für die Implantation der Kontaktschicht 10 erzeugt. Im Bereich für die Kontaktschicht 10 wird die Iso latorschicht 8 entfernt. Die Kontaktschicht 10 wird durch Im plantation erzeugt. Der Fotolack wird entfernt.

Auf die Isolatorschicht 8 wird Fotolack aufgebracht und für die Maske für die Implantation der Kristallschicht 7 belichtet. Vor der Implantation der Kristallschicht 7 wird die Isolatorschicht 8 in dem entsprechenden Bereich entfernt. Die Kristallschicht 7 wird z. B. durch Implantation von Si⁺-Ionen erzeugt. Der Foto lack wird entfernt.

Das Substrat 9 wird ausgeheilt.

Es wird fotolithographisch eine Maske für das Aufbringen der Sourceelektrode 2 und der Drainelektrode 3 auf die Kristall schicht 7 erzeugt. Im Bereich der Kontakte wird die Nitrid schicht 11 entfernt. Auf die Maske wird ein Metall aufgedampft, das mit der Kristallschicht 7 sperrfreie Kontakte bildet. Der Fotolack wird entfernt und die darüberliegende Metallschicht abgehoben. Das Substrat 9 wird getempert.

Der Kontakt 4 der vergrabenen Schicht 6 wird ebenfalls in Ab hebetechnik auf der Kontaktschicht 10 erzeugt. Die Nitrid schicht 11 wird oberhalb der Kontaktschicht 10 entfernt und der Kontakt 4 der vergrabenen Schicht 6 aus einem Metall, daß mit der Kontaktschicht 10 einen sperrfreien Kontakt bildet, herge stellt. Abschließend wird das Substrat 9 getempert.

Die Gateelektrode 1 und die Gatemetallisierung 5 wird in Ab hebetechnik aufgebracht. Dazu wird die Nitridschicht 11 in dem Bereich der Oberfläche der Kristallschicht 7 entfernt, in dem die Gatemetallisierung 5 mit der Kristallschicht 7 Kontakt haben muß. Im Bereich der Gateelektrode 1 bleiben die Isolator schicht 8 und die darunter liegende Nitridschicht 11 bestehen. Die Gateelektrode 1 und die Gatemetallisierung 5 werden aus einem Metall hergestellt, das mit der Kristallschicht 7 einen Sperrschicht-Metall-Halbleiter-Kontakt (Schottky-Kontakt) bildet.

Claims

1. Feldeffekttransistor in Planartechnik mit einer Kristall schicht eines ersten Leitfähigkeitstyps und mit einer Source elektrode, einer Gateelektrode und einer Drainelektrode auf einem Substrat, dadurch gekennzeichnet, daß zur Steuerung der Einsatzspannung des Transistors eine vergrabene Schicht (6) vorgesehen ist, die an der der Gate elektrode (1) abgewandten Seite der Kristallschicht (7) ange ordnet ist, die von einem zweiten Leitfähigkeitstyps ist, in dem die Minoritätsträger des ersten Leitfähigkeitstyps Majoritätsträger sind, die seitlich des Transistors mit einem Kontakt (4) versehen ist und die keine elektrische Verbindung zur Gateelektrode (1, 5) hat.

2. Feldeffekttransistor nach Anspruch 1, dadurch ge kennzeichnet, daß die Gateelektrode (5) mit der Kristallschicht (7) einen Sperrschicht-Metall-Halbleiter- Kontakt (Schottky-Kontakt) bildet.

3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (9) aus einem semiisolierenden Material besteht, insbesondere aus GaAs.

4. Feldeffekttransistor nach Anspruch 2 und Anspruch 3, gekennzeichnet durch folgende Merkmale:

a) die vergrabene Schicht (6) verläuft unterhalb des Bereichs des Gatekontakts (5) mindestens über den Bereich des Gate kontakts (5),
b) die vergrabene Schicht (6) verläuft unterhalb der Kristallschicht (7) senkrecht zu der Verbindungslinie von Drainelektrode (3) und Sourceelektrode (2),
c) die vergrabene Schicht (6) reicht in Richtung der Ver bindungslinie von Drainelektrode (3) und Sourceelektrode (2) an einer Seite über den Bereich der Kristallschicht (7) und des Gatekontakts (5) hinaus und trägt auf dieser Seite den Kontakt (4).

5. Feldeffekttransistor nach einem der Ansprüche 2 bis 4 gekennzeichnet durch folgende Merkmale:

a) die Oberfläche der Kristallschicht (7) ist durch eine struk turierte Isolatorschicht (8) definiert,
b) der Gatekontakt (5) steht nur mit der Isolatorschicht (8) und der Kristallschicht (7) in Verbindung, zwischen Gatekon takt (1, 5) und vergrabener Schicht (6) besteht keine Ver bindung.

6. Feldeffekttransistor nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Halbleiter oberflächen außerhalb des Bereichs der Metallisierungen mit einer Nitridschicht (11) geschützt sind.

7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß die Kristallschicht (7) n-leitend und die vergrabene Schicht (6) p-leitend sind.

8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Übergangs widerstand des Kontakts (4) der vergrabenen Schicht (6) zur vergrabenen Schicht (6) durch eine Kontaktschicht (10) ver ringert wird, die zwischen der vergrabenen Schicht (6) und dem Kontakt (4) der vergrabenen Schicht (6) angeordnet ist.

9. Verfahren zur Herstellung des Feldeffekttransistors nach Anspruch 8 mit folgenden Schritten:

a) auf das Substrat (9) wird die Nitridschicht (11) aufge bracht,
b) mit Hilfe einer Maske wird die vergrabene Schicht (6) durch Implantation von Be⁺-Ionen erzeugt,
c) auf die Nitridschicht (11) wird die Isolatorschicht (8) auf gebracht,
d) mit Hilfe einer Maske wird in dem Bereich, in dem die Kon taktschicht (10) erzeugt wird, die Isolatorschicht (8) ent fernt und die Kontaktschicht (10) durch Implantation herge stellt,
e) mit Hilfe einer Maske wird in dem für die Kristallschicht (7) vorgesehenen Bereich die Isolatorschicht (8) entfernt und durch Implantation von Si⁺-Ionen die Kristallschicht (7) er zeugt,
f) das Substrat (9) wird einer Ausheilung unterzogen,
g) in den Bereichen für die Sourceelektrode (2) und die Drain elektrode (3) wird die Nitridschicht (11) entfernt, und es wird in Abhebetechnik die Sourceelektrode (2) und die Drainelektrode (3) aufgebracht,
h) in dem Bereich für den Kontakt (4) der vergrabenen Schicht (6) wird die Nitridschicht (11) entfernt, und es wird in Ab hebetechnik der Kontakt (4) der vergrabenen Schicht (6) aufge bracht,
i) in dem Bereich, in dem die Gateelektrode (5) Kontakt mit der Kristallschicht (7) haben soll, wird die Nitridschicht (11) entfernt, und es wird die Gateelektrode (1, 5) auf der Kristallschicht (7) und der Isolatorschicht (8) in Abhebe technik aufgebracht.