DE3703178A1

DE3703178A1 - Adder circuit in 5211 code

Info

Publication number: DE3703178A1
Application number: DE19873703178
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-12-18
Filing date: 1987-02-03
Publication date: 1988-08-11

Abstract

The adder circuit according to the subject of the invention has a main circuit (1), which consists of five individual adder circuits (5), and an output circuit, which consists of circuits (2) and (3). The result number of the main circuit (1) is raised by the number 1 in circuit (2) if required. This result number is also converted from decimal code to 51111 code in circuit (2). The result number of circuit (2) is converted from 51111 code to 5211 code in circuit (3). <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschal tung im 5211-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 1 nur aus 6 oder 5 dual-freien Einzel- Addierschaltungen 5 besteht. Erfindungsgemäß weist die vor liegende Addierschaltung an Stelle einer normalen Eins-Auf wärts-Verschiebeschaltung eine Spezial-Schaltung auf. Der Schluß wird durch eine 51111-5211-Umcodierschaltung gebil det.The invention relates to an electronic adding circuit in the 5211 code, which has a dual full adder for processing values 1 and 5 and whose main circuit 1 consists only of 6 or 5 dual-free individual adding circuits 5 . According to the present adder circuit in place of a normal one-up shift circuit on a special circuit. The conclusion is formed by a 51111-5211 recoding circuit.

Die Addierschaltung Type A 1 ist in Fig. 1 bis 3 in drei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Be zeichnung u-u und v-v. In Fig. 4 ist eine Einzel-Addier- Schaltung 5 dargestellt. In Fig. 5 ist der duale Voll- Addierer 6 dargestellt. In Fig. 6 ist der duale Voll-Addierer 6 b dargestellt. In Fig. 1 und 7 und 3 ist die Addier schaltung Type B 1 in drei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnungen u-u und v-v.The adder circuit Type A 1 is shown in Figures 1 to 3 in three sections; the dividing lines are labeled uu and vv . In FIG. 4, a single adder circuit 5 is shown. In Fig. 5, the dual full adder 6 is shown. In Fig. 6, the dual full adder 6 b is shown. In Fig. 1 and 7 and 3, the adding circuit Type B 1 is shown in three sections; the dividing lines also have the names uu and vv .

Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Spezial-Schaltung 2 und der Schluß- Schaltung 3 und den dualen Voll-Addierern 6 und 7 und den Eingangs-Schaltungen 8 und 9 und der Schaltung 40. Die Haupt- Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 5 nach Fig. 4. Die Spezial-Schaltung 2, mittels der die Zwischen- Ergebniszahl der Haupt-Schaltung 1 erforderlichenfalls um die Ziffer 1 angehoben wird, besteht aus 6 Und-Schaltungen 11 bis 16 mit je 2 Eingängen und den Und-Schaltungen 17 und 18 mit je 2 Eingängen und der Negierschaltung 19 und der Oder-Schaltung 20 mit 2 Eingängen und 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und 3 Dioden 35. Die Schluß- Schaltung 3 ist eine 51111-5211-Umcodierschaltung und be steht aus der Negier-Schaltung 51 und der Und-Schaltung 52 mit 2 Eingängen und der Oder-Schaltung 53 mit 2 Eingängen und der Negier-Schaltung 54 und der Und-Schaltung 55 mit 2 Eingängen. Die Eingangs-Schaltung 8 besteht aus der Negier- Schaltung 61 und der Und-Schaltung 62 mit 2 Eingängen. Die Eingangs-Schaltung 9 besteht aus der Negier-Schaltung 63 und der Und-Schaltung 64 mit 2 Eingängen. Die Schaltung 40 besteht aus 2 Oderschaltungen 65 und 66 mit je 2 Eingängen und der Und-Schaltung 67 mit 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus der Negierschaltung 4 und den zugehörigen Leitungen.The adder circuit Type A 1 ( Fig. 1 and 2) consists of the main circuit 1 and the special circuit 2 and the closing circuit 3 and the dual full adders 6 and 7 and the input circuits 8 and 9 and the Circuit 40 . The main circuit 1 consists of 6 individual adding circuits 5 according to FIG. 4. The special circuit 2 , by means of which the intermediate result number of the main circuit 1 is increased by the number 1 if necessary, consists of 6 AND circuits 11 to 16 with 2 inputs each and the AND circuits 17 and 18 with 2 inputs each and the negation circuit 19 and the OR circuit 20 with 2 inputs and 4 OR circuits 31 to 34 with 2 inputs and 3 diodes 35 each. The final circuit 3 is a 51111-5211 recoding circuit and consists of the negation circuit 51 and the AND circuit 52 with 2 inputs and the OR circuit 53 with 2 inputs and the negation circuit 54 and the AND circuit 55 with 2 inputs. The input circuit 8 consists of the negation circuit 61 and the AND circuit 62 with 2 inputs. The input circuit 9 consists of the negation circuit 63 and the AND circuit 64 with 2 inputs. The circuit 40 consists of two OR circuits 65 and 66 , each with two inputs, and the AND circuit 67, with two inputs. In other parts, this adding circuit consists of the negation circuit 4 and the associated lines.

Die Einzel-Addierschaltungen 5 (Fig. 4) der Haupt-Schaltung 1 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Be zeichnung r und der Übertrag-Ausgang die Bezeichnung s. Diese Addierschaltungen 5 verarbeiten nur die Wertigkeit 2.The individual adding circuits 5 ( FIG. 4) of the main circuit 1 each consist of an OR circuit 23 with 2 inputs and one AND circuit 24 with 2 inputs. The inputs are named p and q . The output has the designation r and the carry output has the designation s . These adding circuits 5 only process the valency 2.

Diese Einzel-Addierschaltungen 5 der Haupt-Schaltung 1 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These individual adding circuits 5 of the main circuit 1 have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 6 (Fig. 5) besteht aus 3 dualfreien Einzel-Addierschaltungen 5 nach Fig. 4 und der Und-Schaltung 25 mit 2 Eingängen und der Negierschaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1. The dual full adder 6 ( FIG. 5) consists of 3 dual-free individual adding circuits 5 according to FIG. 4 and the AND circuit 25 with 2 inputs and the negation circuit 26 and the OR circuit 27 with 2 inputs. The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h . This dual full adder 6 only processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll-Addierer 6. Die Eingänge haben die Bezeichungen l und k und i. Der Ausgang hat die Bezeichnung n und der Übertrag-Aus gang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet nur die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 . The inputs have the designations l and k and i . The output has the designation n and the carry output has the designation y . This dual full adder 7 only processes the valency 5.

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 4 sind die Er gebnis-Ausgänge. Der Übertrag-Eingang x des dualen Voll Addierers 6 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Übertrag-Ausgang y des dualen Voll-Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Ein gänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wer tigkeit 5.The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The outputs C 1 to C 4 are the result outputs. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 and A 2 and B 1 and B 2 and the outputs C 1 and C 2 have the value 1. The inputs A 3 and B 3 and the output C 3 have the value 2. The inputs A 4 and B 4 and the output C 4 have the value 5.

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 bis 3) ergibt sich wie folgt: Einer der beiden Summanden kommt 5211-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5211-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, wird die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert und haben somit am Ausgang der Haupt-Schaltung 1 nur die Leitungen a bis c H-Potential. Hierbei wird der duale Voll-Addierer 6 nur an seinem Eingang f mit H-Potential angesteuert und hat somit nur an seinem Ausgang g H-Potential. Damit ist die Schaltung 2 auf Anhebung um die Ziffer 1 vor-angesteuert und hat die Negier- Schaltung 19 an ihrem Ausgang L-Potential, weil hierbei die Oder-Schaltung 20 an ihrem Ausgang H-Potential hat. Von den Oder-Schaltungen 50 der Schaltung 2 hat hierbei nur die Oder-Schaltung 32 an ihrem Ausgang H-Potential. Weil hierbei die Oder-Schaltung 20 an ihrem Ausgang H-Potential hat, wird hierbei der duale Voll-Addierer 7, welcher die Wertig keit 5 verarbeitet, nur an seinem Eingang l mit H-Potential angesteuert und hat an seinem Ausgang n H-Potential, weil er nur an einem Eingang (l) mit H-Potential angesteuert wird. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLHH und somit 5211-codiert die Ziffer 7 und hat der Übertrag- Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The operation of the adder circuit type A 1 ( Fig. 1 to 3) results as follows: One of the two summands is 5211-coded at the A inputs and the other summand also 5211-coded at the B inputs. If the number 3 is added to number 4 and only L potential is present at the carry input x and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the main circuit becomes 1 only controlled at 3 inputs with H potential and thus only have lines a to c H potential at the output of the main circuit 1 . Here, the dual full adder 6 f only at its input with H potential and thus has driven g only at its output H potential. The circuit 2 is thus pre-driven to be raised by the number 1 and the negation circuit 19 has L potential at its output, because the OR circuit 20 has H potential at its output. Of the OR circuits 50 of the circuit 2 , only the OR circuit 32 has H potential at its output. Because here the OR circuit 20 has H potential at its output, the dual full adder 7 , which processes the value 5, is only driven at its input 1 with H potential and has n H potential at its output , because it is only controlled at an input (l) with H potential. The result outputs C thus have the potential series HLHH and thus 5211-coded the number 7 and the carry output y has L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A- Eingängen zur Anlage kommt, und die Ziffer 8 an den B-Ein gängen zur Anlage kommt wird die Haupt-Schaltung 1 auch nur an drei Eingängen mit H-Potential angesteuert, weil von dem an den B-Eingängen anliegenden Summanden der Teil-Summand mit der Wertigkeit 5 im dualen Voll-Addierer 7 verarbeitet wird. Der duale Voll-Addierer 6 wird hierbei nur an seinem Eingang e mit H-Potential angesteuert und hat somit auch an seinem Ausgang g H-Potential. Damit hat in der Spezial- Schaltung 2 von den Und-Schaltungen 30 auch nur die Und- Schaltung 15 an ihrem Ausgang H-Potential und somit von den Oder-Schaltungen 50 nur die Oder-Schaltung 32 an ihrem Aus gang H-Potential. Der duale Voll-Addierer 7 wird hierbei an seinen Eingängen l und i mit H-Potential angesteuert und hat somit an seinem Übertrag-Ausgang y H-Potential und an seinem Ausgang L-Potential. Damit haben die Ergebnis-Aus gänge C die Potentialreihe LLHH und somit 5211-codiert die Ziffer 2 und hat diese Addition einen Übertrag, weil der Übertrag-Ausgang y H-Potential hat.If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 comes to the system at the A inputs, and the number 8 comes to the system at the B inputs, the main Circuit 1 is also only controlled at three inputs with H potential, because the partial summand with the value 5 is processed in the dual full adder 7 by the summand present at the B inputs. The dual full adder 6 is only driven at its input e with H potential and thus also has its G potential at its output. Thus, in the special circuit 2 of the AND circuits 30 and only the AND circuit 15 at its output H potential and thus of the OR circuits 50 only the OR circuit 32 at its output H potential. The dual full adder 7 is driven at its inputs l and i with H potential and thus has its carry output y H potential and its output L potential. The result outputs C thus have the potential series LLHH and thus 5211-coded the number 2 and this addition has a carry because the carry output y has H potential.

Die Addierschaltung Type B 1 (Fig. 1 und 7 und 3) weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 bis 3) den Unterschied auf, daß die Negier-Schaltung 5 und die Und- Schaltung 11 nicht angeordnet sind und daß somit auch die Leitung m nicht angeordnet ist und daß die Oder-Schaltung 31 an ihrem rechts-seitigen Eingang von einer Abzweigung der Leitung w angesteuert wird.The adder circuit type B 1 ( FIGS. 1 and 7 and 3) has the difference in comparison with the adder circuit type A 1 ( FIGS. 1 to 3) that the negation circuit 5 and the AND circuit 11 are not arranged and that line m is therefore also not arranged and that the OR circuit 31 is controlled at its right-hand input by a branching off of line w .

Claims

1. Electronic adder circuit in the 5211 code, the main circuit ( 1 ) of which consists of non-dual individual adder circuits ( 5 ) which only process value 2 and then have H potential at their output and carry output, if there is H potential at both inputs and which has a dual full adder or a similar circuit for the preprocessing or processing of values 1 and 5 and which for the possible increase in the total number or residual total number of the main Circuit ( 1 ) does not have a normal one-up shift circuit, characterized in that the eventual blocking of the lower region of the circuit ( 2 ) takes place by means of a circuit ( 60 ) which is arranged in the input region of this circuit ( 2 ).

2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 1 ) has only 5 or 6 individual adding circuits ( 5 ).