DE3621923A1 - Adder circuit in 51111 code - Google Patents

Adder circuit in 51111 code

Info

Publication number
DE3621923A1
DE3621923A1 DE19863621923 DE3621923A DE3621923A1 DE 3621923 A1 DE3621923 A1 DE 3621923A1 DE 19863621923 DE19863621923 DE 19863621923 DE 3621923 A DE3621923 A DE 3621923A DE 3621923 A1 DE3621923 A1 DE 3621923A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
adder
electronic
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863621923
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863621923 priority Critical patent/DE3621923A1/en
Publication of DE3621923A1 publication Critical patent/DE3621923A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49155—Using 51111 code, i.e. binary coded decimal representation with digit weight of 5, 1, 1, 1 and 1 respectively

Abstract

The subject of the invention is an adder circuit in 51111 code, which consists of 36 individual non-dual adder circuits (5), and has a dual full adder (3) as a supplementary circuit to process the value 5. This adder circuit is also provided with a partial sum derivation circuit (6), which then derives a partial sum with the numeric value 5 from the sum or remaining sum of the main circuit (1) if this sum is greater than the number 4. <IMAGE>

Description

Gegenstand der Erfindung ist eine Addier-Schaltung im 51111- Code, welche für die Verarbeitung der Wertigkeit 5 einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung aus 36 Einzel-Addier-Schaltungen besteht, welche nur die Wertigkeit 1 verarbeiten.The subject of the invention is an adding circuit in the 51111 Code which is used for processing the value 5 has dual full adder and their main circuit There are 36 individual adder circuits, which only have the valency 1 process.

Die Addier-Schaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten hergestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addier-Schaltung Type B ist in Fig. 3 dargestellt. In Fig. 4 ist die Einzel-Addierschaltung 5 dargestellt, welche bei der Addier-Schaltung Type A 36fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 3 dargestellt.The type A adder circuit is produced in two sub-sections in FIGS . 1 and 2; the dividing lines have uu the name. The addition circuit type B is shown in Fig. 3. FIG. 4 shows the individual adder circuit 5 , which is required 36 times for the A type adder circuit. In Fig. 5, the dual full adder 3 is shown.

Die Addier-Schaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und dem dualen Voll- Addierer 3 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht aus 36 Einzel-Addier-Schaltungen 5 nach Fig. 4 und den zugehörigen Leitungen. Die Schaltung 2 besteht aus der Teil-Summand-Abzweigeschaltung 6 und den Oder-Schaltungen 11 bis 14 und den zugehörigen Leitungen. Die Teil-Summand-Abzweigeschaltung 6 besteht aus der Negier-Schaltung 15 und 4 Und-Schaltungen 16 bis 19 und den zugehörigen Leitungen.The adding circuit type A ( Fig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the dual full adder 3 and the line area D. The main circuit 1 consists of 36 individual adding circuits 5 according to FIG. 4 and the associated lines. The circuit 2 consists of the partial summand branch circuit 6 and the OR circuits 11 to 14 and the associated lines. The partial summand branch circuit 6 consists of the negation circuit 15 and 4 AND circuits 16 to 19 and the associated lines.

Die Einzel-Addier-Schaltungen 5 bestehen aus je einer Oder- Schaltung 8 mit 2 Eingängen und je einer Und-Schaltung 9 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s. The individual adder circuits 5 each consist of an OR circuit 8 with 2 inputs and one AND circuit 9 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s .

Diese Einzel-Addierschaltungen 5 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These individual adding circuits 5 have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 3 (Fig. 5) besteht aus 6 Und-Schaltungen 25 mit je 2 Eingängen und 4 Negier-Schaltungen 26 und 3 Oder-Schaltungen 27 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen l und k. Der Übertrag-Eingang hat die Bezeichnung t. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung w.The dual full adder 3 ( FIG. 5) consists of 6 AND circuits 25 , each with 2 inputs and 4 negating circuits 26 and 3 OR circuits 27, each with 2 inputs and the associated lines. The inputs have the designations l and k . The carry input is called t . The output is called n and the carry output is called w .

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ergebnis-Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ergebnis-Ausgang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output is called y . The inputs A 1 to A 4 and B 1 to B 4 and the result outputs C 1 to C 4 have the value 1. The inputs A 5 and B 5 and the result output C 5 have the value 5.

Die Wirkungsweise der Addier-Schaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 51111-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 51111-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 die Leitungen a bis f H-Potential. Damit kommt die Teil-Summanden- Abzweigeschaltung 6 zur Wirkung, indem hierbei die Leitung m H-Potential hat und die Negier-Schaltung 15 an ihrem Ausgang L-Potential hat und somit die Und-Schaltungen 16 bis 19 an ihrem Ausgang L-Potential haben. Damit werden die Oder-Schaltungen 11 bis 14 an ihren oberen Eingängen wirksam angesteuert und hat die Oder-Schaltung 11 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 3, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang t mit H-Potential angesteuert, weshalb dieser nur an seinem Ausgang e H-Potential hat. Damit haben die Ergebnis-Ausgänge C 51111-codiert die Ziffer 6 (HLLLH) und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The mode of operation of the type A adder circuit (FIGS . 1 and 2) is as follows: one of the two summands is 51111-coded at the A inputs and the other summand also 51111-coded at the B inputs. If the number 2 is added to the number 4 and only L potential is present at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the main have at the output Circuit 1 the lines a to f H potential. The partial summand branch circuit 6 thus comes into effect by the line here having m H potential and the negation circuit 15 having L potential at its output and thus the AND circuits 16 to 19 having L potential at its output . The OR circuits 11 to 14 are thus effectively driven at their upper inputs and the OR circuit 11 has H potential at its output. The dual full adder 3 , which processes the valency 5, is only activated at its input t with H potential, which is why it has e H potential only at its output. The result outputs C 51111-coded thus have the number 6 (HLLLH) and the carry output y has L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 7 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 7 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 auch die Leitungen a bis f H-Potential, weil von dem an den B-Eingängen anliegenden Summanden mit der Wertigkeit 7 der Teil-Summand mit der Wertigkeit 5 im dualen Voll-Addierer 3 verarbeitet wird. Hierbei hat auch die Oder-Schaltung 11 an ihrem Ausgang H-Potential und die Oder-Schaltungen 12 bis 14 an ihrem Ausgang L-Potential und hat auch die Leitung m H-Potential. Damit wird der duale Voll-Addierer 3 an 2 Eingängen mit H-Potential angesteuert. Damit haben die Ergebnis- Ausgänge C 51111-codiert die Ziffer 1 (LLLLH) und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat. If the number 4 is added to the number 7 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 7 is applied to the B inputs, the main have at the output Circuit 1 also the lines a to f H potential, because of the summand with the valence 7 applied to the B inputs, the partial summand with the valence 5 is processed in the dual full adder 3 . Here, the OR circuit 11 also has H potential at its output and the OR circuits 12 to 14 have L potential at its output and also has the line m H potential. The dual full adder 3 is thus controlled at 2 inputs with H potential. The result outputs C 51111-coded thus have the number 1 (LLLLH) and the carry output y has H potential because this addition has a carry.

Falls die Ziffer 8 zur Ziffer 9 addiert wird und außerdem am Übertrag-Eingang x H-Potential anliegt und die Ziffer 8 an den A-Eingängen zur Anlage kommt und die Ziffer 9 an den B-Eingängen zur Anlage kommt, wird der duale Voll-Addierer 3 an allen 3 Eingängen (k und l und t) mit H-Potential angesteuert, weil hierbei in der Haupt-Schaltung 1 auch ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird. Am Ausgang der Haupt- Schaltung 1 haben hierbei die Leitungen a bis h H-Potential und somit die Negierschaltung 15 an ihrem Ausgang L-Potential. Damit haben die Ergebnis-Ausgänge C 51111-codiert die Ziffer 8 (HLHHH) und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 8 is added to the number 9 and is also present at the carry input x H potential and the number 8 is applied to the A inputs and the number 9 is applied to the B inputs, the dual full Adder 3 is driven with H potential at all 3 inputs (k and l and t) , because a partial summand with the value 5 is also branched off in the main circuit 1 . At the output of the main circuit 1 , the lines a to h have H potential and thus the negation circuit 15 has L potential at their output. The result outputs C 51111-coded thus have the number 8 (HLHHH) and the carry output y has H potential because this addition has a carry.

Die Addier-Schaltung Type B (Fig. 3) besteht aus der Haupt- Schaltung 1 b und dem dualen Voll-Addierer 3 und der Übertrag-Oder-Schaltung 20 und den zugehörigen Leitungen. Die Haupt-Schaltung 1 b besteht aus 26 Einzel-Addierschaltungen 5 nach Fig. 4 und 5 Teil-Summand-Abzweige-Schaltungen 31 bis 35. Die Teil-Summand-Abzweige-Schaltungen für die Abzweigung eines Teil-Summanden mit der Wertigkeit 5 bestehen aus je einer Negier-Schaltung 36 und je 4 Und-Schaltungen 37 mit je 2 Eingängen. Die Einzel-Addierschaltungen 5 und der duale Voll-Addierer 3 sind gleich, wie bei der Addierschaltung Type A. Auch die Bezeichnungen der Eingänge und der Ergebnis-Ausgänge und die Wertigkeit dieser Eingänge und Ausgänge ist gleich, wie bei der Addierschaltung Type A.The adder circuit Type B ( Fig. 3) consists of the main circuit 1 b and the dual full adder 3 and the carry-or circuit 20 and the associated lines. The main circuit 1 b consists of 26 individual adding circuits 5 according to FIG. 4 and 5 partial summand branch circuits 31 to 35 . The partial summand branch circuits for branching a partial summand with the value 5 consist of a negation circuit 36 and 4 AND circuits 37 with 2 inputs each. The single adder circuits 5 and the dual full adder 3 are the same as in the type A adder circuit. The names of the inputs and the result outputs and the value of these inputs and outputs are the same as for the type A adder.

Claims (14)

1. Elektronische Addierschaltung im 51111-Code, dadurch gekennzeichnet, daß sie weniger als 45 Einzel-Addier- Schaltungen (5) aufweist.1. Electronic adding circuit in the 51111 code, characterized in that it has fewer than 45 individual adding circuits ( 5 ). 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) die Wertigkeit 1 verarbeiten und daß die Wertigkeit 5 mittels eines dualen Voll-Addierers (3) verarbeitet wird.2. Electronic adder circuit according to claim 1, characterized in that the individual adder circuits ( 5 ) process the value 1 and that the value 5 is processed by means of a dual full adder ( 3 ). 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) bei den angegebenen Eingangs- Potentialen folgende Ausgangs-Potentiale aufweisen: 3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the individual adding circuits ( 5 ) have the following output potentials at the specified input potentials: 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) aus je einer Oder-Schaltung (8) mit 2 Eingängen und je einer Und-Schaltung (9) mit 2 Eingängen bestehen.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the individual adding circuits ( 5 ) from one OR circuit ( 8 ) with 2 inputs and one AND circuit ( 9 ) exist with 2 inputs. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) aus 36 Einzel-Addierschaltungen (5) besteht. 5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 ) consists of 36 individual adding circuits ( 5 ). 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß am Ausgang der Haupt-Schaltung (1) eine Schaltung (2) angeordnet ist, welche aus einer Teil-Summanden-Abzweigeschaltung (6) für die Wertigkeit 5 und 4 Oder-Schaltungen (11 bis 14) mit je 2 Eingängen besteht.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that at the output of the main circuit ( 1 ) a circuit ( 2 ) is arranged, which consists of a partial summand branch circuit ( 6 ) for the valency 5 and 4 OR circuits ( 11 to 14 ) each with 2 inputs. 7. Elektronische Addierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Teil-Summanden-Abzweigeschaltung (6) für die Abzweigung der Wertigkeit 5 aus einer Negier-Schaltung (15) und 4 Und-Schaltungen (16 bis 19) mit je 2 Eingängen besteht.7. Electronic adding circuit according to claim 1 to 3 or according to claim 1 to 6, characterized in that the partial summand branch circuit ( 6 ) for the branching of the valency 5 from a negation circuit ( 15 ) and 4 AND circuits ( 16th to 19 ) with 2 inputs each. 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt- Schaltung (1 b) 26 Einzel-Addierschaltungen (5) aufweist (Type B).8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 b) has 26 individual adding circuits ( 5 ) (type B) . 9. Elektronische Addierschaltung nach Anspruch 8, dadurch gekennzeichnet, daß keine Addierschaltungs-Querzeile der Haup-Schaltung (1 b) mehr als 4 Einzel-Addierschaltungen (5) aufweist.9. Electronic adding circuit according to claim 8, characterized in that no adding circuit cross line of the main circuit ( 1 b) has more than 4 individual adding circuits ( 5 ). 10. Elektronische Addierschaltung nach Anspruch 8 oder nach Anspruch 8 und 9, dadurch gekennzeichnet, daß diejenigen Addierschaltungsquerzeilen, welche 4 Einzel- Addier-Schaltungen (5) aufweisen, mit je einer Teil- Summanden-Abzweigeschaltung für die Wertigkeit 5 versehen sind. 10. Electronic adder according to claim 8 or according to claim 8 and 9, characterized in that those adder cross lines, which have 4 individual adder circuits ( 5 ), are each provided with a partial summand branch circuit for the value 5. 11. Elektronische Addierschaltung nach Anspruch 8 oder nach Anspruch 8 und 9 oder nach Anspruch 8 bis 10, dadurch gekennzeichnet, daß die Teil-Summanden-Abzweige-Schaltungen (31 bis 35) aus je einer Negier-Schaltung (36) und je 4 Und-Schaltungen (37) mit je 2 Eingängen bestehen.11. Electronic adding circuit according to claim 8 or according to claim 8 and 9 or according to claim 8 to 10, characterized in that the partial summand branch circuits ( 31 to 35 ) each consisting of a negation circuit ( 36 ) and 4 and each -Circuits ( 37 ) with 2 inputs each. 12. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (1 c) aus 30 Einzel-Addier-Schaltungen (5) besteht (Type C).12. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 c) consists of 30 individual adding circuits ( 5 ) ( Type C) . 13. Elektronische Addierschaltung nach Anspruch 12, dadurch gekennzeichnet, daß keine Addier-Schaltungs-Querzeile der Hauptschaltung (1 c) mehr als 5 Einzel-Addierschaltungen (5) aufweist.13. Electronic adding circuit according to claim 12, characterized in that no adding circuit cross line of the main circuit ( 1 c) has more than 5 individual adding circuits ( 5 ). 14. Elektronische Addierschaltungen nach Anspruch 1 bis 7 oder nach Anspruch 8 bis 11 oder nach Anspruch 12 und 13, dadurch gekennzeichnet, daß an Stelle des aus 2 dualen Halb-Addierern bestehenden dualen Voll-Addierers (3) ein sonstiger dualer Voll-Addierer verwendet wird.14. Electronic adder circuits according to claims 1 to 7 or according to claims 8 to 11 or according to claims 12 and 13, characterized in that instead of the dual full adder ( 3 ) consisting of 2 dual half adders, another dual full adder is used becomes.
DE19863621923 1986-06-30 1986-06-30 Adder circuit in 51111 code Withdrawn DE3621923A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863621923 DE3621923A1 (en) 1986-06-30 1986-06-30 Adder circuit in 51111 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863621923 DE3621923A1 (en) 1986-06-30 1986-06-30 Adder circuit in 51111 code

Publications (1)

Publication Number Publication Date
DE3621923A1 true DE3621923A1 (en) 1988-01-07

Family

ID=6304059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863621923 Withdrawn DE3621923A1 (en) 1986-06-30 1986-06-30 Adder circuit in 51111 code

Country Status (1)

Country Link
DE (1) DE3621923A1 (en)

Similar Documents

Publication Publication Date Title
DE3621923A1 (en) Adder circuit in 51111 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3644570A1 (en) Adder circuit using 54321 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3702565A1 (en) Adder circuit in 5211 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3718032A1 (en) Adder circuit in 54321 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3733061A1 (en) Adder circuit in 51111 code
DE3714665A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3611995A1 (en) Tetrad adder in 5211 code
DE3642053A1 (en) Adder circuit using 54321 code
DE3614058A1 (en) Tetrad adder in 5211 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3720537A1 (en) Adder circuit in 51111 code
DE3844507A1 (en) Adder circuit in 54321 code, which can also be used as the basic adder circuit for adder circuits in 1-out-of-10 code
DE3627216A1 (en) Adder circuit using 51111 code
DE3627749A1 (en) Adder circuit for decimal 1 out of 10 code - has main circuit of adder stages operating with correction stage dependent upon values

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee