DE3733061A1 - Adder circuit in 51111 code - Google Patents

Adder circuit in 51111 code

Info

Publication number
DE3733061A1
DE3733061A1 DE19873733061 DE3733061A DE3733061A1 DE 3733061 A1 DE3733061 A1 DE 3733061A1 DE 19873733061 DE19873733061 DE 19873733061 DE 3733061 A DE3733061 A DE 3733061A DE 3733061 A1 DE3733061 A1 DE 3733061A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
potential
inputs
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873733061
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19873733061 priority Critical patent/DE3733061A1/en
Priority to DE19883831799 priority patent/DE3831799A1/en
Priority to DE19883831801 priority patent/DE3831801A1/en
Publication of DE3733061A1 publication Critical patent/DE3733061A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49155—Using 51111 code, i.e. binary coded decimal representation with digit weight of 5, 1, 1, 1 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The adder circuit according to the subject of the invention has as its main circuit a square adder circuit (1), which processes not the value 2 but the value 1. The value 5 is processed using a dual full adder (4). A possible carry is processed using the one-upwards shift circuit (3). Circuit (2) is a blocking circuit, which passes on only the high potential with the highest value. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 51111-Code, welche als Haupt-Schaltung eine Karo- Addierschaltung aufweist, welche eine echte Addierschaltung ist und nicht aus Einzel-Addierschaltungen besteht. Die Haupt-Schaltung 1 verarbeitet die Wertigkeit 1; die Wertigkeit 5 wird mittels eines dualen Voll-Addierers 4 verarbeitet.The object of the invention is an electronic adder circuit in 51111 code, which has as its main circuit a body adder circuit which is a real adder circuit and does not consist of individual adder circuits. The main circuit 1 processes the value 1; the value 5 is processed by means of a dual full adder 4 .

Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen u-u. Der duale Voll-Addierer 4 ist in Fig. 3 dargestellt und der duale Voll-Addierer 6 in Fig. 4. Die Addier- Schaltung Type B ist in Fig. 1 und 5 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The addition circuit type A is shown in Figures 1 and 2 in two sections; the dividing lines have the names u - u . The dual full adder 4 is shown in FIG. 3 and the dual full adder 6 in FIG. 4. The type B adding circuit is shown in two sub-sections in FIGS. 1 and 5; the dividing lines are also called u - u .

Die Addierschaltung Type A besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Eins-Aufwärts-Verschiebeschaltung 3 und dem dualen Voll-Addierer 4, welcher die Wertigkeit 5 verarbeitet. Die Haupt-Schaltung 1 besteht aus 19 Und-Schaltungen 9 mit je 2 Eingängen und 16 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 2 besteht aus 8 Negier-Schaltungen 25 und 7 Und-Schaltungen 11 bis 17 mit je 2 Eingängen und 4 Oder-Schaltungen 20 bis 23 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeausschaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und der Negierschaltung 45. An weiteren Teilen besteht diese Addierschaltung aus 3 Dioden 50 und der Oder-Schaltung 30 und den zugehörigen Leitungen.The adder circuit Type A consists of the main circuit 1 and the circuit 2 and the one-up shift circuit 3 and the dual full adder 4 , which processes the valence 5. The main circuit 1 consists of 19 AND circuits 9 , each with 2 inputs and 16 OR circuits 10 , each with 2 inputs. The circuit 2 consists of 8 negation circuits 25 and 7 AND circuits 11 to 17 with 2 inputs each and 4 OR circuits 20 to 23 with 2 inputs each. The one-up shift circuit 3 is combined with a straight-ahead switching and consists of 9 AND circuits 31 to 39 with 2 inputs each and 4 OR circuits 41 to 44 with 2 inputs each and the negation circuit 45 . In other parts, this adding circuit consists of 3 diodes 50 and the OR circuit 30 and the associated lines.

Der duale Voll-Addierer 4 (Fig. 3) besteht aus 4 Und-Schaltungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge haben die Bezeichnungen i und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 4 verarbeitet nur die Wertigkeit 5.The dual full adder 4 ( FIG. 3) consists of 4 AND circuits 61 , each with 2 inputs and 3 OR circuits 62 , each with 2 inputs and 2 negation circuits 63 . The inputs have the designations i and k and l ; the output is called m and the carry output is called y . This dual full adder 4 only processes the valency 5.

Die Eingänge haben die Bezeichnungen A 1 bis A 5 und B 1 bis B 5 und die Ergebnis-Ausgänge die Bezeichnungen C 1 bis C 5. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag- Ausgang die Bezeichnung y. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.The inputs have the designations A 1 to A 5 and B 1 to B 5 and the result outputs have the designations C 1 to C 5 . The carry input is labeled x and the carry output is labeled y . The inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 have the value 1. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Addierschaltung ergibt sich wie folgt: Einer der beiden Summanden kommt 51111-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 51111-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 die Leitungen a bis g H-Potential und in der Schaltung 2 die Und-Schaltung 17 und die Oder-Schaltung 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 4, welcher die Wertigkeit 5 verarbeitet, an seinem Eingang i mit H-Potential angesteuert, weil hierbei auch die Oder-Schaltung 30 an ihrem Ausgang H-Potential hat. Der duale Voll-Addierer 4 wird somit nur an einem Eingang (i) mit H-Potential angesteuert und hat somit an seinem Ausgang m H-Potential und an seinem Übertrag-Ausgang y nur L-Potential. Die Schaltung 3 ist hierbei nicht auf Anhebung um die Ziffer 1 vor-angesteuert, weil das nur dann der Fall ist, wenn am Übertrag-Eingang x H-Potential anliegt. Somit hat hierbei die Oder-Schaltung 42 an ihrem Ausgang H- Potential und die Leitung s H-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLHH und somit 51111- codiert die Ziffer 7 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The operation of this adding circuit is as follows: One of the two summands comes to the system 51111-coded at the A inputs and the other summand also 51111-coded at the B inputs. If the number 3 is added to the number 4 and there is only L potential at the carry input x and the number 4 is applied to the A inputs and the number 3 is applied to the B inputs, the main have at the output Circuit 1 the lines a to g H potential and in circuit 2 the AND circuit 17 and the OR circuit 22 at their output H potential. The dual full adder 4 , which processes the valency 5, is thus driven at its input i with H potential because the OR circuit 30 also has H potential at its output. The dual full adder 4 is thus only driven at an input ( i ) with H potential and thus has m H potential at its output and only L potential at its carry output y . The circuit 3 is not pre-controlled to be raised by the number 1, because this is only the case when x H potential is present at the carry input. Thus, the OR circuit 42 has H potential at its output and the line s has H potential. The result outputs C thus have the potential series HLLHH and thus 51111- codes the number 7 and the carry output y has L potential, because this addition has no carry.

Falls die Ziffer 8 zur Ziffer 7 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 7 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, wird der duale Voll-Addierer 4 an zwei Eingängen (k und l) mit H-Potential angesteuert und somit in der Haupt-Schaltung 1 nur die Teil-Summe 5 verarbeitet, weshalb diese hierbei nur an ihren Ausgängen a bis e H-Potential hat. In der Schaltung 2 hat damit die Und-Schaltung 15 und die Oder-Schaltung 20 an ihrem Ausgang H-Potential. Damit wird auch in diesem Additionsfall der duale Voll-Addierer 4 an seinem Eingang i mit H-Potential angesteuert und somit an allen 3 Eingängen (i bis l) mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag- Ausgang y H-Potential. In diesem Additionsfall hat in der Schaltung 3 keine Oder-Schaltung an ihrem Ausgang H-Potential und somit nur die Leitung S H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLL und somit 51111-codiert die Ziffer 5 und hat der Übertrag-Ausgang y H- Potential, weil diese Addition einen Übertrag hat.If the number 8 is added to the number 7 and only L potential is present at the carry-in input x and the number 7 is applied to the A inputs and the number 8 is applied to the B inputs, the dual full Adder 4 is driven at two inputs ( k and l ) with H potential and thus processes only partial sum 5 in main circuit 1 , which is why this only has H potential at its outputs a to e . In circuit 2 , the AND circuit 15 and the OR circuit 20 have H potential at their output. Thus, in this addition case too, the dual full adder 4 is driven with H potential at its input i and thus driven with H potential at all 3 inputs ( i to 1 ) and thus has m at its output and at its carry output y H potential. In this addition case, the circuit 3 has no OR circuit at its output H potential and thus only the line S H potential. The result outputs C thus have the HLLLL potential series and thus 51111-coded the number 5 and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition auch am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If there is also x H potential at the carry input during an addition, the result number is increased by the number 1.

Als dualer Voll-Addierer 4 kann auch ein dualer Voll-Addierer nach Fig. 4 verwendet werden. As a dual full adder 4, a dual full-adder may be used in FIG. 4.

Die Addierschaltung Type B (Fig. 1 und 5) weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Schaltung 2 die Schaltung 2 b angeordnet ist und daß im Ausgangs-Bereich 3 Dioden mit der Nummer 50 entfallen.The addition circuit type B ( FIGS. 1 and 5) has the difference in comparison with the addition circuit type A ( FIGS. 1 and 2) that circuit 2 b is arranged in place of circuit 2 and that 3 diodes are arranged in the output region with the number 50 is dropped.

Diese Addierschaltung besteht aus der Haupt-Schaltung 1 und der Schaltung 2 b und der Eins-Aufwärts-Verschiebeschaltung 3 und dem dualen Voll-Addierer 4, welcher die Wertigkeit 5 verarbeitet. Die Haupt-Schaltung 1 besteht aus 19 Und- Schaltungen 9 mit je 2 Eingängen und 16 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 2 b besteht aus 4 Und- Schaltungen 51 bis 54 mit je 2 Eingängen und 4 Oder-Schaltungen 20 bis 23 mit je 2 Eingängen und den Negier-Schaltungen 60 und 70. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und 4 Oder- Schaltungen 41 bis 44 mit je 2 Eingängen und der Negier- Schaltung 45. An weiteren Teilen besteht diese Addierschaltung aus der Oder-Schaltung 30 und den zugehörigen Leitungen.This adding circuit consists of the main circuit 1 and the circuit 2 b and the one-up shift circuit 3 and the dual full adder 4 , which processes the valence 5. The main circuit 1 consists of 19 AND circuits 9 , each with 2 inputs and 16 OR circuits 10 , each with 2 inputs. The circuit 2 b consists of 4 AND circuits 51 to 54 with 2 inputs each and 4 OR circuits 20 to 23 with 2 inputs each and the negation circuits 60 and 70 . The one-up shift circuit 3 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and 4 OR circuits 41 to 44 with 2 inputs each and the negation circuit 45 . In other parts, this adding circuit consists of the OR circuit 30 and the associated lines.

Die Eingänge haben auch die Bezeichnungen A 1 bis A 5 und B 1 bis B 5 und die Ergebnis-Ausgänge auch die Bezeichnungen C 1 bis C 5. Der Übertrag-Eingang hat auch die Bezeichnung x und der Übertrag-Ausgang auch die Bezeichnung y. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1 bis C 4 haben auch die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben auch die Wertigkeit 5.The inputs also have the designations A 1 to A 5 and B 1 to B 5 and the result outputs also the designations C 1 to C 5 . The carry input is also labeled x and the carry output is also labeled y . The inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 also have the value 1. The inputs A 5 and B 5 and the output C 5 also have the value 5.

Wenn die Summe der Haupt-Schaltung 1 größer ist, als die Zahl 4, hat die Negierschaltung 60 an ihrem Ausgang L-Potential und sind die Und-Schaltungen 51 bis 54 nicht mehr vorangesteuert. Die Dioden 50 sind hierbei nicht erforderlich, weil die Schaltung 2 b die Ergebniszahl schon 51111-codiert liefert.If the sum of the main circuit 1 is greater than the number 4, the negation circuit 60 has L potential at its output and the AND circuits 51 to 54 are no longer controlled. The diodes 50 are not necessary here because the circuit 2 b already delivers the result number 51111-coded.

Claims (9)

1. Elektronische Addierschaltung im 51111-Code, dadurch gekennzeichnet, daß deren Haupt-Schaltung (1) eine Karo- Addierschaltung ist, welche nicht aus Einzel-Addier- Schaltungen besteht.1. Electronic adding circuit in the 51111 code, characterized in that the main circuit ( 1 ) is a diamond adding circuit, which does not consist of individual adding circuits. 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) die Wertigkeit 1 verarbeitet und daß die Wertigkeit 5 mittels eines dualen Voll-Addierers (4) verarbeitet wird.2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 1 ) processes the value 1 and that the value 5 is processed by means of a dual full adder ( 4 ). 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie eine Eins-Aufwärts-Verschiebeschaltung (3) aufweist, welche mit einer Geradeaus-Schaltung kombiniert ist und dann auf Anhebung um die Ziffer 1 vor-angesteuert ist, wenn am Übertrag-Eingang (x) H-Potential anliegt.3. Electronic adder circuit according to claim 1 or according to claim 1 and 2, characterized in that it has a one-up shift circuit ( 3 ) which is combined with a straight-ahead circuit and is then pre-driven to increase by the number 1 , if there is H potential at the carry input ( x ). 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt- Schaltung (1) weniger als 30 Und-Schaltungen (9) aufweist.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 3, characterized in that the main circuit ( 1 ) has fewer than 30 AND circuits ( 9 ). 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) nur 19 Und-Schaltungen (9) aufweist und daß diese Und-Schaltungen (9) nur je 2 Eingänge haben. 5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 ) has only 19 AND circuits ( 9 ) and that this AND Circuits ( 9 ) only have 2 inputs each. 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie eine Schaltung (2) aufweist, welche nur das H-Potential mit der höchsten Wertigkeit weiterleitet und die Zwischen-Ergebniszahl um die Zahl 5 senkt, wenn sie größer ist, als die Ziffer 4.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it comprises a circuit ( 2 ) which only has the H potential with the highest value and forwards the intermediate result number by the number 5 if it is greater than the number 4. 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß zusätzlich 3 Dioden (50) angeordnet sind.7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that in addition 3 diodes ( 50 ) are arranged . 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie eine Schaltung (2 b) aufweist, welche die Ziffern 5 bis 8 um die Zahl 5 senkt und in diesem Fall die Leitungen a bis d sperrt.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a circuit ( 2 b ) which has the numbers 5 to 8 decreases by the number 5 and in this case blocks lines a to d . 9. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 5 und 8, dadurch gekennzeichnet, daß sie teilweise oder ganz als Grund-Schaltung für Addier- Schaltungen im 5211-Code oder im 54321-Code oder im 1-aus-10-Code oder in einem sonstigen Code verwendet wird.9. Electronic adding circuit according to claim 1 or Claim 1 and 2 or according to claim 1 to 3 or according to Claim 1 to 4 or according to claim 1 to 5 or according to Claim 1 to 6 or according to claim 1 to 7 or according to Claims 1 to 5 and 8, characterized in that they partially or entirely as a basic circuit for adding Circuits in the 5211 code or in the 54321 code or in 1-out-of-10 code or used in another code becomes.
DE19873733061 1987-09-30 1987-09-30 Adder circuit in 51111 code Withdrawn DE3733061A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19873733061 DE3733061A1 (en) 1987-09-30 1987-09-30 Adder circuit in 51111 code
DE19883831799 DE3831799A1 (en) 1987-09-30 1988-09-19 Adder circuit in 51111 code
DE19883831801 DE3831801A1 (en) 1987-09-30 1988-09-19 Adder circuit in 51111 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873733061 DE3733061A1 (en) 1987-09-30 1987-09-30 Adder circuit in 51111 code

Publications (1)

Publication Number Publication Date
DE3733061A1 true DE3733061A1 (en) 1989-04-13

Family

ID=6337306

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873733061 Withdrawn DE3733061A1 (en) 1987-09-30 1987-09-30 Adder circuit in 51111 code

Country Status (1)

Country Link
DE (1) DE3733061A1 (en)

Similar Documents

Publication Publication Date Title
DE3733061A1 (en) Adder circuit in 51111 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3732243A1 (en) Adder circuit in 54321 code
DE3719663A1 (en) Adder circuit in 5211 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3635749A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3730962A1 (en) Adder circuit in 54321 code
DE3622729A1 (en) Adder circuit in 54321 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3627216A1 (en) Adder circuit using 51111 code
DE3642053A1 (en) Adder circuit using 54321 code
DE3716551A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3844508A1 (en) Adder circuit in 51111 code
DE3624902A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3730959A1 (en) Subtraction circuit in 51111 code
DE3730960A1 (en) Subtraction circuit in 54321 code
DE3831799A1 (en) Adder circuit in 51111 code
DE3730961A1 (en) Subtraction circuit in 5211 code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3831801

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3831799

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee