DE3643346A1 - Adder circuit using 5211 code - Google Patents

Adder circuit using 5211 code

Info

Publication number
DE3643346A1
DE3643346A1 DE19863643346 DE3643346A DE3643346A1 DE 3643346 A1 DE3643346 A1 DE 3643346A1 DE 19863643346 DE19863643346 DE 19863643346 DE 3643346 A DE3643346 A DE 3643346A DE 3643346 A1 DE3643346 A1 DE 3643346A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
adder
potential
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863643346
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863643346 priority Critical patent/DE3643346A1/en
Priority to DE19863643837 priority patent/DE3643837A1/en
Priority to DE19873703178 priority patent/DE3703178A1/en
Priority to DE19873704675 priority patent/DE3704675A1/en
Priority to DE19873708361 priority patent/DE3708361A1/en
Priority to DE19873710295 priority patent/DE3710295A1/en
Priority to DE19873718328 priority patent/DE3718328A1/en
Publication of DE3643346A1 publication Critical patent/DE3643346A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/4916—Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively

Abstract

The input part of this adder circuit is constructed so that a main circuit (1), which consists only of five individual adder circuits (5), can also be used. The way this is achieved is that the OR circuit (9) and the AND circuit (11) are not triggered by inputs A4 and B4, but by inputs A2 and B2. <IMAGE>

Description

Addierschaltung im 5211-CodeAddition circuit in the 5211 code

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 5211-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung nur 6 Einzel-Addierschaltungen (5) aufweist, welche nur die Wertigkeit 2 verarbeiten. Auch diese Addierschaltung ist mit einer Eins-Aufwärts-Verschiebeschaltung versehen, welche mit einer Geradeaus-Schaltung kombiniert ist, weil bei Anfall von einer oder drei Ziffern 1 eine Ziffer 1 mit zusätzlichen Teil-Schaltungen verarbeitet werden muß.The invention relates to an electronic adder circuit in the 5211 code, which has a dual full adder for processing values 1 and 5 and whose main circuit has only 6 individual adders ( 5 ), which only process value 2. This adder circuit is also provided with a one-up shift circuit, which is combined with a straight-ahead circuit, because if one or three digits 1 occur, a digit 1 must be processed with additional sub-circuits.

Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B 1 ist in Fig. 6 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. Die Addierschaltung Type C 1 ist in Fig. 7 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel-Addierschaltung 5 dargestellt. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt. In Fig. 6 ist der duale Voll-Addierer 6 b dargestellt, welcher an Stelle der dualen Voll-Addierer 6 und 7 verwendet werden kann.The adder circuit Type A 1 is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. The adder circuit Type B 1 is shown in FIGS. 6 and 2 in two sections; the dividing lines may also have the designation uu . The adder circuit Type C 1 is shown in FIGS. 7 and 2 in two sections; the dividing lines may also have the designation uu . An individual adder circuit 5 is shown in FIG . In Fig. 5, the dual full adder 6 is shown. In FIG. 6, the dual full adder is illustrated b 6, wherein the dual full adder 6 and 7 may be used instead.

Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Ein-Aufwärts- Verschiebeschaltung 3 und der Umcodierschaltung 4 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5 und den Oder-Schaltungen 9 und 10 und der Und- Schaltung 11 und den Negier-Schaltungen 51 und 53 und den Und-Schaltungen 52 und 54. Die Haupt-Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 5 nach Fig. 3 und den zugehörigen Leitungen. Die Schaltung 2 besteht aus 4 Negier-Schaltungen 17 und 3 Und-Schaltungen 18 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 21 mit je 2 Eingängen und der Negier-Schaltung 22 und den zugehörigen Leitungen. Die Umcodierschaltung 4 ist eine Schaltung für die Umcodierung vom 1-aus-10-Code in den 5211-Code und besteht aus einer Oder-Schaltung 31 mit 2 Eingängen und zwei Oder-Schaltungen 32 und 33 mit je 4 Eingängen und einer Oder-Schaltung 34 mit 5 Eingängen und den zugehörigen Leitungen.The adder circuit Type A 1 ( FIGS. 1 and 2) consists of the main circuit 1 and the circuit 2 and the up-shift circuit 3 and the recoding circuit 4 and the dual full adder 6 for processing the valence 1 and that dual full adder 7 for processing the significance 5 and the OR circuits 9 and 10 and the AND circuit 11 and the negation circuits 51 and 53 and the AND circuits 52 and 54 . The main circuit 1 consists of 6 individual adding circuits 5 according to FIG. 3 and the associated lines. The circuit 2 consists of 4 negation circuits 17 and 3 AND circuits 18 , each with 2 inputs. The one-up shift circuit 3 is combined with a straight-ahead circuit and consists of 9 AND circuits 21 with 2 inputs each and the negation circuit 22 and the associated lines. The recoding circuit 4 is a circuit for the transcoding from the 1-out-of-10 code into the 5211 code and consists of an OR circuit 31 with 2 inputs and two OR circuits 32 and 33 with 4 inputs each and an OR circuit 34 with 5 inputs and the associated lines.

Die Einzel-Addierschaltungen 5 der Hauptschaltung 1 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. Die Eingänge haben die Bezeichnung p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s.The individual adding circuits 5 of the main circuit 1 each consist of an OR circuit 23 with 2 inputs and one AND circuit 24 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s .

Diese Addierschaltungen 5 (Fig. 3) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale:These adding circuits 5 ( FIG. 3) have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 6 (Fig. 4) besteht aus 3 dualfreien Einzel-Addierschaltungen 5 nach Fig. 3 und der Und-Schaltung 25 mit 2 Eingängen und der Negier-Schaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h.The dual full adder 6 ( FIG. 4) consists of 3 dual-free individual adder circuits 5 according to FIG. 3 and the AND circuit 25 with 2 inputs and the negation circuit 26 and the OR circuit 27 with 2 inputs. The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h .

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll-Addierer 6. Die Eingänge haben die Bezeichnungen l und k und i. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung y. The dual full adder 7 is the same as the dual full adder 6 . The inputs have the designations l and k and i . The output is called n and the carry output is called y .

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 4 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang x des dualen Voll-Addierers 6 ist auch der Übertrag-Eingang der gesamten Addier-Schaltung. Der Übertrag-Ausgang y des dualen Voll-Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ergebnis-Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ergebnis-Ausgang C 4 haben die Wertigkeit 5.The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The outputs C 1 to C 4 are the result outputs. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 and A 2 and B 1 and B 2 and the result outputs C 1 and C 2 have the value 1. The inputs A 3 and B 3 and the result output C 3 have the value 2. The inputs A 4 and B 4 and the result output C 4 have the value 5.

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 5211-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5211-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, wird die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert und haben am Ausgang dieser Schaltung die Leitungen a bis c H-Potential und in der Schaltung 2 nur die Leitung c 2 H-Potential. Hierbei hat der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, nur an seinem Eingang f H-Potential. Damit hat dessen Ausgang g H-Potential und dessen Übertrag-Ausgang h L-Potential und ist somit die Eins-Aufwärts-Verschiebeschaltung 3 auf Verschiebung vor-angesteuert und haben die Ausgänge dieser Schaltung die Potentialreihe LLHLLLLLL, weil diese Spezial-Schaltung keinen Ausgang für die Ziffer 0 hat. Diese Zwischen-Ergebniszahl wird in der Schaltung 4 in den 5211-Code umcodiert. Damit haben die Ausgänge der Schaltung 4 die Potentialreihe HLHH der Ziffer 7. Der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang l mit H-Potential angesteuert, weshalb er an seinen Ausgang n H-Potential hat und an seinem Übertrag-Ausgang y L-Potential hat. Damit haben die Ergebnis-Ausgänge C auch die Potentialreihe HLHH=7 und ist diese Addition Übertrag-frei, weil der Übertrag-Ausgang y mir L-Potential hat. The mode of operation of the adder circuit type A 1 ( FIGS. 1 and 2) is as follows: one of the two summands comes to the system at the A inputs 5211-coded and the other summand also 5211-coded at the B inputs. If the number 3 is added to the number 4 and only L potential is present at the carry input x and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the main circuit becomes 1 only controlled at 3 inputs with H potential and have the lines a to c H potential at the output of this circuit and only the line c 2 H potential in circuit 2 . Here, the dual full adder 6 , which processes the valency 1, has f H potential only at its input. Thus, its output g has H potential and its carry output h L potential and is thus the one-up shift circuit 3 pre-driven for shift and the outputs of this circuit have the LLHLLLLLL potential series because this special circuit has no output for has the digit 0. This intermediate result number is recoded in circuit 4 into the 5211 code. The outputs of the circuit 4 thus have the potential series HLHH of the number 7. The dual full adder 7 , which processes the valency 5, is only activated at its input 1 with H potential, which is why it has n H potential at its output and has y L potential at its carry output. The result outputs C thus also have the potential series HLHH = 7 and this addition is carry-free because the carry output y has L potential.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 auch die Leitungen a bis c H-Potential und in der Schaltung 2 somit auch die Leitung c 2 H-Potential. Hierbei wird der duale Voll-Addierer 6 an seinem Eingang e mit H-Potential angesteuert und ist somit auch die Eins-Aufwärts-Verschiebeschaltung 3 auf Verschiebung vor-angesteuert. Damit hat die Schaltung 3 an ihren Ausgängen auch die Potentialreihe LLHHHHHHH und die Umcodierschaltung 4 an ihren Ausgängen die Potentialreihe HLHH=7 und wird somit auch der Eingang l des dualen Voll-Addierers 7 mit H-Potential angesteuert. Hierbei hat auch der Eingang i des dualen Voll-Addierers 7 H-Potential und hat somit der Ausgang n L-Potential und der Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LLHH=2 und hat diese Addition einen Übertrag, weil der Übertrag-Ausgang y H-Potential hat.If the number 4 is added to the number 8 and there is only L potential at the carry input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the main have at the output Circuit 1 also the lines a to c H potential and in circuit 2 thus also the line c 2 H potential. In this case, the dual full adder 6 is driven with H potential at its input e and the one-up shift circuit 3 is thus also pre-driven for shifting. Thus the circuit 3 also has the potential series LLHHHHHHH at its outputs and the recoding circuit 4 has the potential series HLHH = 7 at its outputs, and thus the input 1 of the dual full adder 7 is also controlled with H potential. Here, the input i of the dual full adder 7 also has H potential and thus has the output n L potential and the carry output y H potential. The result outputs C thus have the potential series LLHH = 2 and this addition has a carry because the carry output y has H potential.

Falls zusätzlich am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher. If x carry potential is also present at the carry input, the result number is higher by the number 1.

Die Addierschaltung Type B 1 (Fig. 6 und 2) weist im Vergleich mit der Addierschaltung Type A 1 den Unterschied auf, daß an Stelle der Umcodierschaltung 4 die Umcodier-Schaltung 4 b angeordnet ist, welche aus der Oder-Schaltung 71 mit 2 Eingängen und den Oder-Schaltungen 72 und 73 mit je 4 Eingängen und der Oder-Schaltung 75 mit 5 Eingängen und der Negierschaltung 76 besteht.The adder circuit Type B 1 (Fig. 6 and 2), in comparison with the adding circuit Type A 1 the difference in that the Umcodier circuit 4 is disposed b in place of the Umcodierschaltung 4, which from the OR circuit 71 having two inputs and the OR circuits 72 and 73 each with 4 inputs and the OR circuit 75 with 5 inputs and the negation circuit 76 .

Die Addierschaltung Type C 1 (Fig. 7 und 2) weist im Vergleich mit der Addierschaltung Type A 1 den Unterschied auf, daß an Stelle der Umcodierschaltung 4 die Umcodierschaltung 4 c angeordnet ist, welche aus der Oder-Schaltung 81 mit 8 Eingängen und den Oder-Schaltungen 82 und 83 mit je 4 Eingängen und der Oder-Schaltung 85 mit 5 Eingängen besteht.The adder circuit Type C 1 (Fig. 7 and 2), in comparison with the adding circuit Type A 1 the difference in that the Umcodierschaltung 4 is in place of the Umcodierschaltung 4 c arranged selected from the OR circuit 81 having 8 inputs and the OR circuits 82 and 83 with 4 inputs each and the OR circuit 85 with 5 inputs.

An Stelle des in Fig. 4 dargestellten dualen Voll-Addierers 6 kann auch ein dualer Voll-Addierer nach Fig. 5 verwendet werden, welcher die Nummer 6 b hat. Als duale Voll-Addierer 6 und 7 kann somit je ein dualer Voll-Addierer nach Fig. 5 verwendet werden.Instead of the dual full adder 6 shown in FIG. 4, a dual full adder according to FIG. 5, which has the number 6 b , can also be used. A dual full adder according to FIG. 5 can thus be used as dual full adders 6 and 7 .

Die Und-Schaltung 92 in Fig. 6 ist nur zur Verbesserung der Darstellung eingezeichnet und somit nicht erforderlich.The AND circuit 92 in FIG. 6 is only shown to improve the representation and is therefore not necessary.

Claims (8)

1. Elektronische Addierschaltung im 5211-Code, deren Haupt-Schaltung (1) aus Einzel-Addierschaltungen (5) besteht, welche je 2 Eingänge und je einen Ausgang und je einen Übertrag-Ausgang haben und dann an ihrem Ausgang und an ihrem Übertrag-Ausgang H-Potential haben, wenn an beiden Eingängen H-Potential anliegt und welche nur die Wertigkeit 2 verarbeiten, dadurch gekennzeichnet, daß die Haupt-Schaltung 1 weniger als 7 Einzel-Addierschaltungen (5) aufweist.1. Electronic adder circuit in the 5211 code, the main circuit ( 1 ) of which consists of individual adder circuits ( 5 ) which each have 2 inputs and one output and one carry output and then at their output and at their carry Output H-potential if H-potential is present at both inputs and which only process value 2, characterized in that the main circuit 1 has fewer than 7 individual adder circuits ( 5 ). 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) nur 6 Einzel- Addierschaltungen (5) aufweist.2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 1 ) has only 6 individual adding circuits ( 5 ). 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie nur eine Verschiebeschaltung (3) aufweist, mittels der die Zwischen-Ergebniszahl in den erforderlichen Fällen um die Zahl 1 verändert wird, oder eine sonstige Schaltung aufweist, mittels der die Ergebniszahl in den erforderlichen Fällen um die Zahl 1 verändert wird.3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that it has only one shift circuit ( 3 ) by means of which the intermediate result number is changed by the number 1 in the required cases, or has another circuit, by means of which the result number is changed by the number 1 in the required cases. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Verschiebeschaltung eine Eins- Aufwärts-Verschiebeschaltung (3) ist, welche mit einer geradeaus-Schaltung kombiniert ist und bei Verschiebe- Vor-Ansteuerung die betreffende Zwischen-Ergebniszahl um die Ziffer 1 anhebt.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the shift circuit is an up-shift circuit ( 3 ), which is combined with a straight-ahead circuit and with shifting-before - Control raises the relevant intermediate result number by the number 1. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 und 4, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung der maximal dreifach anfallenden Wertigkeit 1 einen dualen Voll-Addierer (6) oder eine ähnliche Schaltung aufweist. 5. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 4, characterized in that it has a dual full adder ( 6 ) for the pre-processing of the triple value 1. or has a similar circuit. 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung oder Verarbeitung der maximal dreifach anfallenden Wertigkeit 5 einen dualen Voll-Addierer oder eine ähnliche Schaltung aufweist.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claims 1 to 4 or according to claims 1 to 5, characterized in that it is for pre-processing or processing the maximum of three Value 5 a dual full adder or one has similar circuit. 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 und 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen (5) der Haupt-Schaltung (1) bei den angegebenen Eingangs-Potentialen folgende Ausgangs- Potentiale aufweisen: 7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the individual adding circuits ( 5 ) Main circuit ( 1 ) has the following output potentials for the specified input potentials: 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen (5) der Haupt-Schaltung (1) aus je einer Oder-Schaltung 23 mit 3 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen bestehen.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 7, characterized in that the individual adding circuits ( 5 ) of the main circuit ( 1 ) each from an OR circuit 23 with 3 inputs and one AND circuit 24 each with 2 inputs.
DE19863643346 1986-12-18 1986-12-18 Adder circuit using 5211 code Withdrawn DE3643346A1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19863643346 DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code
DE19863643837 DE3643837A1 (en) 1986-12-18 1986-12-20 Adder circuit using 5211 code
DE19873703178 DE3703178A1 (en) 1986-12-18 1987-02-03 Adder circuit in 5211 code
DE19873704675 DE3704675A1 (en) 1986-12-18 1987-02-14 Adder circuit in 5211 code
DE19873708361 DE3708361A1 (en) 1986-12-18 1987-03-14 Adder circuit in 5211 code
DE19873710295 DE3710295A1 (en) 1986-12-18 1987-03-28 Adder circuit in 5211 code
DE19873718328 DE3718328A1 (en) 1986-12-18 1987-06-01 Adder circuit in 5211 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863643346 DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code

Publications (1)

Publication Number Publication Date
DE3643346A1 true DE3643346A1 (en) 1988-06-30

Family

ID=6316531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863643346 Withdrawn DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code

Country Status (1)

Country Link
DE (1) DE3643346A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971368B2 (en) * 2005-07-26 2011-07-05 Mitsubishi Electric Corporation Hand drying apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539122A1 (en) * 1985-11-04 1987-05-07 Paul Merkle Serial electronic adder-subtractor in 5211 code
DE3535793A1 (en) * 1985-10-07 1987-05-07 Paul Merkle Tetrad adder in 5211 code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3535793A1 (en) * 1985-10-07 1987-05-07 Paul Merkle Tetrad adder in 5211 code
DE3539122A1 (en) * 1985-11-04 1987-05-07 Paul Merkle Serial electronic adder-subtractor in 5211 code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971368B2 (en) * 2005-07-26 2011-07-05 Mitsubishi Electric Corporation Hand drying apparatus

Similar Documents

Publication Publication Date Title
DE3643346A1 (en) Adder circuit using 5211 code
DE3702565A1 (en) Adder circuit in 5211 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3635749A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3627216A1 (en) Adder circuit using 51111 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3626369A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3642053A1 (en) Adder circuit using 54321 code
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3624902A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3625774A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3718032A1 (en) Adder circuit in 54321 code
DE3627217A1 (en) Adder circuit using 54321 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3622729A1 (en) Adder circuit in 54321 code
DE3625510A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3627749A1 (en) Adder circuit for decimal 1 out of 10 code - has main circuit of adder stages operating with correction stage dependent upon values
DE3720533A1 (en) Adder circuit in 54321 code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3703178

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3704675

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3708361

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3643837

Format of ref document f/p: P

Ref country code: DE

Ref document number: 3710295

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3718328

Format of ref document f/p: P

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee