DE3643346A1 - Adder circuit using 5211 code - Google Patents

Adder circuit using 5211 code

Info

Publication number
DE3643346A1
DE3643346A1 DE19863643346 DE3643346A DE3643346A1 DE 3643346 A1 DE3643346 A1 DE 3643346A1 DE 19863643346 DE19863643346 DE 19863643346 DE 3643346 A DE3643346 A DE 3643346A DE 3643346 A1 DE3643346 A1 DE 3643346A1
Authority
DE
Germany
Prior art keywords
according
circuit
adder
electronic
characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863643346
Other languages
German (de)
Inventor
Paul Merkle
Original Assignee
Paul Merkle
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Paul Merkle filed Critical Paul Merkle
Priority to DE19863643346 priority Critical patent/DE3643346A1/en
Priority claimed from DE19863643837 external-priority patent/DE3643837A1/en
Priority claimed from DE19873703178 external-priority patent/DE3703178A1/en
Priority claimed from DE19873704675 external-priority patent/DE3704675A1/en
Priority claimed from DE19873708361 external-priority patent/DE3708361A1/en
Priority claimed from DE19873710295 external-priority patent/DE3710295A1/en
Priority claimed from DE19873718328 external-priority patent/DE3718328A1/en
Publication of DE3643346A1 publication Critical patent/DE3643346A1/en
Application status is Withdrawn legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4912Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/4916Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively

Abstract

The input part of this adder circuit is constructed so that a main circuit (1), which consists only of five individual adder circuits (5), can also be used. The way this is achieved is that the OR circuit (9) and the AND circuit (11) are not triggered by inputs A4 and B4, but by inputs A2 and B2. <IMAGE>

Description

Addierschaltung im 5211-Code Adder in the 5211 Code

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 5211-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung nur 6 Einzel-Addierschaltungen ( 5 ) aufweist, welche nur die Wertigkeit 2 verarbeiten. The invention is an electronic adder circuit in the 5211 code, each of which has a dual full adder for the processing of the values 1 and 5 and the main circuit only 6 single adders (5), which only process the valency. 2 Auch diese Addierschaltung ist mit einer Eins-Aufwärts-Verschiebeschaltung versehen, welche mit einer Geradeaus-Schaltung kombiniert ist, weil bei Anfall von einer oder drei Ziffern 1 eine Ziffer 1 mit zusätzlichen Teil-Schaltungen verarbeitet werden muß. Also these adder circuit is provided with a one-up-shifting circuit, which is combined with a straight-ahead circuit, because at seizure of one or three digits 1, a numeral 1 is to be processed by additional sub-circuits.

Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; The adder circuit A Type 1 is shown in two sub-sections in Figures 1 and 2. die Trenn-Linien haben die Bezeichnung uu . the dividing lines are labeled uu. Die Addierschaltung Type B 1 ist in Fig. 6 und 2 in zwei Teil-Abschnitten dargestellt; The adder circuit Type B 1 is shown in two sub-sections in Figures 6 and 2; FIG. die Trenn-Linien haben auch die Bezeichnung uu . the dividing lines also have the name uu. Die Addierschaltung Type C 1 ist in Fig. 7 und 2 in zwei Teil-Abschnitten dargestellt; The adder circuit Type C 1 is shown in two sub-sections in Figures 7 and 2; FIG. die Trenn-Linien haben auch die Bezeichnung uu . the dividing lines also have the name uu. In Fig. 4 ist eine Einzel-Addierschaltung 5 dargestellt. In FIG. 4, a single adder circuit 5 is shown. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5, the dual full adder 6 is shown. In Fig. 6 ist der duale Voll-Addierer 6 b dargestellt, welcher an Stelle der dualen Voll-Addierer 6 und 7 verwendet werden kann. In FIG. 6, the dual full adder 6 b is shown which may be used in place of the dual full adder 6 and 7.

Die Addierschaltung Type A 1 ( Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Ein-Aufwärts- Verschiebeschaltung 3 und der Umcodierschaltung 4 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5 und den Oder-Schaltungen 9 und 10 und der Und- Schaltung 11 und den Negier-Schaltungen 51 und 53 und den Und-Schaltungen 52 und 54 . The adder circuit Type A 1 (Fig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the one-up-shifting circuit 3 and the Umcodierschaltung 4 and the dual full adder 6 for processing the value 1 and the dual full adder 7 for processing the value 5 and the OR circuits 9 and 10 and the aND circuit 11 and the Negier circuits 51 and 53 and the aND circuits 52 and 54th Die Haupt-Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 5 nach Fig. 3 und den zugehörigen Leitungen. The main circuit 1 consists of 6 single-adder circuits 5 of Fig. 3 and the associated lines. Die Schaltung 2 besteht aus 4 Negier-Schaltungen 17 und 3 Und-Schaltungen 18 mit je 2 Eingängen. The circuit 2 consists of 4 Negier circuits 17 and 3, AND circuits 18 with 2 inputs each. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 21 mit je 2 Eingängen und der Negier-Schaltung 22 und den zugehörigen Leitungen. The one-step-up shift circuit 3 is combined with a straight-circuit and consists of 9 AND circuits 21 with 2 inputs and Negier circuit 22 and the associated lines. Die Umcodierschaltung 4 ist eine Schaltung für die Umcodierung vom 1-aus-10-Code in den 5211-Code und besteht aus einer Oder-Schaltung 31 mit 2 Eingängen und zwei Oder-Schaltungen 32 und 33 mit je 4 Eingängen und einer Oder-Schaltung 34 mit 5 Eingängen und den zugehörigen Leitungen. The Umcodierschaltung 4 is a circuit for transcoding from the 1-of-10 code in the 5211 code and is composed of an OR circuit 31 having two inputs and two Or circuits 32 and 33 each with 4 inputs and an OR circuit 34 with 5 inputs and the associated lines.

Die Einzel-Addierschaltungen 5 der Hauptschaltung 1 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. The individual adders 5 of the main circuit 1 consist of an OR circuit 23 with 2 inputs and each of an AND circuit 24 having two inputs. Die Eingänge haben die Bezeichnung p und q . The inputs are labeled p and q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s . The output is labeled r and the carry-out the name s.

Diese Addierschaltungen 5 ( Fig. 3) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale: This adder 5 (FIG. 3) have the following at the input potentials listed below output potentials:

Der duale Voll-Addierer 6 ( Fig. 4) besteht aus 3 dualfreien Einzel-Addierschaltungen 5 nach Fig. 3 und der Und-Schaltung 25 mit 2 Eingängen und der Negier-Schaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. The dual full adder 6 (Fig. 4) consists of 3 dual-free single-adder circuits 5 of Fig. 3 and the AND circuit 25 with 2 inputs and the Negier circuit 26 and the OR circuit 27 having two inputs. Die Eingänge haben die Bezeichnungen x und f und e . The inputs are labeled x and f and e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h . The output is labeled g and the carry-out the name h.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll-Addierer 6 . The dual full adder 7 is the same as the dual full adder. 6 Die Eingänge haben die Bezeichnungen l und k und i . The inputs are labeled l and k and i. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung y . The output has the designation n, and the carry output, the term y.

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. The inputs A 1 to A 4 are the inputs for the first summand and the inputs B 1 to B 4, the inputs for the second term. Die Ausgänge C 1 bis C 4 sind die Ergebnis-Ausgänge. The outputs C 1 to C 4 are the result outputs. Der Übertrag-Eingang x des dualen Voll-Addierers 6 ist auch der Übertrag-Eingang der gesamten Addier-Schaltung. The carry input x of the dual full-adder 6 is also the carry input of the entire adder circuit. Der Übertrag-Ausgang y des dualen Voll-Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. The carry output y of the dual full-adder 7 is the carry output of the entire adder. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ergebnis-Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ergebnis-Ausgang C 4 haben die Wertigkeit 5. The inputs A 1 and A 2 and B 1 and B 2, and the result outputs C 1 and C 2 have the weight 1. The inputs A 3 and B 3 and the result output C 3 have the value 2. The inputs A 4 and B 4 and the result output C 4 have the significance. 5

Die Wirkungsweise der Addierschaltung Type A 1 ( Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 5211-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5211-codiert an den B-Eingängen. The operation of the adder circuit Type A 1 (Fig. 1 and 2) is as follows: One of the two terms is 5211-encoded to the A-inputs to the plant and the other addend is also 5211-encoded at the B inputs. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, wird die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert und haben am Ausgang dieser Schaltung die Leitungen a bis c H-Potential und in der Schaltung 2 nur die Leitung c 2 H-Potential. If the number 3 is added to the numeral 4 and x is applied only L-potential at the carry input and the number 3 arrives at the A inputs to the system and the point 4 comes to the B inputs to the plant, the main circuit is 1 is driven only on 3 inputs with H potential and have at the output of this circuit, the lines a to c H potential and in the circuit 2, only the line c 2 H potential. Hierbei hat der duale Voll-Addierer 6 , welcher die Wertigkeit 1 verarbeitet, nur an seinem Eingang f H-Potential. In this case, the dual full adder 6, wherein the value 1 processed f only on its input H potential. Damit hat dessen Ausgang g H-Potential und dessen Übertrag-Ausgang h L-Potential und ist somit die Eins-Aufwärts-Verschiebeschaltung 3 auf Verschiebung vor-angesteuert und haben die Ausgänge dieser Schaltung die Potentialreihe LLHLLLLLL, weil diese Spezial-Schaltung keinen Ausgang für die Ziffer 0 hat. Thus, the output g H-potential and whose carry output is h L potential, and thus the one-up-shift circuit driven before-3 to shift, and the outputs of this circuit have the potential number LLHLLLLLL because these special circuit no output for the number 0 has. Diese Zwischen-Ergebniszahl wird in der Schaltung 4 in den 5211-Code umcodiert. This intermediate result number is recoded in the circuit 4 in the 5211 code. Damit haben die Ausgänge der Schaltung 4 die Potentialreihe HLHH der Ziffer 7. Der duale Voll-Addierer 7 , welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang l mit H-Potential angesteuert, weshalb er an seinen Ausgang n H-Potential hat und an seinem Übertrag-Ausgang y L-Potential hat. Thus, the outputs of the circuit 4 are in this case driven, the potential number HLHH the numeral 7. The dual full adder 7, which processes the value 5 is only at its input l with H potential, which is why it has at its output n H potential and at its carry output y is L-potential. Damit haben die Ergebnis-Ausgänge C auch die Potentialreihe HLHH=7 und ist diese Addition Übertrag-frei, weil der Übertrag-Ausgang y mir L-Potential hat. Thus the result outputs C also have the potential number HLHH = 7 and this addition carry free because of the carry output y me has L potential.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 auch die Leitungen a bis c H-Potential und in der Schaltung 2 somit auch die Leitung c 2 H-Potential. If the numeral 4 is added to the digit 8, and x is applied only L-potential at the carry input and the point 4 comes to the A-inputs to the plant and the numeral 8 comes to the B inputs to the plant, have at the output of the main 1 circuit, the lines a to c H potential and in the circuit 2 thus also the line c 2 H potential. Hierbei wird der duale Voll-Addierer 6 an seinem Eingang e mit H-Potential angesteuert und ist somit auch die Eins-Aufwärts-Verschiebeschaltung 3 auf Verschiebung vor-angesteuert. Here, the dual full adder 6 is driven at its input e with H potential and thus is also the one-step-up shift circuit 3 is driven to pre-shift. Damit hat die Schaltung 3 an ihren Ausgängen auch die Potentialreihe LLHHHHHHH und die Umcodierschaltung 4 an ihren Ausgängen die Potentialreihe HLHH=7 und wird somit auch der Eingang l des dualen Voll-Addierers 7 mit H-Potential angesteuert. Thus, the circuit 3 at its outputs the potential number LLHHHHHHH and Umcodierschaltung 4 at their outputs, the potential number HLHH = 7 and also the input l of the dual full-adder 7 is thus driven with H potential. Hierbei hat auch der Eingang i des dualen Voll-Addierers 7 H-Potential und hat somit der Ausgang n L-Potential und der Übertrag-Ausgang y H-Potential. In this case also the input i of the dual full-adder has 7 H potential and thus has the output n L potential, and the carry output y H potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LLHH=2 und hat diese Addition einen Übertrag, weil der Übertrag-Ausgang y H-Potential hat. So have the result outputs C, the potential number LLHH = 2 and this addition has a carry, because the carry output y has H potential.

Falls zusätzlich am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher. In addition, if x lies H potential at the carry input, the count number is the digit 1 is higher.

Die Addierschaltung Type B 1 ( Fig. 6 und 2) weist im Vergleich mit der Addierschaltung Type A 1 den Unterschied auf, daß an Stelle der Umcodierschaltung 4 die Umcodier-Schaltung 4 b angeordnet ist, welche aus der Oder-Schaltung 71 mit 2 Eingängen und den Oder-Schaltungen 72 und 73 mit je 4 Eingängen und der Oder-Schaltung 75 mit 5 Eingängen und der Negierschaltung 76 besteht. The adder circuit Type B 1 (Fig. 6 and 2), in comparison with the adding circuit Type A 1 the difference in that the Umcodier circuit 4 is arranged in place of the Umcodierschaltung 4 b, which from the OR circuit 71 having two inputs and the OR circuits 72 and 73 is with 4 inputs and the OR circuit 75 with 5 inputs, and the negation circuit 76th

Die Addierschaltung Type C 1 ( Fig. 7 und 2) weist im Vergleich mit der Addierschaltung Type A 1 den Unterschied auf, daß an Stelle der Umcodierschaltung 4 die Umcodierschaltung 4 c angeordnet ist, welche aus der Oder-Schaltung 81 mit 8 Eingängen und den Oder-Schaltungen 82 und 83 mit je 4 Eingängen und der Oder-Schaltung 85 mit 5 Eingängen besteht. The adder circuit Type C 1 (Fig. 7 and 2), in comparison with the adding circuit Type A 1 the difference in that the Umcodierschaltung 4 c is arranged in place of the Umcodierschaltung 4, which from the OR circuit 81 having 8 inputs and the oR circuits 82 and 83 is with 4 inputs and the oR circuit 85 with 5 inputs.

An Stelle des in Fig. 4 dargestellten dualen Voll-Addierers 6 kann auch ein dualer Voll-Addierer nach Fig. 5 verwendet werden, welcher die Nummer 6 b hat. Instead of the shown in Fig. 4 dual full-adder 6, a dual full adder 5 can be used according to Fig., Where the number 6b has. Als duale Voll-Addierer 6 und 7 kann somit je ein dualer Voll-Addierer nach Fig. 5 verwendet werden. As dual full adder 6 and 7 can thus be used depending 5 a dual full adder of FIG..

Die Und-Schaltung 92 in Fig. 6 ist nur zur Verbesserung der Darstellung eingezeichnet und somit nicht erforderlich. The AND circuit 92 in FIG. 6 is shown only to improve the appearance and thus not required.

Claims (8)

1. Elektronische Addierschaltung im 5211-Code, deren Haupt-Schaltung ( 1 ) aus Einzel-Addierschaltungen ( 5 ) besteht, welche je 2 Eingänge und je einen Ausgang und je einen Übertrag-Ausgang haben und dann an ihrem Ausgang und an ihrem Übertrag-Ausgang H-Potential haben, wenn an beiden Eingängen H-Potential anliegt und welche nur die Wertigkeit 2 verarbeiten, dadurch gekennzeichnet, daß die Haupt-Schaltung 1 weniger als 7 Einzel-Addierschaltungen ( 5 ) aufweist. 1. Electronic adding circuit 5211 in the code, the main circuit (1) of single adders (5), which have 2 inputs and one output each, and each have a carry output, and then at its output and at its transferability H have output potential when applied and at both inputs H potential which only process the valency 2, characterized in that the main circuit 1 has less than 7 single-adder (5).
2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung ( 1 ) nur 6 Einzel- Addierschaltungen ( 5 ) aufweist. 2. Electronic comprising adding circuit according to claim 1, characterized in that the main circuit (1) only 6 single adder (5).
3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie nur eine Verschiebeschaltung ( 3 ) aufweist, mittels der die Zwischen-Ergebniszahl in den erforderlichen Fällen um die Zahl 1 verändert wird, oder eine sonstige Schaltung aufweist, mittels der die Ergebniszahl in den erforderlichen Fällen um die Zahl 1 verändert wird. 3. Electronic adder circuit according to claim 1 or according to claim 1 and 2, characterized in that it has only a shift circuit (3) by means of which is changed intermediate result number in the necessary cases by the number 1, or having any other circuit, by means of the count number is varied in the required cases, the number of the first
4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Verschiebeschaltung eine Eins- Aufwärts-Verschiebeschaltung ( 3 ) ist, welche mit einer geradeaus-Schaltung kombiniert ist und bei Verschiebe- Vor-Ansteuerung die betreffende Zwischen-Ergebniszahl um die Ziffer 1 anhebt. 4. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the shift circuit a oneness up-shifting circuit (3) which is combined with a straight-circuit and shift Before -Ansteuerung raises the question interim result number to the digit first
5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 und 4, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung der maximal dreifach anfallenden Wertigkeit 1 einen dualen Voll-Addierer ( 6 ) oder eine ähnliche Schaltung aufweist. 5. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 4, characterized in that it for the pre-processing of up to three times resulting value 1 a dual full adder (6) or has a similar circuit.
6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung oder Verarbeitung der maximal dreifach anfallenden Wertigkeit 5 einen dualen Voll-Addierer oder eine ähnliche Schaltung aufweist. 6. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it for the pre-processing or processing of up to three times accumulated value 5 has a dual full adder or a similar circuit.
7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 und 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen ( 5 ) der Haupt-Schaltung ( 1 ) bei den angegebenen Eingangs-Potentialen folgende Ausgangs- Potentiale aufweisen: 7. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the single adder (5) of the main circuit (1) at the indicated input potentials have the following output potentials:
8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen ( 5 ) der Haupt-Schaltung ( 1 ) aus je einer Oder-Schaltung 23 mit 3 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen bestehen. 8. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 7, characterized in that the single adder (5) of the main circuit (1) consists of a respective OR circuit 23 are each a 3-input aND circuit 24 having two inputs.
DE19863643346 1986-12-18 1986-12-18 Adder circuit using 5211 code Withdrawn DE3643346A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863643346 DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE19863643346 DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code
DE19863643837 DE3643837A1 (en) 1986-12-18 1986-12-20 Adder circuit using 5211 code
DE19873703178 DE3703178A1 (en) 1986-12-18 1987-02-03 Adder circuit in 5211 code
DE19873704675 DE3704675A1 (en) 1986-12-18 1987-02-14 Adder circuit in 5211 code
DE19873708361 DE3708361A1 (en) 1986-12-18 1987-03-14 Adder circuit in 5211 code
DE19873710295 DE3710295A1 (en) 1986-12-18 1987-03-28 Adder circuit in 5211 code
DE19873718328 DE3718328A1 (en) 1986-12-18 1987-06-01 Adder circuit in 5211 code

Publications (1)

Publication Number Publication Date
DE3643346A1 true DE3643346A1 (en) 1988-06-30

Family

ID=6316531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863643346 Withdrawn DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code

Country Status (1)

Country Link
DE (1) DE3643346A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971368B2 (en) * 2005-07-26 2011-07-05 Mitsubishi Electric Corporation Hand drying apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539122A1 (en) * 1985-11-04 1987-05-07 Paul Merkle Serial electronic adder-subtractor in 5211 code
DE3535793A1 (en) * 1985-10-07 1987-05-07 Paul Merkle Tetrad adder in 5211 code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3535793A1 (en) * 1985-10-07 1987-05-07 Paul Merkle Tetrad adder in 5211 code
DE3539122A1 (en) * 1985-11-04 1987-05-07 Paul Merkle Serial electronic adder-subtractor in 5211 code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7971368B2 (en) * 2005-07-26 2011-07-05 Mitsubishi Electric Corporation Hand drying apparatus

Similar Documents

Publication Publication Date Title
DE4302898C2 (en) Arithmetic processing unit to accumulate function
DE69435047T2 (en) Circuit and method for parallel addition and averaging
DE3917059A1 (en) Cordic arrangement for multiplying complex numbers
EP0427036A2 (en) Keyboard for the control of processor units
EP0309685A3 (en) Device for input and treatment of characters and graphics
GB2062310A (en) Binary multiplication cell circuit
EP0049216B1 (en) Calculating unit including a parallel bidirectional shifting means
EP0122946A1 (en) CMOS - Full binary adder
DE4403917C2 (en) Means for calculating a bit occupation count
EP0209014B1 (en) Arrangement having a saturable carry-save adder
EP0178424B1 (en) Semisystolic cell-structured digital multiplier
EP0453641B1 (en) CORDIC-processor for vector rotation with carry-save architecture
CH622113A5 (en)
EP0051079B1 (en) Binary mos ripple carry parallel adder/subtractor and appropriate adding/subtracting stage
EP0352549B1 (en) Carry select adder
DE3434777C2 (en)
EP0002478A1 (en) Cryptographic apparatus
EP0249279B1 (en) Digital filter
EP0259514A1 (en) Digital circuit for the simultaneous generation of digital sine and cosine function values
DE3836205C2 (en)
DE3828290C2 (en)
EP0326897B1 (en) Adder cell with sum and carry parts
EP0305709B1 (en) Matrix-matrix multiplier
EP0109966B1 (en) Digital fm demodulation circuit
Schatte On a law of the iterated logarithm for sums mod 1 with application to Benford's law

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3703178

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3704675

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3708361

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3643837

Format of ref document f/p: P

Ref country code: DE

Ref document number: 3710295

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3718328

Format of ref document f/p: P

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee