DE3710295A1 - Adder circuit in 5211 code - Google Patents

Adder circuit in 5211 code

Info

Publication number
DE3710295A1
DE3710295A1 DE19873710295 DE3710295A DE3710295A1 DE 3710295 A1 DE3710295 A1 DE 3710295A1 DE 19873710295 DE19873710295 DE 19873710295 DE 3710295 A DE3710295 A DE 3710295A DE 3710295 A1 DE3710295 A1 DE 3710295A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
adder
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873710295
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19863643346 external-priority patent/DE3643346A1/en
Application filed by Individual filed Critical Individual
Priority to DE19873710295 priority Critical patent/DE3710295A1/en
Publication of DE3710295A1 publication Critical patent/DE3710295A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/4916—Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The adder circuit according to the subject of the invention differs from the adder circuits according to P 3708361.9 mainly in that a 51111-5211 code conversion circuit according to P 3708502.2 is arranged as circuit (3). <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 5211-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung nur aus 5 dual-freien Einzel-Addierschaltungen besteht. Diese Addierschaltung ist in 3 Typen dargestellt. Diese Addierschaltungen haben als Schluß-Schaltung eine 51111-5211-Umcodierschaltung, welche nur aus einer Negierschaltung und einer Und-Schaltung mit 2 Eingängen und 2 Oder-Schaltungen mit je 2 Eingängen besteht.The invention relates to an electronic adder circuit in the 5211 code, which is used for processing the weights 1 and 5 each have a dual full adder and whose main circuit only consists of 5 dual-free individual adding circuits consists. This adding circuit is of 3 types shown. These adder circuits have a closing circuit a 51111-5211 recoding circuit, which only consists of one Negation circuit and an AND circuit with 2 inputs and There are 2 OR circuits with 2 inputs each.

Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist eine Einzel-Addierschaltung 5 dargestellt. In Fig. 4 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5 ist der duale Voll-Addierer 6 b dargestellt. In Fig. 1 und 6 ist die Addierschaltung Type B in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 1 und 7 ist die Addierschaltung Type C dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The addition circuit type A is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. An individual adder circuit 5 is shown in FIG . In FIG. 4, the dual full adder 6 is shown. In Fig. 5, the dual full adder is illustrated B 6. In Figures 1 and 6, the adder circuit Type B in two sub-sections is shown. the dividing lines may also have the designation uu . In Fig. 1 and 7, the adding circuit Type C is shown; the dividing lines may also have the designation uu .

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5 und den Eingangs-Schaltungen 8 und 9 und der Schaltung 10. Die Haupt-Schaltung 1 besteht aus 5 Einzel-Addierschaltungen 5 nach Fig. 3. Die Schaltung 2 besteht aus 4 Und-Schaltungen 11 bis 14 mit je 2 Eingängen und 4 weiteren Und-Schaltungen 15 mit je 2 Eingängen und der Negier-Schaltung 16 und der Oder-Schaltung 17 mit 2 Eingängen und 4 Oder-Schaltungen 18 bis 21 mit je 2 Eingängen und 3 Dioden 22. Die Schluß-Schaltung 3 ist eine 51111-5211-Umcodierschaltung, welche aus der Negier-Schaltung 33 und der Und-Schaltung 34 mit 2 Eingängen und den Oder-Schaltungen 35 und 36 mit je 2 Eingängen besteht. Die Eingangs-Schaltung 8 besteht aus der Negier-Schaltung 61 und der Und-Schaltung 62. Die Eingangs-Schaltung 9 besteht aus der Negier-Schaltung 63 und der Und-Schaltung 64. Die Schaltung 10 besteht aus 3 Oder-Schaltungen 65 bis 67 und 2 Und-Schaltungen 68 und 69.The adding circuit type A ( Fig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the closing circuit 3 and the dual full adder 6 for processing the valence 1 and the dual full adder 7 for the Processing the significance 5 and the input circuits 8 and 9 and the circuit 10 . The main circuit 1 consists of 5 individual adding circuits 5 according to FIG. 3. The circuit 2 consists of 4 AND circuits 11 to 14 with 2 inputs each and 4 further AND circuits 15 with 2 inputs each and the negation circuit 16 and the OR circuit 17 with 2 inputs and 4 OR circuits 18 to 21 , each with 2 inputs and 3 diodes 22 . The final circuit 3 is a 51111-5211 recoding circuit, which consists of the negation circuit 33 and the AND circuit 34 with 2 inputs and the OR circuits 35 and 36 with 2 inputs each. The input circuit 8 consists of the negation circuit 61 and the AND circuit 62 . The input circuit 9 consists of the negation circuit 63 and the AND circuit 64 . The circuit 10 consists of 3 OR circuits 65 to 67 and 2 AND circuits 68 and 69 .

Die Einzel-Addierschaltungen 5 (Fig. 3) der Haupt-Schaltung 1 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s. Diese Addierschaltungen 5 der Haupt-Schaltung 1 verarbeiten nur die Wertigkeit 2.The individual adding circuits 5 ( FIG. 3) of the main circuit 1 each consist of an OR circuit 23 with 2 inputs and one AND circuit 24 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s . These adding circuits 5 of the main circuit 1 only process the valency 2.

Diese Einzel-Addierschaltungen 5 der Haupt-Schaltung 1 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These individual adding circuits 5 of the main circuit 1 have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 6 (Fig. 4) besteht aus 3 dualfreien Einzel-Addierschaltungen 5 nach Fig. 3 und der Und- Schaltung 25 mit 2 Eingängen und der Negier-Schaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1. The dual full adder 6 ( FIG. 4) consists of 3 dual-free individual adder circuits 5 according to FIG. 3 and the AND circuit 25 with 2 inputs and the negation circuit 26 and the OR circuit 27 with 2 inputs. The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h . This dual full adder 6 only processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6. Die Eingänge haben die Bezeichnungen l und k und i. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet nur die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 . The inputs have the designations l and k and i . The output is called n and the carry output is called y . This dual full adder 7 only processes the valency 5.

Die Eingänge haben die Bezeichnungen A 1 bis A 4 und B 1 bis B 4. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis C 4. Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Der Übertrag-Eingang x des dualen Voll-Addierers 6 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Übertrag-Ausgang y des dualen Voll- Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ergebnis-Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ergebnis- Ausgang C 4 haben die Wertigkeit 5.The inputs have the designations A 1 to A 4 and B 1 to B 4 . The result outputs have the designations C 1 to C 4 . The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 and A 2 and B 1 and B 2 and the result outputs C 1 and C 2 have the value 1. The inputs A 3 and B 3 and the result output C 3 have the value 2. The inputs A 4 and B 4 and the result output C 4 have the value 5.

Die Wirkungsweise dieser Addierschaltung Type A ist fast gleich, wie die Wirkungsweise der Addierschaltung nach P 36 43 837.5.The operation of this type A addition circuit is almost the same as the operation of the addition circuit according to P 36 43 837.5.

Die Addierschaltung Type B (Fig. 1 und 6) besteht aus der Haupt-Schaltung 1 und den Schaltungen 38 und 39 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5 und den Eingangs- Schaltungen 8 und 9 und der Schaltung 10. Die Haupt-Schaltung 1 besteht aus 5 Einzel-Addierschaltungen 5 nach Fig. 3. Die Schaltung 38 besteht aus der Negier-Schaltung 44 und der Und-Schaltung 45 und der Oder-Schaltung 46 und der Negier-Schaltung 47 und den Und-Schaltungen 48 und 49. Die Schaltung 39 besteht aus 4 Und-Schaltungen 51 bis 54 und 4 Oder-Schaltungen 55 bis 58 und 3 Dioden 59. Die Schluß- Schaltung 3 ist gleich wie die Schluß-Schaltung 3 der Addierschaltung Type A und besteht aus der Negier-Schaltung 33 und der Und-Schaltung 34 und den Oder-Schaltungen 35 und 36. Die Eingangs-Schaltung 8 besteht aus der Negier-Schaltung 61 und der Und-Schaltung 62. Die Eingangs-Schaltung 9 besteht aus der Negier-Schaltung 63 und der Und-Schaltung 64. Die Schaltung 10 besteht aus 3 Oder-Schaltungen 65 bis 67 und 2 Und-Schaltungen 68 und 69. Als Addier-Schaltungen 5 kommen auch Addierschaltungen nach Fig. 3 zur Verwendung. Als duale Voll-Addierer 6 und 7 kommen auch duale Voll- Addierer nach Fig. 4 oder 5 zur Verwendung. Die Wertigkeit der Eingänge A 1 bis A 4 und B 1 bis B 4 und der Ausgänge C 1 bis C 4 ist gleich, wie bei der Addierschaltung Type A (Fig. 1 und 2). Der Übertrag-Eingang hat auch die Bezeichnung x und der Übertrag-Ausgang auch die Bezeichnung y.The adder circuit Type B ( FIGS. 1 and 6) consists of the main circuit 1 and the circuits 38 and 39 and the closing circuit 3 and the dual full adder 6 for processing the valence 1 and the dual full adder 7 for processing the valency 5 and the input circuits 8 and 9 and the circuit 10 . The main circuit 1 consists of 5 individual adding circuits 5 according to FIG. 3. The circuit 38 consists of the negation circuit 44 and the AND circuit 45 and the OR circuit 46 and the negation circuit 47 and the AND circuits 48 and 49 . The circuit 39 consists of 4 AND circuits 51 to 54 and 4 OR circuits 55 to 58 and 3 diodes 59 . The final circuit 3 is the same as the circuit of the adder circuit 3 Type A and consists of the Negier circuit 33 and the AND circuit 34 and OR circuits 35 and 36th The input circuit 8 consists of the negation circuit 61 and the AND circuit 62 . The input circuit 9 consists of the negation circuit 63 and the AND circuit 64 . The circuit 10 consists of 3 OR circuits 65 to 67 and 2 AND circuits 68 and 69 . Adding circuits 5 according to FIG. 3 are also used as adding circuits 5 . Dual full adders according to FIGS. 4 or 5 are also used as dual full adders 6 and 7 . The value of the inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 is the same as for the addition circuit type A ( Fig. 1 and 2). The carry input is also labeled x and the carry output is also labeled y .

Die Wirkungsweise dieser Addierschaltung Type B ist fast gleich, wie die Wirkungsweise der Addierschaltung nach P 37 04 675.6.The mode of operation of this type B adding circuit is almost the same as the mode of operation of the adding circuit according to P 37 04 675.6.

Die Addierschaltung Type C (Fig. 1 und 7) besteht aus der Haupt-Schaltung 1 und den Schaltungen 60 und 70 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5 und den Eingangs- Schaltungen 8 und 9 und der Schaltung 10. Die Haupt-Schaltung 1 besteht auch aus 5 Einzel-Addierschaltungen 5 nach Fig. 3. Die Schaltung 60 besteht aus der Und-Schaltung 71 und der Oder-Schaltung 72 und der Negier-Schaltung 73 und der Und-Schaltung 74. Die Schaltung 70 besteht aus 5 Und- Schaltungen 75 bis 79 mit je 2 Eingängen und 4 Oder-Schaltungen 81 bis 84 mit je 2 Eingängen und 3 Dioden 85. Die Schluß-Schaltung 3 ist auch gleich, wie die Schluß-Schaltung 3 der Addierschaltung Type A und besteht aus der Negier- Schaltung 33 und der Und-Schaltung 34 und den Oder-Schaltungen 35 und 36. Die Eingangs-Schaltung 8 besteht aus der Negier-Schaltung 61 und der Und-Schaltung 62. Die Eingangs- Schaltung 9 besteht aus der Negier-Schaltung 63 und der Und- Schaltung 64. Die Schaltung 10 besteht aus 3 Oder-Schaltungen 65 bis 67 und 2 Und-Schaltungen 68 und 69. Als Addierschaltungen 5 kommen auch Addierschaltungen nach Fig. 3 zur Verwendung. Als duale Voll-Addierer 6 und 7 kommen auch duale Voll-Addierer nach Fig. 4 oder 5 zur Verwendung. Die Wertigkeit der Eingänge A 1 bis A 4 und B 1 bis B 4 und der Ausgänge C 1 bis C 4 ist gleich, wie bei den Addierschaltungen Type A (Fig. 1 und 2) und Type B (Fig. 1 und 6). Der Übertrag-Eingang hat auch die Bezeichnung x und der Übertrag- Ausgang auch die Bezeichnung y.The adder circuit type C ( FIGS. 1 and 7) consists of the main circuit 1 and the circuits 60 and 70 and the closing circuit 3 and the dual full adder 6 for processing the valence 1 and the dual full adder 7 for processing the valency 5 and the input circuits 8 and 9 and the circuit 10 . The main circuit 1 also consists of 5 individual adding circuits 5 according to FIG. 3. The circuit 60 consists of the AND circuit 71 and the OR circuit 72 and the negation circuit 73 and the AND circuit 74 . The circuit 70 consists of 5 AND circuits 75 to 79 , each with 2 inputs and 4 OR circuits 81 to 84 , each with 2 inputs and 3 diodes 85 . The closing circuit 3 is also the same as the closing circuit 3 of the adder circuit type A and consists of the negation circuit 33 and the AND circuit 34 and the OR circuits 35 and 36 . The input circuit 8 consists of the negation circuit 61 and the AND circuit 62 . The input circuit 9 consists of the negation circuit 63 and the AND circuit 64 . The circuit 10 consists of 3 OR circuits 65 to 67 and 2 AND circuits 68 and 69 . Adding circuits 5 according to FIG. 3 are also used as adding circuits 5 . Dual full adders according to FIGS. 4 or 5 are also used as dual full adders 6 and 7 . The value of the inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 is the same as in the addition circuits type A ( FIGS. 1 and 2) and type B ( FIGS. 1 and 6). The carry input is also labeled x and the carry output is also labeled y .

Die Wirkungsweise dieser Addierschaltung Type C ist fast gleich, wie die Wirkungsweise der Addierschaltung nach P 37 03 178.3.The operation of this type C addition circuit is almost the same as the operation of the addition circuit according to P 37 03 178.3.

Der in Fig. 5 dargestellte Voll-Addierer 6 b besteht aus 3 Und-Schaltungen 41 mit je 2 Eingängen und 3 Oder- Schaltungen 42 mit je 2 Eingängen und 2 Negier-Schaltungen 43. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h.The full adder 6 b shown in FIG. 5 consists of 3 AND circuits 41 , each with 2 inputs and 3 OR circuits 42 , each with 2 inputs and 2 negation circuits 43 . The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h .

Claims (7)

1. Elektronische Addierschaltung im 5211-Code, deren Haupt- Schaltung (1) aus Einzel-Addierschaltungen (5) besteht, welche je 2 Eingänge und je einen Ausgang und je einen Übertrag-Ausgang haben und dann an ihrem Ausgang und an ihrem Übertrag-Ausgang H-Potential haben, wenn an beiden Eingängen H-Potential anliegt und welche nur die Wertigkeit 2 verarbeiten, dadurch gekennzeichnet, daß sie als Schluß-Schaltung eine 51111-5211-Umcodierschaltung (3) aufweist, welche nur aus einer Negier-Schaltung (33) und einer Und-Schaltung (34) mit 2 Eingängen und 2 Oder- Schaltungen (35 und 36) mit je 2 Eingängen besteht.1. Electronic adder circuit in the 5211 code, the main circuit ( 1 ) of which consists of individual adder circuits ( 5 ) which each have 2 inputs and one output and one carry output and then at their output and at their carry Output H-potential if there is H-potential at both inputs and which only process value 2, characterized in that it has a 51111-5211 recoding circuit ( 3 ) as the final circuit, which consists only of a negation circuit ( 33 ) and an AND circuit ( 34 ) with 2 inputs and 2 OR circuits ( 35 and 36 ) with 2 inputs each. 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung der maximal dreifach anfallenden Ziffer 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist.2. Electronic adder circuit according to claim 1, characterized in that it has a dual full adder ( 6 ) or a similar circuit for the pre-processing of the maximum three-fold number 1. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung oder Verarbeitung der maximal dreifach anfallenden Ziffer 5 einen dualen Voll-Addierer (7) oder eine ähnliche Schaltung aufweist.3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that it has a dual full adder ( 7 ) or a similar circuit for the pre-processing or processing of the maximum three-fold number 5. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) der Haupt-Schaltung (1) bei den angegebenen Eingangs-Potentialen folgende Ausgangs- Potentiale aufweisen: 4. Electronic adding circuit according to claim 1 or according to claim 1 to 3, characterized in that the individual adding circuits ( 5 ) of the main circuit ( 1 ) have the following output potentials at the input potentials indicated: 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Ein­ zel-Addierschaltungen (5) der Haupt-Schaltung (1) aus je einer Oder-Schaltung (23) mit 2 Eingängen und je einer Und-Schaltung (24) mit 2 Eingängen bestehen.5. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the single-adder circuits ( 5 ) of the main circuit ( 1 ) from an OR- Circuit ( 23 ) with 2 inputs and one AND circuit ( 24 ) with 2 inputs each. 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Eingangs-Schaltungen (8 und 9) nur aus je einer Negierschaltung und je einer Und-Schaltung mit 2 Eingängen bestehen.6. Electronic adding circuit according to claim 1 or according to claim 1 to 3 or according to claim 1 to 5, characterized in that the input circuits ( 8 and 9 ) consist only of one negation circuit and one AND circuit with 2 inputs. 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß sie im Eingangs-Bereich auch eine dritte Schaltung (10) aufweist, welche aus 3 Oder-Schaltungen (65 bis 67) mit je 2 Eingängen und 2 Und-Schaltungen (68 und 69) mit je 2 Eingängen besteht.7. Electronic adding circuit according to claim 1 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 6, characterized in that it also has a third circuit ( 10 ) in the input region, which consists of 3 OR circuits ( 65 to 67 ) with 2 inputs each and 2 AND circuits ( 68 and 69 ) with 2 inputs each.
DE19873710295 1986-12-18 1987-03-28 Adder circuit in 5211 code Ceased DE3710295A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873710295 DE3710295A1 (en) 1986-12-18 1987-03-28 Adder circuit in 5211 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863643346 DE3643346A1 (en) 1986-12-18 1986-12-18 Adder circuit using 5211 code
DE19873710295 DE3710295A1 (en) 1986-12-18 1987-03-28 Adder circuit in 5211 code

Publications (1)

Publication Number Publication Date
DE3710295A1 true DE3710295A1 (en) 1988-10-06

Family

ID=25850538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873710295 Ceased DE3710295A1 (en) 1986-12-18 1987-03-28 Adder circuit in 5211 code

Country Status (1)

Country Link
DE (1) DE3710295A1 (en)

Similar Documents

Publication Publication Date Title
DE3710295A1 (en) Adder circuit in 5211 code
DE3708361A1 (en) Adder circuit in 5211 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3627216A1 (en) Adder circuit using 51111 code
DE3644568A1 (en) Adder circuit using 51111 code
DE3627217A1 (en) Adder circuit using 54321 code
DE3613314A1 (en) Tetrad adder in 5211 code
DE3622729A1 (en) Adder circuit in 54321 code
DE3622718A1 (en) Code conversion circuit to convert 51111 code into decimal 1-out-of-10 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3702565A1 (en) Adder circuit in 5211 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3719663A1 (en) Adder circuit in 5211 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3639167A1 (en) Adder circuit using decimal 1-out-of-10 code
DE4021137A1 (en) Electronic carry adder circuit - uses AND=circuits with five inputs andswitches very quickly even for addition of 9 and 1
DE3615955A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3618592A1 (en) Partial summand conversion circuit for adder circuits in decimal 1-out-of-10 code
DE3644570A1 (en) Adder circuit using 54321 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3632074A1 (en) Adder circuit using decimal 1-out-of-10 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3643346

Format of ref document f/p: P

8131 Rejection