DE3621865A1 - Adder circuit in 54321 code - Google Patents

Adder circuit in 54321 code

Info

Publication number
DE3621865A1
DE3621865A1 DE19863621865 DE3621865A DE3621865A1 DE 3621865 A1 DE3621865 A1 DE 3621865A1 DE 19863621865 DE19863621865 DE 19863621865 DE 3621865 A DE3621865 A DE 3621865A DE 3621865 A1 DE3621865 A1 DE 3621865A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
adder
electronic
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863621865
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863621865 priority Critical patent/DE3621865A1/en
Publication of DE3621865A1 publication Critical patent/DE3621865A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)

Abstract

The subject of the invention is an adder circuit in 54321 code, which consists of 36 individual non-dual adder circuits (5), and has a dual full adder (3) as a supplementary circuit to process the value 5. This adder circuit is also provided with a circuit (6), which only passes the high potential for the current highest digit, and from digit 5 upward derives an inner carry with the value 5. <IMAGE>

Description

Gegenstand der Erfindung ist eine Addierschaltung im nicht negier-komplementierbaren 54321-Code, welche für die Verarbeitung der Wertigkeit 5 einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung aus 36 Einzel-Addierschaltungen besteht, welche nur die Wertigkeit 1 verarbeiten.The invention does not relate to an adder circuit negier-complementable 54321 code, which is used for processing 5 has a dual full adder and the main circuit of 36 individual adders exists, which only process value 1.

Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in Fig. 3 dargestellt. In Fig. 4 ist die Einzel-Addierschaltung 5 dargestellt, welche 36fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 3 dargestellt. In Fig. 6 ist der 54321- Code dargestellt.The addition circuit type A is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. The addition circuit type B is shown in Fig. 3. In FIG. 4, the single adder circuit 5 is shown, which is 36-fold required. In Fig. 5, the dual full adder 3 is shown. In FIG. 6, 54321- code is shown.

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und dem dualen Voll- Addierer 3 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht aus 36 Einzel-Addierschaltungen 5 nach Fig. 4 und den zugehörigen Leitungen. Die Schaltung 2 besteht aus der Schaltung 6 und den Oder-Schaltungen 11 bis 14 und den zugehörigen Leitungen. Die Schaltung 6 besteht aus 7 Negier- Schaltungen 15 und 7 Und-Schaltungen 16 mit je 2 Eingängen und den zugehörigen Leitungen. Der Leitungs-Bereich D besteht aus 3 Dioden 38 und 3 Dioden 39 und den zugehörigen Leitungen.The adder circuit type A ( FIGS. 1 and 2) consists of the main circuit 1 and the circuit 2 and the dual full adder 3 and the line area D. The main circuit 1 consists of 36 individual adding circuits 5 according to FIG. 4 and the associated lines. The circuit 2 consists of the circuit 6 and the OR circuits 11 to 14 and the associated lines. The circuit 6 consists of 7 negation circuits 15 and 7 AND circuits 16 , each with 2 inputs and the associated lines. The line area D consists of 3 diodes 38 and 3 diodes 39 and the associated lines.

Die Einzel-Addierschaltungen 5 bestehen aus je einer Oder- Schaltung 8 mit 2 Eingängen und je einer Und-Schaltung 9 mit 2 Eingängen. Die Eingänge haben die Bezeichnung p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s. The individual adding circuits 5 each consist of an OR circuit 8 with 2 inputs and one AND circuit 9 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s .

Diese Einzel-Addierschaltungen 5 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These individual adding circuits 5 have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 3 (Fig. 5) besteht aus 6 Und-Schaltungen 25 mit je 2 Eingängen und 4 Negier-Schaltungen 26 und 3 Oder-Schaltungen 27 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen l und k. Der Übertrag-Eingang hat die Bezeichnung t. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung w.The dual full adder 3 ( FIG. 5) consists of 6 AND circuits 25 , each with 2 inputs and 4 negating circuits 26 and 3 OR circuits 27 , each with 2 inputs and the associated lines. The inputs have the designations l and k . The carry input is called t . The output is called n and the carry output is called w .

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergebnis- Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output is called y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand, ebenfalls 54321-codiert, an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 die Leitungen a bis f H-Potential und somit die Leitung f 2H-Potential. Hierbei hat die Leitung m H-Potential und wird somit von der Summe der Haupt-Schaltung 1 ein Teil-Summand mit der Wertigkeit 5 abgezweigt. Der duale Voll-Addierer 3, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang t mit H-Potential angesteuert, weshalb hierbei nur der Ausgang n H-Potential hat. Hierbei hat von den Oder- Schaltungen 11 bis 14 die Oder-Schaltung 11 H-Potential an ihrem Ausgang. Damit haben die Ergebnis-Ausgänge C 54321- codiert die Ziffer 6 (HLLLH) und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The operation of the addition circuit type A ( Fig. 1 and 2) results as follows: One of the two summands 54321-coded at the A inputs and the other summand, also 54321-coded, at the B inputs. If the number 2 is added to the number 4 and only L potential is present at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the main have at the output Circuit 1 the lines a to f H potential and thus the line f 2H potential. Here, the line has m H potential and a partial summand with the valency 5 is branched off from the sum of the main circuit 1 . The dual full adder 3 , which processes the valency 5, is only driven with H potential at its input t , which is why only the output n has H potential here. Here, the OR circuit 11 to 14 has the OR circuit 11 at its output. The result outputs C 54321- coded the number 6 (HLLLH) and the carry output y has L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 die Leitungen a bis g H-Potential und somit die Leitung g 2H-Potential. Hierbei wird die Oder-Schaltung 12 an ihrem oberen Eingang mit H-Potential angesteuert und hat die Leitung m H-Potential, weil hierbei von der Summe der Haupt- Schaltung 1, welche in diesem Fall die Rest-Summe ist, ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird. Der duale Voll-Addierer 3 wird hierbei an seinem Eingang l und an seinem Eingang t mit H-Potential angesteuert, weshalb er an seinem Ausgang n L-Potential hat und an seinem Übertrag-Ausgang w H-Potential hat. Damit haben die Ergebnis-Ausgänge C 54321-codiert die Ziffer 2 (LLLHL) und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat. If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the main have at the output Circuit 1 the lines a to g H potential and thus the line g 2H potential. Here, the OR circuit 12 is driven at its upper input with H potential and has the line m H potential, because a partial summand of the sum of the main circuit 1 , which in this case is the remaining sum with the value 5 is branched off. The dual full adder 3 is driven at its input l and at its input t with H potential, which is why it has n L potential at its output and w H potential at its carry output. The result outputs C 54321-coded thus have the number 2 (LLLHL) and the carry output y has H potential because this addition has a carry.

Falls die Ziffer 8 zur Ziffer 9 addiert wird und außerdem am Übertrag-Eingang x H-Potential anliegt und die Ziffer 8 an den A-Eingängen zur Anlage kommt und die Ziffer 9 an den B- Eingängen zur Anlage kommt, haben am Ausgang der Haupt- Schaltung 1 die Leitungen a bis h H-Potential und somit die Leitung h 2H-Potential. Der duale Voll-Addierer 3 wird hierbei an allen 3 Eingängen (k und l und t) mit H-Potential angesteuert, weil hierbei auch die Leitung m H-Potential hat. Hierbei wird die Oder-Schaltung 13 an ihrem oberen Eingang mit H-Potential angesteuert. Damit haben die Ergebnis-Ausgänge C 54321-codiert die Ziffer 8 (HLHLL) und hat der Übertrag- Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 8 is added to the number 9 and is also present at the carry input x H potential and the number 8 is applied to the A inputs and the number 9 is applied to the B inputs, the main have at the output - Circuit 1 the lines a to h H potential and thus the line h 2H potential. The dual full adder 3 is driven at all 3 inputs ( k and l and t ) with H potential because the line here also has m H potential. Here, the OR circuit 13 is driven at its upper input with H potential. The result outputs C 54321-coded thus have the number 8 (HLHLL) and the carry output y has H potential because this addition has a carry.

Die Addierschaltung Type B (Fig. 3) besteht aus der Haupt- Schaltung 1 b und der Schaltung 2 b und dem dualen Voll-Addierer 3. Die Haupt-Schaltung 1 b besteht aus 26 Einzel- Addierschaltungen 5 nach Fig. 4 und 5 Teil-Summand-Abzweige- Schaltungen 31 bis 35 und der Oder-Schaltung 20 und 3 Dioden 38 und 3 Dioden 39 und den zugehörigen Leitungen. Die Schaltung 2 b besteht aus 3 Negier-Schaltungen 41 und 3 Und-Schaltungen 42 mit je 2 Eingängen. Die Teil-Summand-Abzweigeschaltungen 31 bis 35 bestehen aus je einer Negierschaltung 36 und je 4 Und-Schaltungen 37 mit je 2 Eingängen. Die Einzel- Addierschaltungen 5 und der duale Voll-Addierer 3 sind gleich, wie bei der Addierschaltung Type A. Auch die Bezeichnung der Eingänge und der Ergebnis-Ausgänge und die Wertigkeit dieser Eingänge und Ausgänge ist gleich, wie bei der Addierschaltung Type A.The adder circuit Type B ( Fig. 3) consists of the main circuit 1 b and the circuit 2 b and the dual full adder 3rd The main circuit 1 b consists of 26 individual adder circuits 5 according to FIGS. 4 and 5 partial summand branch circuits 31 to 35 and the OR circuit 20 and 3 diodes 38 and 3 diodes 39 and the associated lines. The circuit 2 b consists of 3 negation circuits 41 and 3 AND circuits 42 , each with 2 inputs. The partial summand branch circuits 31 to 35 each consist of a negation circuit 36 and 4 AND circuits 37 each with 2 inputs. The individual adder circuits 5 and the dual full adder 3 are the same as in the type A adder circuit. The designation of the inputs and the result outputs and the value of these inputs and outputs is the same as in the type A adder circuit.

Claims (14)

1. Elektronische Addierschaltung im 54321-Code, dadurch gekennzeichnet, daß sie weniger als 45 Einzel-Addierschaltungen (5) aufweist.1. Electronic adding circuit in the 54321 code, characterized in that it has fewer than 45 individual adding circuits ( 5 ). 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) die Wertigkeit 1 verarbeiten und daß die Wertigkeit 5 mittels eines dualen Voll-Addierers (3) verarbeitet wird.2. Electronic adder circuit according to claim 1, characterized in that the individual adder circuits ( 5 ) process the value 1 and that the value 5 is processed by means of a dual full adder ( 3 ). 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen (5) bei den angegebenen Eingangs- Potentialen folgende Ausgangs-Potentiale aufweisen: 3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the individual adding circuits ( 5 ) have the following output potentials at the specified input potentials: 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (5) aus je einer Oder-Schaltung (8) mit 2 Eingängen und je einer Und-Schaltung (9) mit 2 Eingängen bestehen.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the individual adding circuits ( 5 ) from one OR circuit ( 8 ) with 2 inputs and one AND circuit ( 9 ) exist with 2 inputs. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) aus 36 Einzel-Addierschaltungen (5) besteht. 5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 ) consists of 36 individual adding circuits ( 5 ). 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß am Ausgang der Haupt-Schaltung (1) eine Schaltung (2) angeordnet ist, welche aus einer Teil-Schaltung (6) und 4 Oder-Schaltungen (11 bis 14) mit je 2 Eingängen besteht und daß die Teil-Schaltung (6) aus 7 Negier-Schaltungen (15) und 7 Und-Schaltungen (16) mit je 2 Eingängen besteht.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that at the output of the main circuit ( 1 ) a circuit ( 2 ) is arranged, which consists of a sub-circuit ( 6 ) and 4 OR circuits ( 11 to 14 ) each with 2 inputs and that the sub-circuit ( 6 ) consists of 7 negation circuits ( 15 ) and 7 AND circuits ( 16 ) with 2 inputs each. 7. Elektronische Addierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß in den Eingangs-Bereichen A und B je 3 Dioden (38 und 39) angeordnet sind, mittels denen die Teil-Summanden mit den Wertigkeiten 2 und 3 und 4 in Teil-Summanden mit den Wertigkeiten 1 zerlegt werden.7. Electronic adding circuit according to claim 1 to 3 or according to claim 1 to 6, characterized in that in the input areas A and B 3 diodes ( 38 and 39 ) are arranged, by means of which the partial summands with the valences 2 and 3 and 4 can be broken down into partial summands with values of 1. 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt- Schaltung (1 b) nur 26 Einzel-Addierschaltungen (5) aufweist (Type B).8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 b ) has only 26 individual adding circuits ( 5 ) (type B ). 9. Elektronische Addierschaltung nach Anspruch 8, dadurch gekennzeichnet, daß keine Addierschaltungs-Querzeile der Haupt-Schaltung (1) mehr als 4 Einzel-Addierschaltungen (5) aufweist.9. Electronic adding circuit according to claim 8, characterized in that no adding circuit cross line of the main circuit ( 1 ) has more than 4 individual adding circuits ( 5 ). 10. Elektronische Addierschaltung nach Anspruch 8 oder nach Anspruch 8 und 9, dadurch gekennzeichnet, daß diejenigen Addierschaltungs-Querzeilen, welche 4 Einzel- Addierschaltungen (5) aufweisen, mit je einer Teil- Summanden-Abzweigeschaltung für die Wertigkeit 5 versehen sind. 10. Electronic adder according to claim 8 or according to claim 8 and 9, characterized in that those adder cross lines which have 4 individual adder circuits ( 5 ) are each provided with a partial summand branch circuit for the value 5. 11. Elektronische Addierschaltung nach Anspruch 8 oder nach Anspruch 8 und 9 oder nach Anspruch 8 bis 10, dadurch gekennzeichnet, daß die Teil-Summanden-Abzweigeschaltungen (31 bis 35) aus je einer Negier-Schaltung (36) und je 4 Und-Schaltungen (37) mit je 2 Eingängen bestehen.11. Electronic adding circuit according to claim 8 or according to claim 8 and 9 or according to claim 8 to 10, characterized in that the partial summand branch circuits ( 31 to 35 ) each consisting of a negation circuit ( 36 ) and 4 AND circuits ( 37 ) with 2 inputs each. 12. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (1 c) aus 30 Einzel-Addierschaltungen (5) besteht.12. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 1 c ) consists of 30 individual adding circuits ( 5 ). 13. Elektronische Addierschaltung nach Anspruch 12, dadurch gekennzeichnet, daß keine Addierschaltungs-Querzeile der Haupt-Schaltung (1 c) mehr als 5 Einzel-Addierschaltungen (5) aufweist.13. Electronic adder circuit according to claim 12, characterized in that no adder circuit cross line of the main circuit ( 1 c ) has more than 5 individual adder circuits ( 5 ). 14. Elektronische Addierschaltungen nach Anspruch 1 bis 7 oder nach Anspruch 8 bis 11 oder nach Anspruch 12 und 13, dadurch gekennzeichnet, daß an Stelle des aus 2 dualen Halb-Addierern bestehenden dualen Voll-Addierers (3) ein sonstiger dualer Voll-Addierer verwendet wird.14. Electronic adder circuits according to claims 1 to 7 or according to claims 8 to 11 or according to claims 12 and 13, characterized in that instead of the dual full adder ( 3 ) consisting of 2 dual half adders, another dual full adder is used becomes.
DE19863621865 1986-06-30 1986-06-30 Adder circuit in 54321 code Withdrawn DE3621865A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863621865 DE3621865A1 (en) 1986-06-30 1986-06-30 Adder circuit in 54321 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863621865 DE3621865A1 (en) 1986-06-30 1986-06-30 Adder circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3621865A1 true DE3621865A1 (en) 1988-01-14

Family

ID=6304029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863621865 Withdrawn DE3621865A1 (en) 1986-06-30 1986-06-30 Adder circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3621865A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818202C2 (en) * 1997-05-02 1999-10-14 Ibm Fast procedure and adding tree for binary-decimal conversion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818202C2 (en) * 1997-05-02 1999-10-14 Ibm Fast procedure and adding tree for binary-decimal conversion

Similar Documents

Publication Publication Date Title
DE3621865A1 (en) Adder circuit in 54321 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3644570A1 (en) Adder circuit using 54321 code
DE3627216A1 (en) Adder circuit using 51111 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3611995A1 (en) Tetrad adder in 5211 code
DE3702565A1 (en) Adder circuit in 5211 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3704675A1 (en) Adder circuit in 5211 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3730963A1 (en) Subtraction circuit in 54321 code
DE4021137A1 (en) Electronic carry adder circuit - uses AND=circuits with five inputs andswitches very quickly even for addition of 9 and 1
DE3719663A1 (en) Adder circuit in 5211 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3730962A1 (en) Adder circuit in 54321 code
DE3704676A1 (en) Adder circuit in 51111 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3733061A1 (en) Adder circuit in 51111 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3717755A1 (en) Adder circuit in 5211 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3714665A1 (en) Adder circuit in decimal 1-out-of-10 code

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee