DE3704676A1 - Adder circuit in 51111 code - Google Patents
Adder circuit in 51111 codeInfo
- Publication number
- DE3704676A1 DE3704676A1 DE19873704676 DE3704676A DE3704676A1 DE 3704676 A1 DE3704676 A1 DE 3704676A1 DE 19873704676 DE19873704676 DE 19873704676 DE 3704676 A DE3704676 A DE 3704676A DE 3704676 A1 DE3704676 A1 DE 3704676A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- potential
- inputs
- adder
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D2201/00—Details relating to filtering apparatus
- B01D2201/28—Position of the filtering element
- B01D2201/282—Filtering elements with a horizontal rotation or symmetry axis
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D2201/00—Details relating to filtering apparatus
- B01D2201/28—Position of the filtering element
- B01D2201/287—Filtering elements with a vertical or inclined rotation or symmetry axis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/49155—Using 51111 code, i.e. binary coded decimal representation with digit weight of 5, 1, 1, 1 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine elektronische Addierschaltung im 51111-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 1 aus 6 oder 5 dual-freien Einzel- Addierschaltungen besteht. Auch diese Addierschaltung hat an Stelle einer normalen Eins-Aufwärts-Verschiebeschaltung eine Spezial-Schaltung, welche die betreffende Zahl auch in den 51111-Code umcodiert.The invention relates to an electronic adder circuit in the 51111 code, which has a dual full adder for processing values 1 and 5 and whose main circuit 1 consists of 6 or 5 dual-free individual adder circuits. Instead of a normal one-up shift circuit, this adder circuit also has a special circuit which also encodes the number in question into the 51111 code.
Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist eine Einzel-Addierschaltung 5 dargestellt. In Fig. 4 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5 ist die Haupt-Schaltung 1 b dargestellt. In Fig. 6 ist der duale Voll-Addierer 6 b dargestellt, welcher auch als dualer Voll-Addierer 6 und 7 verwendet werden kann.The adder circuit type A is shown in FIGS. 1 and 2 in two sections; the dividing lines have the designation u - u . An individual adder circuit 5 is shown in FIG . In FIG. 4, the dual full adder 6 is shown. In FIG. 5, the main circuit is shown b1. FIG. 6 shows the dual full adder 6 b , which can also be used as a dual full adder 6 and 7 .
Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Spezial-Schaltung 2 und den dualen Voll-Addierern 6 und 7 und den Eingangs-Schaltungen 8 und 9 und der Schaltung 10. Die Haupt-Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 5 nach Fig. 3. Die Spezial-Schaltung 2, mittels der die Zwischen-Ergebniszahl der Haupt- Schaltung 1 erforderlichenfalls um die Ziffer 1 angehoben wird, besteht aus der Negier-Schaltung 11 und der Und- Schaltung 12 und der Oder-Schaltung 13 und der Negier-Schaltung 14 und den Und-Schaltungen 15 bis 20 mit je 2 Eingängen und den Oder-Schaltungen 31 bis 34 und 3 Dioden 35. Die Eingangs- Schaltung 8 besteht aus 2 Negier-Schaltungen 61 und 62 und 2 Und-Schaltungen 63 und 64 und der Oder-Schaltung 65. The adder circuit Type A ( FIGS. 1 and 2) consists of the main circuit 1 and the special circuit 2 and the dual full adders 6 and 7 and the input circuits 8 and 9 and the circuit 10 . The main circuit 1 consists of 6 individual adding circuits 5 according to FIG. 3. The special circuit 2 , by means of which the intermediate result number of the main circuit 1 is increased by the number 1 if necessary, consists of the negation circuit 11 and the AND circuit 12 and the OR circuit 13 and the negation circuit 14 and the AND circuits 15 to 20 each having 2 inputs and the OR circuits 31 to 34 and 3 diodes 35 . The input circuit 8 consists of 2 negation circuits 61 and 62 and 2 AND circuits 63 and 64 and the OR circuit 65 .
Die Eingangs-Schaltung 9 besteht aus 2 Negierschaltungen 71 und 72 und 2 Und-Schaltungen 73 und 74 und der Oder-Schaltung 75. Die Schaltung 10 besteht aus 2 Oder-Schaltungen 81 und 82 und der Und-Schaltung 83. An weiteren Teilen besteht diese Addierschaltung aus den zugehörigen Leitungen.The input circuit 9 consists of 2 negation circuits 71 and 72 and 2 AND circuits 73 and 74 and the OR circuit 75 . The circuit 10 consists of 2 OR circuits 81 and 82 and the AND circuit 83 . In other parts, this adding circuit consists of the associated lines.
Die Einzel-Addierschaltungen 5 (Fig. 3) der Haupt-Schaltung 1 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s. Diese Addierschaltungen 5 der Haupt-Schaltung 1 verarbeiten nur die Wertigkeit 2.The individual adding circuits 5 ( FIG. 3) of the main circuit 1 each consist of an OR circuit 23 with 2 inputs and one AND circuit 24 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s . These adding circuits 5 of the main circuit 1 only process the valency 2.
Diese Einzel-Addierschaltungen 5 der Haupt-Schaltung 1 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These individual adding circuits 5 of the main circuit 1 have the following output potentials in the case of the input potentials listed below:
Der duale Voll-Addierer 6 (Fig. 4) besteht aus 3 dualfreien Einzel-Addierschaltungen 5 nach Fig. 3 und der Und- Schaltung 25 mit 2 Eingängen und der Negierschaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. Die Eingänge haben die Bezeichnung x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1.The dual full adder 6 ( FIG. 4) consists of 3 dual-free individual adding circuits 5 according to FIG. 3 and the AND circuit 25 with 2 inputs and the negation circuit 26 and the OR circuit 27 with 2 inputs. The inputs are labeled x and f and e . The output is labeled g and the carry output is labeled h . This dual full adder 6 only processes the valency 1.
Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6. Die Eingänge haben die Bezeichnungen l und k und i. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet nur die Wertigkeit 5. The dual full adder 7 is the same as the dual full adder 6 . The inputs have the designations l and k and i . The output is called n and the carry output is called y . This dual full adder 7 only processes the valency 5.
Die Eingänge haben die Bezeichnungen A 1 bis A 5 und B 1 bis B 5. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis C 5. Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Der Übertrag-Eingang x des dualen Voll-Addierers 6 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Übertrag-Ausgang y des dualen Voll- Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ergebnis-Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ergebnis-Ausgang C 5 haben die Wertigkeit 5.The inputs have the designations A 1 to A 5 and B 1 to B 5 . The result outputs have the designations C 1 to C 5 . The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 to A 4 and B 1 to B 4 and the result outputs C 1 to C 4 have the value 1. The inputs A 5 and B 5 and the result output C 5 have the value 5.
Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 51111- codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5111-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L- Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, wird die Haupt-Schaltung 1 nur an 3 Eingängen mit H- Potential angesteuert und haben somit am Ausgang der Haupt- Schaltung 1 nur die Leitungen a bis c H-Potential. Hierbei wird der duale Voll-Addierer 6 nur an seinem Eingang f mit H-Potential angesteuert und hat somit nur an seinem Ausgang g H-Potential. Damit ist die Schaltung 2 auf Anhebung (um die Ziffer 1) vor-angesteuert und hat die Negierschaltung 14 an ihrem Ausgang L-Potential, weil hierbei die Und- Schaltung 12 an ihrem Ausgang H-Potential hat und außerdem die Leitung c H-Potential hat. Hierdurch sind die Und-Schaltungen 15 und 16 nicht mehr vor-angesteuert und wird andererseits der duale Voll-Addierer 7 an seinem Eingang l mit H- Potential angesteuert. Im oberen Bereich der Schaltung 2 haben damit die Und-Schaltung 19 und die Leitung c 2 H-Potential und somit die Oder-Schaltungen 31 und 32 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 7 wird hierbei nur an seinem Eingang l mit H-Potential angesteuert und hat somit nur an seinem Ausgang n H-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLHH und somit 51111-codiert die Ziffer 7 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The operation of the type A adder circuit ( FIGS. 1 and 2) is as follows: one of the two summands is 51111-coded at the A inputs and the other summand is also 5111-coded at the B inputs. If the number 3 is added to the number 4 and there is only L potential at the carry input x and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the main circuit becomes 1 only controlled at 3 inputs with H potential and thus only have lines a to c H potential at the output of the main circuit 1 . Here, the dual full adder 6 f only at its input with H potential and thus has driven g only at its output H potential. The circuit 2 is thus pre-driven to increase (by the number 1) and the negation circuit 14 has L potential at its output, because here the AND circuit 12 has H potential at its output and also the line c H potential Has. As a result, the AND circuits 15 and 16 are no longer pre-driven and, on the other hand, the dual full adder 7 is driven at its input 1 with H potential. In the upper region of the circuit 2 , the AND circuit 19 and the line c 2 thus have H potential and thus the OR circuits 31 and 32 have H potential at their output. In this case, the dual full adder 7 is driven with H potential only at its input 1 and thus has n H potential only at its output. The result outputs C thus have the potential series HLLHH and thus 51111-coded the number 7 and the carry output y has L potential because this addition has no carry.
Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, wird die Haupt-Schaltung 1 auch nur an drei Eingängen mit H-Potential angesteuert, weil von dem an den B-Eingängen anliegenden Summanden der Teil-Summand mit der Wertigkeit 5 im dualen Voll-Addierer 7 verarbeitet wird. Der duale Voll-Addierer 6 wird hierbei nur an seinem Eingang e mit H-Potential angesteuert und hat somit auch an seinem Ausgang g H-Potential. Damit hat in der Schaltung 2 auch wieder die Und-Schaltung 19 und die Leitung c 2 H-Potential und somit auch wieder die Oder-Schaltungen 31 und 32 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 7 wird hierbei an seinen Eingängen l und i mit H-Potential angesteuert und hat somit an seinem Übertrag-Ausgang y H-Potential und an seinem Ausgang n L-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe LLLHH und somit 51111-codiert die Ziffer 2 und hat diese Addition einen Übertrag, weil der Übertrag-Ausgang y H-Potential hat.If the number 4 is added to the number 8 and only L potential is present at the carry input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the main circuit becomes the main circuit 1 also only controlled at three inputs with H potential, because the partial summand with the valency 5 is processed in the dual full adder 7 by the summand present at the B inputs. The dual full adder 6 is only driven at its input e with H potential and thus also has its G potential at its output. Thus, the AND circuit 19 and the line c 2 in the circuit 2 again have H potential and thus the OR circuits 31 and 32 again have H potential at their output. The dual full adder 7 is in this case driven at its inputs l and i with H potential and thus has a Y potential at its carry output and n L potential at its output. The result outputs C thus have the potential series LLLHH and thus 51111-coded the number 2 and this addition has a carry because the carry output y has H potential.
Falls bei einer Addition außerdem auch am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher.If there is also an x H potential at the carry input during an addition, the result number is higher by the number 1.
Bei der Addierschaltung Type B kommt an Stelle der Haupt- Schaltung 1 die Haupt-Schaltung 1 b zur Verwendung, welche nur aus 5 Einzel-Addierschaltungen 5 besteht.In the type B adder circuit, the main circuit 1 b is used instead of the main circuit 1 , which consists of only 5 individual adder circuits 5 .
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873704676 DE3704676A1 (en) | 1986-07-05 | 1987-02-14 | Adder circuit in 51111 code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863622719 DE3622719A1 (en) | 1986-07-05 | 1986-07-05 | Adder circuit in 51111 code |
DE19873704676 DE3704676A1 (en) | 1986-07-05 | 1987-02-14 | Adder circuit in 51111 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3704676A1 true DE3704676A1 (en) | 1988-08-25 |
Family
ID=25845334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873704676 Ceased DE3704676A1 (en) | 1986-07-05 | 1987-02-14 | Adder circuit in 51111 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3704676A1 (en) |
-
1987
- 1987-02-14 DE DE19873704676 patent/DE3704676A1/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3704676A1 (en) | Adder circuit in 51111 code | |
DE3704675A1 (en) | Adder circuit in 5211 code | |
DE3703178A1 (en) | Adder circuit in 5211 code | |
DE3703179A1 (en) | Adder circuit in 51111 code | |
DE3644570A1 (en) | Adder circuit using 54321 code | |
DE3611995A1 (en) | Tetrad adder in 5211 code | |
DE3621865A1 (en) | Adder circuit in 54321 code | |
DE3644568A1 (en) | Adder circuit using 51111 code | |
DE3614792A1 (en) | Tetrad adder in 5211 code | |
DE3608904A1 (en) | Tetrad adder in 5311 code | |
DE3608908A1 (en) | Tetrad adder in 5211 code | |
DE3720538A1 (en) | Adder circuit in 5211 code | |
DE3621923A1 (en) | Adder circuit in 51111 code | |
DE3627216A1 (en) | Adder circuit using 51111 code | |
DE3643837A1 (en) | Adder circuit using 5211 code | |
DE3536481A1 (en) | Tetrad adder in 5211 code | |
DE3614855A1 (en) | Tetrad adder in 5211 code | |
DE3844507A1 (en) | Adder circuit in 54321 code, which can also be used as the basic adder circuit for adder circuits in 1-out-of-10 code | |
DE3733061A1 (en) | Adder circuit in 51111 code | |
DE3613314A1 (en) | Tetrad adder in 5211 code | |
DE3720535A1 (en) | Adder circuit in 54321 code | |
DE3720533A1 (en) | Adder circuit in 54321 code | |
DE3627217A1 (en) | Adder circuit using 54321 code | |
DE3642053A1 (en) | Adder circuit using 54321 code | |
DE3643346A1 (en) | Adder circuit using 5211 code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3622719 Format of ref document f/p: P Ref country code: DE Ref document number: 03622719 Format of ref document f/p: P |
|
8131 | Rejection |