DE3720535A1 - Adder circuit in 54321 code - Google Patents

Adder circuit in 54321 code

Info

Publication number
DE3720535A1
DE3720535A1 DE19873720535 DE3720535A DE3720535A1 DE 3720535 A1 DE3720535 A1 DE 3720535A1 DE 19873720535 DE19873720535 DE 19873720535 DE 3720535 A DE3720535 A DE 3720535A DE 3720535 A1 DE3720535 A1 DE 3720535A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
adder
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873720535
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19863622729 external-priority patent/DE3622729A1/en
Application filed by Individual filed Critical Individual
Priority to DE19873720535 priority Critical patent/DE3720535A1/en
Publication of DE3720535A1 publication Critical patent/DE3720535A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3720533.1 in that a square adder circuit is not used as the main circuit 2, but rather a circuit which consists of six individual adder circuits 8. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschalt­ ung im 54 321-Code, welche für die Verarbeitung der Wertigkei­ ten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 2 aus 6 oder 5 nicht-dualen Einzel-Addier­ schaltungen besteht, welche nur die Wertigkeit 2 verarbeiten. Die Haupt-Schaltung 2 ist so angeordnet, daß deren Ausgänge eine von rechts nach links steigende Wertigkeit aufweisen.The invention relates to an electronic adder circuit in the 54 321 code, which has a dual full adder for processing the values 1 and 5 and whose main circuit 2 consists of 6 or 5 non-dual individual adder circuits, which only process value 2. The main circuit 2 is arranged in such a way that its outputs have an increasing value from right to left.

Die Addierschaltungen Type A ist inThe addition circuits type A is in

Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeich­ nung u-u. Figures 1 and 2 shown in two sections; the dividing lines have the designator voltage uu.

In Fig. 3 ist der duale Voll-Addierer 6 darge­ stellt.In Fig. 3, the dual full adder 6 is Darge presents.

In Fig. 4 ist der duale Halb-Addierer 9 dargestellt, welcher bei den Addierschaltungen Type A 2 und B 2 an Stelle des dualen Voll-Addierers 6 zur Verwendung kommt.In FIG. 4, the dual half adder 9 is shown, which instead of the dual full-adder 6 arrives at the adder circuits Type A 2 and B 2 for use.

In Fig. 5 und 2 ist die Addierschaltung Type B in zwei Teil-Abschnit­ ten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.In Fig. 5 and 2, the adding circuit is shown Type B ten-Abschnit part into two; the dividing lines may also have the designation uu .

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll- Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Ein­ gangs-Schaltung 1 a besteht aus der Oder-Schaltung 11 mit 2 Eingängen und der Oder-Schaltung 12 mit 3 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Oder-Schaltung 21 mit 2 Eingängen und der Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 6 Einzel-Addierschaltungen 8, welche aus je einer Oder-Schaltung 4 mit 2 Eingängen und je einer Und-Schaltung 5 mit 2 Eingängen bestehen. Die Schluß- Schaltung 3 besteht aus 7 Und-Schaltungen 31 bis 37 mit je 2 Eingängen und 2 Negierschaltungen 38 und 39 und der Oder- Schaltung 40 mit 2 Eingängen und den Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3 Negierschaltungen 46 und 3 Und- Schaltungen 47 mit je 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus den Oder-Schaltungen 13 und 15 mit je 2 Eingängen und der Und-Schaltung 14 mit 2 Eingängen und der Diode 48 und den zugehörigen Leitungen.The adding circuit Type A ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the closing circuit 3 and the dual full adder 6 for processing the valence 1 and the dual Full adder 7 for processing the value 5. The input circuit 1 a consists of the OR circuit 11 with 2 inputs and the OR circuit 12 with 3 inputs. The input circuit 1 b consists of the OR circuit 21 with 2 inputs and the OR circuit 22 with 3 inputs. The main circuit 2 consists of 6 individual adding circuits 8 , each consisting of an OR circuit 4 with 2 inputs and an AND circuit 5 with 2 inputs. The final circuit 3 consists of 7 AND circuits 31 to 37 , each with 2 inputs and 2 negation circuits 38 and 39 and the OR circuit 40 with 2 inputs and the OR circuits 41 to 44 , each with 2 inputs and 3 negation circuits 46 and 3 AND circuits 47 with 2 inputs each. In other parts, this adding circuit consists of the OR circuits 13 and 15 with 2 inputs each and the AND circuit 14 with 2 inputs and the diode 48 and the associated lines.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schalt­ ungen 61 und 3 Oder-Schaltungen 62 und 2 Negier-Schaltungen 63. Die Eingängen haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 and 3 OR circuits 62 and 2 negation circuits 63 . The inputs have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 only processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergeb­ nis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertig­ keit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output is called y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3. The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54 321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54 321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 5 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur An­ lage kommt, haben in der Eingangs-Schaltung 1 a die Oder- Schaltungen 11 und 12 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential. Damit wird der duale Voll-Addierer 6 an seinem Eingang k mit H-Po­ tential angesteuert und die Haupt-Schaltung 2 vom Ausgang der Oder-Schaltung 12 und 13 und 22 mit H-Potential ange­ steuert und somit an ihren Eingängen e 1 bis e 3 mit H-Po­ tential angesteuert. Somit hat hierbei der duale Voll- Addierer 6 an seinem Ausgang m H-Potential und ist die Schaltung 3 auf Anhebung um die Ziffer 1 vor-angesteuert und hat die Haupt-Schaltung 2 an ihren Ausgängen a bis c H-Po­ tential und wird der duale Voll-Addierer 7 an seinem Ein­ gang f mit H-Potential angesteuert, weil hierbei die Oder- Schaltung 49 an ihrem Ausgang H-Potential hat. Somit hat hierbei auch der duale Voll-Addierer 7 an seinem Ausgang (i) H-Potential und in der Schaltung 3 die Und-Schaltung 36 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potenreihe HLLHL und somit 54 321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.The operation of the addition circuit type A ( Fig. 1 and 2) results as follows: One of the two summands 54 541-coded at the A inputs and the other summand also 54 321-coded at the B inputs. If the number 3 is added to the number 4 and there is only L potential at the carry input x and the number 5 is used at the A inputs and the number 4 is used at the B inputs, we have in the input Circuit 1 a, the OR circuits 11 and 12 at their output H potential and in the input circuit 1 b, the OR circuit 22 at their output H potential and the line s H potential. Thus, the dual full adder 6 is driven at its input k with H potential and the main circuit 2 is controlled by the output of the OR circuit 12 and 13 and 22 with H potential and thus at its inputs e 1 to e 3 controlled with H potential. Thus, the dual full adder 6 has m H potential at its output and the circuit 3 is pre-controlled to be raised by the number 1 and the main circuit 2 has potentials at its outputs a to c H and becomes the dual full adder 7 driven at its input f with H potential, because here the OR circuit 49 has H potential at its output. Thus, the dual full adder 7 also has H potential at its output (i) and in circuit 3 the AND circuit 36 and the OR circuit 42 at its output H potential. The result outputs C thus have the HLLHL series of pots and thus 54 321-coded the number 7 and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 6 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 6 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Ein­ gängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 11 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addier­ er 6 an zwei Eingängen (l und k) mit H-Potential angesteuert. Weil hierbei der duale Voll-Addierere 6 an seinem Übertrag- Ausgang H-Potential hat, wird hierbei die Haupt-Schaltung 2 nicht nur vom Ausgang der Oder-Schaltung 22 mit H-Potential angesteuert, sondern auch vom Ausgang der Oder-Schaltung 15 und wird somit an ihren Eingängen e 1 und e 4 mit H-Poten­ tial angesteuert. Der duale Voll-Addierer 7 wird hierbei nur an seinen Eingängen g und h mit H-Potential angesteuert, weil hierbei die Haupt-Schaltung 2 nur an ihren Ausgängen a und b H-Potential hat und weil somit die Oder-Schaltung 40 an ihrem Ausgang L-Potential hat. Die Schaltung 3 ist hier­ bei nicht auf Anhebung um die Ziffer 1 vor-abgesteuert, weil der Ausgang m des dualen Voll-Addierers 6 nur L-Potential hat. In dieser Schaltung 3 haben hierbei die Und-Schaltungen 32 und 33 an ihrem Ausgang H-Potential und somit die Oder- Schaltungen 42 und 44 an ihrem Ausgang H-Potential. Weil hierbei das H-Potential der Oder-Schaltung 42 von der Teil- Schaltung 20 gesperrt wird, kommt hierbei nur das H-Poten­ tial der Oder-Schaltung 44 zur Wirkung. Damit haben die Er­ gebnis-Ausgänge C die Potentialreihe LHLLL und somit 54 321- codiert die Ziffer 4 und hat der Übertrag-Ausgang y H-Poten­ tial, weil diese Addition einen Übertrag hat.If the number 6 is added to the number 8 and only L potential is present at the carry-in input x and the number 6 is applied to the A inputs and the number 8 is applied to the B inputs, has in the input Circuit 1 a, the OR circuit 11 at its output H potential and in the input circuit 1 b, the OR circuits 21 and 22 at its output H potential. The dual full adder 6 is thus controlled at two inputs (l and k) with H potential. Because here the dual full adder 6 has H potential at its carry output, the main circuit 2 is not only driven by the output of the OR circuit 22 with H potential, but also by the output of the OR circuit 15 and is thus controlled at its inputs e 1 and e 4 with H potential. The dual full adder 7 is only driven with H potential at its inputs g and h , because here the main circuit 2 has H potential only at its outputs a and b and therefore because of the OR circuit 40 at its output L potential. The circuit 3 here is not pre-steered by raising it by the number 1 because the output m of the dual full adder 6 has only L potential. In this circuit 3 , the AND circuits 32 and 33 have H potential at their output and thus the OR circuits 42 and 44 have H potential at their output. Because here the H potential of the OR circuit 42 is blocked by the sub-circuit 20 , only the H potential of the OR circuit 44 comes into effect here. The result outputs C thus have the potential series LHLLL and thus 54 321- encodes the number 4 and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If there is also an x H potential at the carry input during an addition, the result number increases by 1.

Die Addierschaltung Type B (Fig. 5 und 2) weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unter­ schied auf, daß die Haupt-Schaltung 2 (2 b) nur aus 5 Einzel- Addierschaltungen 8 besteht und daß andererseits eine Oder- Schaltung 23 und eine Und-Schaltung 24 extra angeordnet sind.The adder circuit type B ( Fig. 5 and 2) has in comparison with the adder circuit type A ( Fig. 1 and 2) on the difference that the main circuit 2 ( 2 b) consists of only 5 individual adder circuits 8 and that on the other hand an OR circuit 23 and an AND circuit 24 are arranged separately.

Die Addierschaltung Type A 2 weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb- Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltung somit keinen Übertrag-Eingang x aufweist und somit nicht gleich­ zeitig einen Übertrag verarbeiten kann.The adder circuit Type A 2 has the difference in comparison with the adder circuit Type A ( FIGS. 1 and 2) that, instead of the dual full adder 6, a dual half adder 9 according to FIG. 4 or another dual half adder is arranged and that this adding circuit thus has no carry input x and thus cannot process a carry at the same time.

Die Addierschaltung Type B 2 weist im Vergleich mit der Addierschaltung Type B (Fig. 5 und 2) den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb- Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltung somit keinen Übertrag-Eingang x aufweist und somit nicht gleich­ zeitig einen Übertrag verarbeiten kann.The adder circuit Type B 2 has the difference in comparison with the adder circuit Type B ( FIGS. 5 and 2) that, instead of the dual full adder 6, a dual half adder 9 according to FIG. 4 or another dual half adder is arranged and that this adding circuit thus has no carry input x and thus cannot process a carry at the same time.

Claims (11)

1. Elektronische Addierschaltung im 54 321-Code, deren Haupt-Schaltung (2) aus Einzel-Addierschaltungen (8) be­ steht, welche je 2 Eingänge und einen Ausgang und einen Übertrag-Ausgang haben und dann an ihrem Ausgang und an ihrem Übertrag-Ausgang H-Potential haben, wenn an beiden Eingängen H-Potential anliegt, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) nur 10 Und-Schaltungen auf­ weist und daß diese 10 Und-Schaltungen (31 bis 37 und 47) nur je 2 Eingänge aufweisen.1. Electronic adding circuit in the 54 321 code, the main circuit ( 2 ) of which consists of individual adding circuits ( 8 ), which each have 2 inputs and one output and one carry output and then at their output and at their carry Output H potential if H potential is present at both inputs, characterized in that the final circuit ( 3 ) has only 10 AND circuits and that these 10 AND circuits ( 31 to 37 and 47 ) only have 2 each Have inputs. 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) so ausge­ bildet ist, daß sie bei entsprechender Vor-Ansteuerung die an ihren Eingängen anliegende Zahl um die Ziffer 1 anhebt.2. Electronic adding circuit according to claim 1, characterized in that the final circuit ( 3 ) is so formed that it raises the number applied to its inputs by the number 1 with appropriate pre-control. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schluß- Schaltung (3) aus 10 Und-Schaltungen (31 bis 37 und 47) mit je 2 Eingängen und 5 Negierschaltungen (38 und 39 und 46) und 5 Oder-Schaltungen (40 bis 44) mit je 2 Ein­ gängen besteht.3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the final circuit ( 3 ) from 10 AND circuits ( 31 to 37 and 47 ) each with 2 inputs and 5 negating circuits ( 38 and 39 and 46 ) and 5 OR circuits ( 40 to 44 ) with 2 inputs each. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 ) processes only the valence 2. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist. 5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it has a dual full adder ( 6 ) or a similar circuit for processing the value 1 . 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertig­ keit 5 einen dualen Voll-Addierer (7) aufweist.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it for the processing of the valency 5 a dual full adder ( 7 ). 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Ein­ gangs-Schaltungen (1 a und 1 b) nur aus je einer Oder- Schaltung mit 2 Eingängen und je einer Oder-Schaltung mit 3 Eingängen bestehen.7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the input circuits ( 1 a and 1 b) consist of only one OR circuit with 2 inputs and one OR circuit with 3 inputs each. 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch ge­ kennzeichnet, daß die Haupt-Schaltung (2) nur aus 6 Einzel-Addierschaltungen (8) besteht.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the Main circuit ( 2 ) consists only of 6 individual adding circuits ( 8 ). 9. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch ge­ kennzeichnet, daß die Haupt-Schaltung (2) nur aus 5 Ein­ zel-Addierschaltungen (8) besteht.9. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the Main circuit ( 2 ) consists of only 5 single adder circuits ( 8 ). 10. Elektronische Addierschaltung nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 8 oder nach Anspruch 1 bis 7 und 9, dadurch gekennzeichnet, daß sie so ausgebildet ist, daß sie gleichzeitig auch einen Übertrag verarbeiten kann und somit auch einen Übertrag-Eingang (x) aufweist. 10. Electronic adding circuit according to claim 1 to 4 or according to claim 1 to 8 or according to claim 1 to 7 and 9, characterized in that it is designed such that it can simultaneously process a carry and thus also a carry input (x ) has. 11. Elektronische Addierschaltung nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 8 oder nach Anspruch 1 bis 7 und 9, dadurch gekennzeichnet, daß sie so ausgebildet ist, daß sie nicht gleichzeitig auch einen Übertrag verarbeiten kann und somit an Stelle des dualen Voll-Addierers (6) nur einen dualen Halb-Addierer (9) aufweist und keinen Übertrag-Eingang (x) aufweist.11. Electronic adder circuit according to claim 1 to 4 or according to claim 1 to 8 or according to claim 1 to 7 and 9, characterized in that it is designed such that it cannot simultaneously process a transfer and thus instead of the dual full Adders ( 6 ) has only a dual half-adder ( 9 ) and has no carry input (x) .
DE19873720535 1986-07-05 1987-06-20 Adder circuit in 54321 code Ceased DE3720535A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873720535 DE3720535A1 (en) 1986-07-05 1987-06-20 Adder circuit in 54321 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863622729 DE3622729A1 (en) 1986-07-05 1986-07-05 Adder circuit in 54321 code
DE19873720535 DE3720535A1 (en) 1986-07-05 1987-06-20 Adder circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3720535A1 true DE3720535A1 (en) 1988-12-29

Family

ID=25845341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873720535 Ceased DE3720535A1 (en) 1986-07-05 1987-06-20 Adder circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3720535A1 (en)

Similar Documents

Publication Publication Date Title
DE3720535A1 (en) Adder circuit in 54321 code
DE3720537A1 (en) Adder circuit in 51111 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3830873A1 (en) Adder circuit in 5211 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3805320A1 (en) Serial addition-subtraction circuit in decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3614792A1 (en) Tetrad adder in 5211 code
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3611995A1 (en) Tetrad adder in 5211 code
DE3626369A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3704675A1 (en) Adder circuit in 5211 code
DE3835283A1 (en) Adder circuit using 1-out-of-10 code
DE3703179A1 (en) Adder circuit in 51111 code
DE3805319A1 (en) Adder circuit in 51111 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3622729

Format of ref document f/p: P

8131 Rejection