DE3642011A1 - Adder circuit using decimal 1-out-of-10 code - Google Patents

Adder circuit using decimal 1-out-of-10 code

Info

Publication number
DE3642011A1
DE3642011A1 DE19863642011 DE3642011A DE3642011A1 DE 3642011 A1 DE3642011 A1 DE 3642011A1 DE 19863642011 DE19863642011 DE 19863642011 DE 3642011 A DE3642011 A DE 3642011A DE 3642011 A1 DE3642011 A1 DE 3642011A1
Authority
DE
Germany
Prior art keywords
circuit
potential
circuits
inputs
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19863642011
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19863624902 external-priority patent/DE3624902A1/en
Application filed by Individual filed Critical Individual
Priority to DE19863642011 priority Critical patent/DE3642011A1/en
Publication of DE3642011A1 publication Critical patent/DE3642011A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3640462.4 in that circuits (4 and 5) are not dual full adders but special circuits, which have negated potential at their outputs compared with a dual full adder. The potential of the carry output (p) is as for a normal dual full adder. In this case, the negating circuit (17) is arranged in line (e2), and the negating circuit (60) is arranged in line (v). <IMAGE>

Description

Gegenstand der Erfindung ist eine Addierschaltung im Dezimal- 1-aus-10-Code, welche im Vergleich mit der Addierschaltung nach P 36 40 462.4 den Unterschied aufweist, daß an Stelle der dualen Voll-Addierer 4 und 5 je eine Schaltung nach P 36 40 455.1 angeordnet ist und daß die Negier-Schaltungen 17 und 60 in der anderen Abzweigungs-Leitung angeordnet sind.The invention relates to an adding circuit in decimal 1 out of 10 code, which has the difference in comparison with the adding circuit according to P 36 40 462.4 that instead of the dual full adders 4 and 5 , a circuit according to P 36 40 455.1 is arranged and that the negation circuits 17 and 60 are arranged in the other branch line.

Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type A 2 ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel- Addierschaltung 12 dargestellt, welche bei den Addierschaltungen Type A 1 und B 1 6fach erforderlich ist. In Fig. 5 ist die Schaltung 4 dargestellt, welche gleich ist, wie die Schaltung 5. In Fig. 6 und 2 ist die Addierschaltung Type B 1 dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 7 und 2 ist die Addierschaltung Type B 2 dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The adder circuit Type A 1 is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. The adder circuit Type A 2 is shown in Figures 3 and 2 in two sections; the dividing lines may also have the designation uu . In FIG. 4, a single adder circuit 12 is shown which is required in the adder circuits Type A 1 and B 1 6x. In FIG. 5, the circuit 4 is shown which is the same as the circuit 5. In FIG. 6 and 2, the adding circuit is shown Type B 1; the dividing lines may also have the designation uu . In Fig. 7 and 2, the adding circuit is shown Type B 2; the dividing lines may also have the designation uu .

Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und den Eingangs-Schaltungen 2 und 3 und der Schaltung 4 für die Verarbeitung der Wertigkeit 1 und der Schaltung 5 für die Verarbeitung der Wertigkeit 5 und der Eins-Aufwärts-Verschiebeschaltung 6 und der Schluß-Schaltung 7 und der Schaltung 8. Die Haupt-Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 12 nach Fig. 4 und der Teil-Schaltung 10. Die Teil-Schaltung 10 besteht aus 4 Negier-Schaltungen 14 und 3 Und-Schaltungen 15 mit je 2 Eingängen. Die Eingangs-Schaltung 2 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen. Die Eingangs-Schaltung 3 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen. Die Eins-Aufwärts- Verschiebeschaltung 6 ist eine Verschiebeschaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Verschiebe-Ansteuerung die an ihren Eingängen anliegende Zwischen-Ergebniszahl um die Ziffer 1 anhebt; diese Eins- Aufwärts-Verschiebeschaltung 6 besteht aus 10 Und-Schaltungen 16 mit je 2 Eingängen und der Negier-Schaltung 17. Die Schluß-Schaltung 7 ist eine Wechsel-Schaltung, mittels der der D 1 in den Bereich D oder E geleitet werden kann und mittels der der Bereich E 1 in den Bereich E oder D geleitet werden kann. Somit kann mit dieser Schaltung eine im Bereich D 1 liegende Dezimalziffer unverändert weiter-geleitet werden oder um die Zahl 5 angehoben werden oder eine im Bereich E 1 liegende Dezimalziffer unverändert weitergeleitet werden oder um die Zahl 5 gesenkt werden. Diese Schluß-Schaltung 7 besteht aus 5 Oder-Schaltungen 40 bis 44 mit je 2 Eingängen und 10 Und-Schaltungen 50 bis 59 mit je 2 Eingängen und der Negier-Schaltung 60. Die Zusatz-Schaltung 8 besteht aus den Oder-Schaltungen 27 und 28 mit je 3 Eingängen und den Oder-Schaltungen 37 und 38 mit je 2 Eingängen und den Oder-Schaltungen 47 und 48 mit je 2 Eingängen und der Und-Schaltung 49 mit 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus der Oder-Schaltung 30 und den zugehörigen Leitungen.The adding circuit Type A 1 ( Fig. 1 and 2) consists of the main circuit 1 and the input circuits 2 and 3 and the circuit 4 for processing the valence 1 and the circuit 5 for processing the valence 5 and one -Up shift circuit 6 and the closing circuit 7 and the circuit 8 . The main circuit 1 consists of 6 individual adding circuits 12 according to FIG. 4 and the sub-circuit 10 . The sub-circuit 10 consists of 4 negation circuits 14 and 3 AND circuits 15 , each with 2 inputs. The input circuit 2 consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs. The input circuit 3 consists of 4 OR circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs. The one-up shift circuit 6 is a shift circuit which is combined with a straight-ahead circuit and which increases the intermediate result number present at its inputs by the number 1 in the case of shift control; this one-up shift circuit 6 consists of 10 AND circuits 16 each with 2 inputs and the negation circuit 17th The final circuit 7 is an alternating circuit, by means of which the D 1 can be routed into the area D or E and by means of which the area E 1 can be routed into the area E or D. Thus, with this circuit, a decimal digit in the range D 1 can be forwarded unchanged or increased by the number 5 or a decimal digit in the range E 1 can be forwarded unchanged or reduced by the number 5. This closing circuit 7 consists of 5 OR circuits 40 to 44 with 2 inputs each and 10 AND circuits 50 to 59 with 2 inputs each and the negation circuit 60 . The additional circuit 8 consists of the OR circuits 27 and 28 with 3 inputs each and the OR circuits 37 and 38 with 2 inputs each and the OR circuits 47 and 48 with 2 inputs each and the AND circuit 49 with 2 Entrances. In other parts, this adding circuit consists of the OR circuit 30 and the associated lines.

Die Schaltung 4 (Fig. 5) verarbeitet die Wertigkeit 1 und besteht aus 3 Und-Schaltungen 64 mit je 2 Eingängen und 2 Negier-Schaltungen 65 und 4 Oder-Schaltungen 66 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und l und m. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung p.The circuit 4 ( FIG. 5) processes the valency 1 and consists of 3 AND circuits 64 with 2 inputs each and 2 negation circuits 65 and 4 OR circuits 66 with 2 inputs each. The inputs have the designations x and l and m . The output has the designation n and the carry output has the designation p .

Die Schaltung 5 verarbeitet die Wertigkeit 5 und ist gleich, wie die Schaltung 4. Die Eingänge haben die Bezeichnungen q und r und s. Der Ausgang hat die Bezeichnung t und der Übertrag-Ausgang die Bezeichnung y. Circuit 5 processes the valency 5 and is the same as circuit 4 . The inputs are named q and r and s . The output is called t and the carry output is called y .

Die Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 61 mit 2 Eingängen und je einer Und-Schaltung 62 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen f und h. Der Ausgang hat die Bezeichnung i und der Übertrag- Ausgang die Bezeichnung k. Diese Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angedeutet.The adding circuits 12 ( FIG. 4) each consist of an OR circuit 61 with 2 inputs and one AND circuit 62 with 2 inputs. The inputs have the designations f and h . The output is labeled i and the carry output is labeled k . These adding circuits 12 are only indicated with the numerical value 2.

Diese Addierschaltungen 12 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These adding circuits 12 have the following output potentials for the input potentials listed below:

Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Eingang x der Schaltung 4 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Ausgang Y der Schaltung 5 ist auch der Übertrag-Ausgang der gesamten Addierschaltung.Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9). The input x of the circuit 4 is also the carry input of the entire adding circuit. The output Y of the circuit 5 is also the carry output of the entire adding circuit.

Die Schaltung 4 weist folgende Potentialreihen auf:The circuit 4 has the following potential series:

Die Schaltung 5 hat sinngemäß dieselben Potentialreihen, wie die Schaltung 4. Bei dieser Schaltung 5 haben die Eingänge die Bezeichnungen q und r und s. Circuit 5 basically has the same potential series as circuit 4 . In this circuit 5 , the inputs have the designations q and r and s .

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, hat im Bereich der Eingangs-Schaltung 2 nur die Oder-Schaltung 22 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 3 nur die Oder-Schaltung 34 an ihrem Ausgang H-Potential. Damit haben in der Schaltung 8 die Oder-Schaltungen 28 und 27 und 37 an ihrem Ausgang H-Potential. Die Schaltung 4, welche die Wertigkeit 1 verarbeitet, wird somit an keinem ihrer Eingänge mit H-Potential angesteuert und hat an ihrem Ausgang n H-Potential und am Übertrag-Ausgang p nur L-Potential und somit an ihrem Ausgang n nicht dasselbe Potential, wie ein dualer Voll-Addierer. Die Haupt-Schaltung 1 wird somit nur an drei Eingängen mit H-Potential angesteuert, weil hierbei auch die Und-Schaltung 49 an ihrem Ausgang nur L-Potential hat. Somit haben nur die Leitungen a bis c H-Potential und in der Teil- Schaltung 10 nur die Leitung c 2 H-Potential. Die Eins-Aufwärts-Verschiebeschaltung 6 ist hierbei auf Geradeaus-Weiter- Leitung vor-angesteuert, weil die Negierschaltung 17 nicht in der Leitung e 1 sondern in der Leitung e 2 angeordnet ist. Damit hat in der Eins-Aufwärts-Verschiebeschaltung 6 die Und- Schaltung 28 an ihrem Ausgang H-Potential und in der Schaltung 7 die Oder-Schaltung 41 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 30 an ihrem Ausgang H-Potential. Die Schaltung 5 für die Verarbeitung der Wertigkeit 5 wird hierbei nur an ihrem Eingang q mit H-Potential angesteuert und hat somit an ihrem Ausgang t und an ihrem Übertrag-Ausgang y nur L-Potential. Damit hat in der Schaltung 7 die Leitung v H-Potential und die Leitung w L-Potential und somit die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat. The operation of the addition circuit type A 1 ( Fig. 1 and 2) results as follows: One of the two summands comes to the system at the A inputs decimal-1-out-10-coded and the other summand also decimal-1-out -10-coded at the B inputs. If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the input has in the area -Circuit 2 only the OR circuit 22 at its output H potential and in the area of the input circuit 3 only the OR circuit 34 at its output H potential. Thus, in circuit 8, the OR circuits 28 and 27 and 37 have H potential at their output. The circuit 4 , which processes the valency 1, is therefore not driven with H potential at any of its inputs and has only H potential at its output n and only L potential at the carry output p and thus does not have the same potential at its output n , like a dual full adder. The main circuit 1 is thus only driven at three inputs with H potential, because here the AND circuit 49 also has only L potential at its output. Thus only the lines a to c have H potential and in the subcircuit 10 only the line c 2 H potential. The one-up shift circuit 6 is here pre-activated on a straight-ahead line, because the negation circuit 17 is not arranged in line e 1 but in line e 2 . Thus, in the one-up shift circuit 6, the AND circuit 28 has H potential at its output and in circuit 7 the OR circuit 41 has H potential at its output, and also the OR circuit 30 has H potential at its output . The circuit 5 for processing the valency 5 is only driven at its input q with H potential and thus has only L potential at its output t and at its carry output y . Thus, in the circuit 7 has the line v H potential and the line w L potential and thus, the AND circuit 56 at its output H potential. The result outputs C thus have the number 6 in decimal 1 out of 10 coding and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B- Eingängen zur Anlage kommt, hat im Bereich der Eingangs- Schaltung 2 nur die Oder-Schaltung 24 an ihrem Ausgang H- Potential und haben im Bereich der Eingangs-Schaltung 3 die Oder-Schaltungen 33 und 35 an ihrem Ausgang H-Potential. Damit haben in der Schaltung 8 die Oder-Schaltungen 37 und 28 und 27 und 47 an ihrem Ausgang H-Potential. Somit wird auch in diesem Additionsfall die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert und ist die Eins-Aufwärts- Verschiebeschaltung 6 auf Verschiebung vor-angesteuert, weil hierbei der Ausgang n der Schaltung 4 L-Potential hat. In der Teil-Schaltung 10 hat auch in diesem Fall die Leitung c 2 H-Potential und somit in der Eins-Aufwärts-Verschiebeschaltung 6 die Und-Schaltung 29 an ihrem Ausgang H-Potential. Damit hat in der Schaltung 7 die Oder-Schaltung 42 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 30 an ihrem Ausgang H-Potential. Damit wird die Schaltung 5 an zwei Eingängen (s und q) mit H-Potential angesteuert und hat somit an ihrem Ausgang t und an ihrem Übertrag-Ausgang y H- Potential. Damit hat in der Schaltung 7 die Leitung v L-Potential und die Leitung w H-Potential und somit die Und- Schaltung 52 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 4 is added to the number 8 and only L potential is present at the carry input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the input has in the area - Circuit 2 only the OR circuit 24 at its output H potential and have the OR circuits 33 and 35 at its output H potential in the area of the input circuit 3 . Thus, in circuit 8, the OR circuits 37 and 28 and 27 and 47 have H potential at their output. Thus, in this addition case too, the main circuit 1 is only driven at 3 inputs with H potential and the one-up shift circuit 6 is pre-driven for shifting because the output n of the circuit 4 has L potential here. In this case, the line c 2 in the subcircuit 10 also has H potential and thus in the one-up shift circuit 6 the AND circuit 29 has an H potential at its output. Thus in circuit 7 the OR circuit 42 has H potential at its output and also the OR circuit 30 has H potential at its output. The circuit 5 is thus driven at two inputs (s and q) with H potential and thus has at its output t and at its carry output y H potential. The circuit 7 thus has the line v L potential and the line w H potential and thus the AND circuit 52 at its output H potential. The result outputs C thus have the number 2 in decimal 1 out of 10 coding and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition auch am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher.If there is also x H potential at the carry input during an addition, the result number is higher by the number 1.

Claims (5)

1. Elektronische Addierschaltung im Dezimal-1-aus-10-Code, bei welcher von allen Summanden, welche größer sind, als die Zahl 4 ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird und welche eine Eins-Aufwärts-Verschiebeschaltung aufweist, welche mit einer Geradeaus-Schaltung kombiniert ist und welche eine Wechsel-Schaltung oder eine Wechselschaltungs-Ersatzschaltung (7) aufweist, mittels der die Ziffern 0 bis 4 unverändert weitergeleitet werden oder um die Zahl 5 angehoben werden und mittels der die Ziffern 5 bis 9 unverändert weitergeleitet werden oder um die Zahl 5 gesenkt werden, dadurch gekennzeichnet, daß sie zwei Zusatz-Schaltungen (4 und 5) aufweist, welche folgende Potentialreihen aufweisen: 1. Electronic adding circuit in the decimal 1 out of 10 code, in which a partial summand with the valence 5 is branched off from all summands which are greater than the number 4 and which has a one-up shift circuit which is combined with a straight-ahead circuit and which has an alternating circuit or an alternating circuit equivalent circuit ( 7 ) by means of which the digits 0 to 4 are forwarded unchanged or increased by the number 5 and by means of which the digits 5 to 9 are forwarded unchanged be reduced or reduced by the number 5, characterized in that it has two additional circuits ( 4 and 5 ) which have the following potential series: 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (1) nur 5 oder 6 nicht-duale Einzel-Addierschaltungen (12) aufweist, welche nur die Wertigkeit 2 verarbeiten. 2. Electronic adder circuit according to claim 1, characterized in that the main circuit ( 1 ) has only 5 or 6 non-dual individual adder circuits ( 12 ) which only process the valence 2. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Einzel- Addierschaltungen (12) der Haupt-Schaltung (1) bei den angegebenen Eingangs-Potentialen folgende Ausgangs- Potentiale aufweisen: 3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the individual adding circuits ( 12 ) of the main circuit ( 1 ) have the following output potentials at the input potentials indicated: 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (12) der Haupt-Schaltung (1) aus je einer Oder-Schaltung (61) mit 2 Eingängen und je einer Und-Schaltung (62) mit 2 Eingängen bestehen.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the individual adding circuits ( 12 ) of the main circuit ( 1 ) each from an OR circuit ( 61 ) with 2 inputs and each have an AND circuit ( 62 ) with 2 inputs. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß bei den Sonder-Ausführungen an Stelle der Schaltung 4 oder der Schaltung 5 ein dualer Voll-Addierer zur Verwendung kommt und daß diese Addierschaltung in sonstiger Beziehung dementsprechend ausgebildet ist.5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that in the special versions instead of the circuit 4 or the circuit 5, a dual full adder Use comes and that this adder circuit is designed accordingly in other respects.
DE19863642011 1986-07-23 1986-12-09 Adder circuit using decimal 1-out-of-10 code Ceased DE3642011A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863642011 DE3642011A1 (en) 1986-07-23 1986-12-09 Adder circuit using decimal 1-out-of-10 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863624902 DE3624902A1 (en) 1986-07-23 1986-07-23 Adder circuit in decimal 1-out-of-10 code
DE19863642011 DE3642011A1 (en) 1986-07-23 1986-12-09 Adder circuit using decimal 1-out-of-10 code

Publications (1)

Publication Number Publication Date
DE3642011A1 true DE3642011A1 (en) 1988-06-23

Family

ID=25845847

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863642011 Ceased DE3642011A1 (en) 1986-07-23 1986-12-09 Adder circuit using decimal 1-out-of-10 code

Country Status (1)

Country Link
DE (1) DE3642011A1 (en)

Similar Documents

Publication Publication Date Title
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3626369A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3635749A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3624620A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3636556A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3628830A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3615957A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3831800A1 (en) Adder circuit in 54321 code
DE3624902A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3632182A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3638257A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3628049A1 (en) Adder circuit using decimal 1-out-of-10 code - has main adder, auxiliary circuit with dual half adder, and number alteration stage
DE3622729A1 (en) Adder circuit in 54321 code
DE3625774A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3626666A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3627749A1 (en) Adder circuit for decimal 1 out of 10 code - has main circuit of adder stages operating with correction stage dependent upon values
DE3632181A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3631380A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3622719A1 (en) Adder circuit in 51111 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3624902

Format of ref document f/p: P

8131 Rejection