DE3638257A1 - Adder circuit using decimal 1-out-of-10 code - Google Patents
Adder circuit using decimal 1-out-of-10 codeInfo
- Publication number
- DE3638257A1 DE3638257A1 DE19863638257 DE3638257A DE3638257A1 DE 3638257 A1 DE3638257 A1 DE 3638257A1 DE 19863638257 DE19863638257 DE 19863638257 DE 3638257 A DE3638257 A DE 3638257A DE 3638257 A1 DE3638257 A1 DE 3638257A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- inputs
- circuits
- potential
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine Verbesserung der Addier-Schaltung nach P 36 23 598.9, welche eine Teil-Schaltung 20 aufweist, die durch eine einfachere Schaltung ersetzt werden kann. Auch bei der vorliegenden Addierschaltung sind 2 duale Voll-Addierer und ein dualer Halb-Addierer erforderlich und an Stelle der Schaltung 20 ein weiterer dualer Halb-Addierer.The invention relates to an improvement in the adding circuit according to P 36 23 598.9, which has a sub-circuit 20 , which can be replaced by a simpler circuit. In the present adder circuit, too, two dual full adders and one dual half adder are required, and another dual half adder instead of the circuit 20 .
Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel-Addier-Schaltung 12 dargestellt, welche bei der Addierschaltung Type A 15fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt. In Fig. 6 ist der duale Halb-Addierer 7 dargestellt.The adder circuit type A is shown in FIGS. 1 and 2 in two sections; the dividing lines may have the designation. The type B adder circuit is shown in FIGS. 3 and 2 in two sections; the dividing lines may also have the designation uu. FIG. 4 shows a single adder circuit 12 , which is required 15 times for the type A adder circuit. In Fig. 5, the dual full adder 6 is shown. The dual half adder 7 is shown in FIG .
Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Eins-Aufwärts- Verschiebeschaltung 3 und den Eingangs-Schaltungen 4 und 5 und dem dualen Voll-Addierer 6 und dem dualen Halb-Addierer 7 und dem dualen Voll-Addierer 8 und dem Schaltungs-Bereich 9. Die Haupt-Schaltung 1 besteht aus 15 Einzel-Addier-Schaltungen 12 nach Fig. 4. Die Schaltung 2 besteht aus 6 Negierschaltungen 13 und 5 Und-Schaltungen 14 mit je 2 Eingängen und 2 Oder-Schaltungen 15 mit je 2 Eingängen. Die Schaltung 3 ist eine Eins-Aufwärts-Verschiebeschaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Verschiebe-Ansteuerung die an ihren Eingängen anliegende Zwischen-Ergebniszahl um die Ziffer 1 anhebt; diese Verschiebeschaltung 3 besteht aus 10 Und-Schaltungen 16 mit je 2 Eingängen und der Negier-Schaltung 17. Die Eingangs-Schaltung 4 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und 2 weiteren Oder-Schaltungen 26 und 27 mit je 2 Eingängen. Die Eingangs-Schaltung 5 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und einer Oder-Schaltung 35 mit 5 Eingängen und 2 weiteren Oder-Schaltungen 36 und 37 mit je 2 Eingängen. Der Schaltungs-Bereich 9 besteht aus 4 Und-Schaltungen 41 bis 44 mit je 2 Eingängen und 7 Oder-Schaltungen 61 bis 67 mit je 2 Eingängen und der Negier-Schaltung 68. An weiteren Teilen besteht diese Addierschaltung aus der Übertrag-Oder-Schaltung 70 und den zugehörigen Leitungen.The adder circuit Type A ( FIGS. 1 and 2) consists of the main circuit 1 and the circuit 2 and the one-up shift circuit 3 and the input circuits 4 and 5 and the dual full adder 6 and the dual half Adder 7 and the dual full adder 8 and the circuit area 9 . The main circuit 1 consists of 15 individual adder circuits 12 according to FIG. 4. The circuit 2 consists of 6 negation circuits 13 and 5 AND circuits 14 with 2 inputs each and 2 OR circuits 15 with 2 inputs each. The circuit 3 is a one-up shift circuit which is combined with a straight-ahead circuit and which, when shift control is used, increases the intermediate result number present at its inputs by the number 1; this shift circuit 3 consists of 10 AND circuits 16 with 2 inputs each and the negation circuit 17th The input circuit 4 consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs and 2 further OR circuits 26 and 27 with 2 inputs each. The input circuit 5 consists of 4 OR circuits 31 to 34 with 2 inputs each and an OR circuit 35 with 5 inputs and 2 further OR circuits 36 and 37 with 2 inputs each. The circuit area 9 consists of 4 AND circuits 41 to 44 with 2 inputs each and 7 OR circuits 61 to 67 with 2 inputs each and the negation circuit 68 . In other parts, this adding circuit consists of the carry-or circuit 70 and the associated lines.
Die Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 51 mit 2 Eingängen und je einer Und-Schaltung 52 mit 2 Eingängen. Die Eingänge haben die Bezeichnung i und k. Der Ausgang hat die Bezeichnung l und der Übertrag-Ausgang die Bezeichnung m.The adding circuits 12 ( FIG. 4) each consist of an OR circuit 51 with 2 inputs and one AND circuit 52 with 2 inputs. The inputs are labeled i and k . The output is labeled l and the carry output is labeled m .
Diese Einzel-Addierschaltungen 12 (Fig. 4) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale:These individual adding circuits 12 ( FIG. 4) have the following output potentials in the case of the input potentials listed below:
Der duale Voll-Addierer 6 (Fig. 5) besteht aus 6 Und-Schaltungen 48 mit je 2 Eingängen und 4 Negier-Schaltungen 49 und 3 Oder-Schaltungen 50 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und n und p. Der Ausgang hat die Bezeichnung q und der Übertrag-Ausgang die Bezeichnung r.The dual full adder 6 ( FIG. 5) consists of 6 AND circuits 48 with 2 inputs each and 4 negation circuits 49 and 3 OR circuits 50 with 2 inputs each. The inputs have the designations x and n and p . The output is called q and the carry output is called r .
Der duale Halb-Addierer 7 besteht aus 3 Und-Schaltungen 53 mit je 2 Eingängen und 2 Negier-Schaltungen 54 und einer Oder-Schaltung 55 mit 2 Eingängen. Die Eingänge haben die Bezeichnung s und t. Der Ausgang hat die Bezeichnung v und der Übertrag-Ausgang die Bezeichnung w. The dual half-adder 7 consists of 3 AND circuits 53 , each with 2 inputs and 2 negation circuits 54, and an OR circuit 55 with 2 inputs. The inputs are labeled s and t . The output is labeled v and the carry output is labeled w .
Der duale Voll-Addierer 8 ist gleich, wie der duale Voll-Addierer 6. Die Eingänge haben die Bezeichnungen f ubnd h und o. Der Ausgang hat die Bezeichbnung ß und der Übertrag-Ausgang die Bezeichnung j.The dual full adder 8 is the same as the dual full adder 6 . The inputs have the designations for h and o . The output has the designation ß and the carry output has the designation j .
Der duale Voll-Addierer 6 verarbeitet die Wertigkeit 1. Der duale Halb-Addierer 7 verarbeitet auch die Wertigkeit 1. Der duale Voll-Addierer 8 verarbeitet die Wertigkeit 5. Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.The dual full adder 6 processes the weight 1. The dual half adder 7 also processes the weight 1. The dual full adder 8 processes the weight 5. The inputs A and B and the result outputs C are with the associated numerical values (Numbers 0 to 9). The carry input has the designation x . The carry output is called y .
Die Wirkungsweise ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus- 10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben im Bereich der Eingangs-Schaltung 4 die Oder-Schaltungen 22 und 27 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 5 die Oder-Schaltung 34 an ihrem Ausgang H-Potential. Damit haben im Bereich der Schaltung 9 die Oder-Schaltungen 61 und 62 an ihrem Ausgang H-Potential und außerdem die Und-Schaltung 42 an ihrem Ausgang H-Potential, weil auch die Negier-Schaltung 68 an ihrem Ausgang H-Potential hat. Damit hat nicht nur die Oder-Schaltung 62 an ihrem Ausgang H-Potential, sondern auch die Oder-Schaltungen 66 und 67. Weil hierbei der duale Voll-Addierer 6 und der duale Halb-Addierer 7 an keinem Eingang mit H-Potential angesteuert werden, hat hierbei der duale Halb-Addierer 7 an seinem Ausgang v nur L-Potential und haben außerdem die Oder-Schaltung 63 und die Und-Schaltung 44 an ihrem Ausgang nur L-Potential. Somit wird hierbei die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert, weshalb in der Schaltung 2 die Leitung d H-Potential hat. Die Eins-Aufwärts-Verschiebeschaltung 3 ist hierbei auf Geradeaus-Weiterleitung vor-angesteuert. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag- Ausgang y nur L-Potential, weil die Oder-Schaltung 70 an keinem ihrer beiden Eingänge mit H-Potential angesteuert wird.The mode of operation is as follows: one of the two summands comes in decimal 1 out of 10 coded at the A inputs and the other summand also decimal 1 out 10 coded at the B inputs. If the number 2 is added to the number 4 and only L potential is present at the carry-in input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, we have in the area of the input -Circuit 4, the OR circuits 22 and 27 at their output H-potential and in the area of the input circuit 5, the OR circuit 34 at their output H-potential. Thus, in the area of the circuit 9, the OR circuits 61 and 62 have H potential at their output and also the AND circuit 42 has H potential at their output, because the negation circuit 68 also has H potential at their output. Not only does the OR circuit 62 have H potential at its output, but also the OR circuits 66 and 67 . Because here the dual full adder 6 and the dual half adder 7 are not driven at an input with H potential, the dual half adder 7 has only L potential at its output v and also has the OR circuit 63 and the AND circuit 44 has only L potential at its output. Thus, the main circuit 1 is only activated at 3 inputs with H potential, which is why the circuit 2 has the line d H potential. The one-up shift circuit 3 is here pre-activated for straight-ahead forwarding. The result outputs C thus have the number 6 in decimal 1 out of 10 coding and the carry output y has only L potential because the OR circuit 70 is not driven with H potential at either of its two inputs.
Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, hat im Bereich der Eingangs-Schaltung 4 nur die Oder-Schaltung 24 an ihrem Ausgang H-Potential. Im Bereich der Eingangs-Schaltung 5 haben hierbei die Oder-Schaltungen 33 und 35 bis 37 an ihrem Ausgang H-Potential. Somit wird hierbei der duale Voll-Addierer 6 nur an seinem Eingang p mit H-Potential angesteuert. Der duale Voll-Addierer 8, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang o mit H-Potential angesteuert, weshalb er an seinem Ausgang ß H-Potential hat. Damit wird die Haupt-Schaltung 1 vom Ausgang ß des dualen Voll-Addierers 8 an ihren Eingängen a 5 und a 6 mit H-Potential angesteuert und außerdem der Eingang t des dualen Halb-Addierers 7 mit H-Potential angesteuert. Somit wird hierbei der duale Halb-Addierer 7 an beiden Eingängen mit H-Potential angesteuert und hat die Oder-Schaltung 63 an ihrem Ausgang H-Potential. In der Schaltung 9 haben hierbei die Oder-Schaltungen 64 und 61 an ihrem Ausgang H-Potential und außerdem die Und-Schaltung 42 an ihrem Ausgang H-Potential, weil auch in diesem Fall die Negierschaltung 68 an ihrem Ausgang H-Potential hat. Die Und-Schaltung 43 hat hierbei an ihrem Ausgang L-Potential und die Oder-Schaltung 62 an ihrem Ausgang H-Potential, weil hierbei die Oder-Schaltung 65 an ihrem Ausgang H-Potential hat. Somit haben hierbei die Oder-Schaltungen 63 und 62 und 67 und 66 an ihrem Ausgang H-Potential und wird hierbei die Haupt-Schaltung 1 an allen 6 Eingängen (a 1 bis a 6) mit H-Potential angesteuert. Damit hat in der Schaltung 2 die Leitung g und die Leitung z und die Leitung bz H-Potential. Weil hierbei der Ausgang v des dualen Halb-Addierers 7 L-Potential hat, ist auch in diesem Fall die Eins-Aufwärts-Verschiebeschaltung 3 auf Geradeaus-Weiterleitung vor-angesteuert. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil die Oder-Schaltung 70 an ihrem oberen Eingang mit H-Potential angesteuert wird.If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the input has in the area Circuit 4 only the OR circuit 24 at its output H potential. In the area of the input circuit 5 , the OR circuits 33 and 35 to 37 have H potential at their output. Thus, the dual full adder 6 is only driven at its input p with H potential. The dual full adder 8 , which processes the valency 5, is only driven at its input o with H potential, which is why it has β H potential at its output. The main circuit 1 is thus driven by the output β of the dual full adder 8 at its inputs a 5 and a 6 with H potential and also the input t of the dual half adder 7 is driven with H potential. Thus, the dual half-adder 7 is driven with H potential at both inputs and the OR circuit 63 has H potential at its output. In the circuit 9 , the OR circuits 64 and 61 have H potential at their output and also the AND circuit 42 at their output H potential, because in this case also the negation circuit 68 has H potential at their output. Here, the AND circuit 43 has L potential at its output and the OR circuit 62 has H potential at its output, because here the OR circuit 65 has H potential at its output. Thus, the OR circuits 63 and 62 and 67 and 66 have H potential at their output and the main circuit 1 is driven with H potential at all 6 inputs (a 1 to a 6). Thus, in circuit 2 has line g and line z and line or H potential. In this case, because the output v of the dual half-adder 7 has L potential, the one-up shift circuit 3 is also pre-activated for straight-ahead forwarding. The result outputs C thus have the number 2 in decimal 1 out of 10 coding and the carry output y has H potential because the OR circuit 70 is driven with H potential at its upper input.
Falls die Ziffer 4 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt, haben die Oder-Schaltungen 24 und 34 an ihrem Ausgang H-Potential. Damit haben die Und-Schaltung 41 und die Oder-Schaltung 61 an ihrem Ausgang H-Potential. Somit wird hierbei der duale Voll-Addierer 8 an seinem Eingang f mit H-Potential angesteuert und außerdem die Oder-Schaltungen 64 und 65 an einem Eingang mit H-Potential angesteuert. In der Schaltung 9 haben hierbei außerdem die Oder-Schaltungen 62 und 63 an ihrem Ausgang H-Potential. Die Oder-Schaltung 63 hat hierbei deshalb an ihrem Ausgang H-Potential, weil der duale Voll-Addierer 8 an seinem Ausgang ß H-Potential hat und somit die Eingänge p und t mit H-Potential angesteuert werden und weil somit der duale Halb-Addierer 7 an beiden Eingängen (t und s) mit H-Potential angesteuert wird. Damit wird die Haupt-Schaltung 1 an vier Eingängen (a 1 und a 2 und a 5 und a 6) mit H-Potential angesteuert und hat in der Schaltung 2 die Leitung e H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 8 und hat der Übertrag-Ausgang y L-Potential, weil die Oder-Schaltung 70 an keinem ihrer beiden Eingänge mit H-Potential angesteuert wird.If the number 4 is added to the number 4 and only L potential is present at the carry input x , the OR circuits 24 and 34 have H potential at their output. The AND circuit 41 and the OR circuit 61 thus have H potential at their output. Thus, the dual full adder 8 is driven at its input f with H potential and the OR circuits 64 and 65 are also driven at an input with H potential. In the circuit 9 , the OR circuits 62 and 63 also have H potential at their output. The OR circuit 63 has H potential at its output because the dual full adder 8 has β H potential at its output and therefore the inputs p and t are driven with H potential and because the dual half Adder 7 is driven at both inputs (t and s) with H potential. The main circuit 1 is thus driven at four inputs (a 1 and a 2 and a 5 and a 6) with H potential and has the line e H potential in circuit 2 . The result outputs C thus have the number 8 in decimal 1 out of 10 coding and the carry output y has L potential, because the OR circuit 70 is not driven with H potential at either of its two inputs.
Falls bei einer Addition außerdem am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If there is also an x H potential at the carry input during an addition, the result number increases by the number 1.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863638257 DE3638257A1 (en) | 1986-07-12 | 1986-11-10 | Adder circuit using decimal 1-out-of-10 code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863623598 DE3623598A1 (en) | 1986-07-12 | 1986-07-12 | Adder circuit in decimal 1-out-of-10 code |
DE19863638257 DE3638257A1 (en) | 1986-07-12 | 1986-11-10 | Adder circuit using decimal 1-out-of-10 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3638257A1 true DE3638257A1 (en) | 1988-05-11 |
Family
ID=25845536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863638257 Ceased DE3638257A1 (en) | 1986-07-12 | 1986-11-10 | Adder circuit using decimal 1-out-of-10 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3638257A1 (en) |
-
1986
- 1986-11-10 DE DE19863638257 patent/DE3638257A1/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3638257A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3626369A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3642815A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632074A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632182A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3628830A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3625510A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3622729A1 (en) | Adder circuit in 54321 code | |
DE3721555A1 (en) | Adder circuit in 51111 code | |
DE3640809A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3623689A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3625774A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3702565A1 (en) | Adder circuit in 5211 code | |
DE3626666A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3640462A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3624902A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3643346A1 (en) | Adder circuit using 5211 code | |
DE3629739A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3622719A1 (en) | Adder circuit in 51111 code | |
DE3642011A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632181A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3624620A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3721553A1 (en) | Adder circuit in 54321 code | |
DE3635749A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3615709A1 (en) | Adder circuit in decimal 1-out-of-10 code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3623598 Format of ref document f/p: P |
|
8131 | Rejection |