DE3615709A1 - Adder circuit in decimal 1-out-of-10 code - Google Patents

Adder circuit in decimal 1-out-of-10 code

Info

Publication number
DE3615709A1
DE3615709A1 DE19863615709 DE3615709A DE3615709A1 DE 3615709 A1 DE3615709 A1 DE 3615709A1 DE 19863615709 DE19863615709 DE 19863615709 DE 3615709 A DE3615709 A DE 3615709A DE 3615709 A1 DE3615709 A1 DE 3615709A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
potential
electronic adding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863615709
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863615709 priority Critical patent/DE3615709A1/en
Publication of DE3615709A1 publication Critical patent/DE3615709A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The adder circuit according to the subject of the invention has a main circuit (2), which consists of 36 individual shift-adder circuits (8). This main circuit (2) processes only the value 2. To pre-process the value 1, this adder circuit is provided with a dual full adder (3), the output (v) of which pre-triggers a one-upwards shift circuit (5). A partial summand with the value 1 is derived from the odd summands 3, 5, 7 and 9 in the input circuits (1a and 1b), and processed in the dual full adder (3). <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addier- Schaltung im Dezimal-1-aus-10-Code, deren Haupt-Schaltung aus 36 Spezial-Schaltungen mit je 2 Eingängen und je 2 Ausgängen besteht, welche an beiden Ausgängen H-Potential haben, wenn an beiden Eingängen H-Potential liegt und welche nur an ihrem rechts-seitigen Ausgang H-Potential haben, wenn entweder nur der links-seitige Eingang oder nur der rechts-seitige Eingang an H-Potential liegt. Diese Spezial- Schaltungen 8 verarbeiten aber nicht die Wertigkeit 1, sondern die Wertigkeit 2, weil damit die Größe der Haupt- Schaltung wesentlich verringert wird. Der zusätzlich erforderliche duale Voll-Addierer 3 ist nicht als Addier-Schaltung, sondern nur als Steuerschaltung für die Verarbeitung der Rest-Ziffern 1 angeordnet, welche null bis drei mal auftritt, weil die ungeraden Summanden an beiden Summanden- Eingängen um die Ziffer 1 gesenkt verarbeitet werden und weil auch eventuell ein Übertrag mit der Wertigkeit 1 zu verarbeiten ist.The invention relates to an electronic adding circuit in decimal 1 out of 10 code, the main circuit of which consists of 36 special circuits with 2 inputs and 2 outputs each, which have H potential at both outputs when on both inputs have H potential and which only have H potential at their right-hand output if either only the left-hand input or only the right-hand input is at H potential. However, these special circuits 8 do not process the value 1, but the value 2, because this significantly reduces the size of the main circuit. The additionally required dual full adder 3 is not arranged as an adding circuit, but only as a control circuit for processing the remaining digits 1, which occurs zero to three times because the odd summands at both summand inputs are reduced by the digit 1 are processed and because a carry with the value 1 may also have to be processed.

Diese Addier-Schaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Spezial-Schaltung 8 ist in Fig. 3 dargestellt. Der duale Voll-Addierer 3 ist in Fig. 4 dargestellt.This adding circuit is shown in Figures 1 and 2 in two sections; the dividing lines have the designation u - u . The special circuit 8 is shown in Fig. 3. The dual full adder 3 is shown in FIG. 4.

Diese Addier-Schaltung besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und dem dualen Voll- Addierer 3 und der Schaltung 4 und der Eins-Aufwärts-Verschiebeschaltung 5. Die Eingangs-Schaltung 1 a besteht aus 4 Oder-Schaltungen 11 bis 14 mit je 2 Eingängen und der Oder- Schaltung 15 mit 5 Eingängen und 3 Dioden 16 und den zugehörigen Leitungen. Die Eingangs-Schaltung 1 b besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder- Schaltung 25 mit 5 Eingängen und 3 Dioden 26 und den zugehörigen Leitungen. Die Haupt-Schaltung 2 besteht aus 36 Spezial- Schaltungen 8 nach Fig. 3 und den zugehörigen Leitungen. Die Schaltung 4 besteht aus 9 Negier-Schaltungen 27 und 8 Und-Schaltungen 31 bis 38 mit je 2 Eingängen und den Oder-Schaltungen 40 und 42 und 44 und 46 und 48 und den zugehörigen Leitungen. Die Eins-Aufwärts-Verschiebeschaltung 5 besteht aus 10 Und-Schaltungen 50 bis 59 und der Negier- Schaltung 60 und den zugehörigen Leitungen.This adding circuit consists of the input circuits 1 a and 1 b and the main circuit 2 and the dual full adder 3 and the circuit 4 and the one-up shift circuit 5 . The input circuit 1 a consists of 4 OR circuits 11 to 14 with 2 inputs each and the OR circuit 15 with 5 inputs and 3 diodes 16 and the associated lines. The input circuit 1 b consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs and 3 diodes 26 and the associated lines. The main circuit 2 consists of 36 special circuits 8 according to FIG. 3 and the associated lines. The circuit 4 consists of 9 negation circuits 27 and 8 AND circuits 31 to 38 , each with 2 inputs and the OR circuits 40 and 42 and 44 and 46 and 48 and the associated lines. The one-up shift circuit 5 consists of 10 AND circuits 50 to 59 and the negation circuit 60 and the associated lines.

Die Spezial-Schaltungen 8, von denen eine in Fig. 3 dargestellt ist, bestehen aus je einer Und-Schaltung 61 mit 2 Eingängen und je einer Oder-Schaltung 62 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen l und m und die Ausgänge die Bezeichnungen p und q. Diese Spezial-Schaltungen 8 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:The special circuits 8 , one of which is shown in FIG. 3, each consist of an AND circuit 61 with 2 inputs and one OR circuit 62 with 2 inputs. The inputs have the designations l and m and the outputs have the designations p and q . These special circuits 8 have the following output potentials for the input potentials listed below:

Der duale Voll-Addierer 3 (Fig. 4) besteht aus 6 Und-Schaltungen 64 mit je 2 Eingängen und 4 Negier-Schaltungen 65 und 3 Oder-Schaltungen 66 mit je 2 Eingängen und den zugehörigen Leitungen. Die beiden Eingänge haben die Bezeichnungen r und s. Der Übertrag-Eingang hat die Bezeichnung x. Der Ausgang hat die Bezeichnung v und der Übertrag-Ausgang die Bezeichnung w.The dual full adder 3 ( FIG. 4) consists of 6 AND circuits 64 , each with 2 inputs and 4 negation circuits 65 and 3 OR circuits 66 , each with 2 inputs and the associated lines. The two inputs are labeled r and s . The carry input has the designation x . The output is labeled v and the carry output is labeled w .

Die Summanden-Eingänge haben die Bezeichnungen A und B und die Ergebnis-Ausgänge die Bezeichnung C. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Der Übertrag-Eingang x dieser Addier-Schaltung ist somit auch der Übertrag-Eingang des dualen Voll-Addierers 3. Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. The summand inputs have the designations A and B and the result outputs have the designation C. The carry input is labeled x and the carry output is labeled y . The carry input x of this adder circuit is thus also the carry input of the dual full adder 3 . Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9).

Die Wirkungsweise ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus- 10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, hat im Bereich der Eingangs-Schaltung 1 a nur die Oder-Schaltung 11 an ihrem Ausgang H-Potential und im Bereich der Eingangs- Schaltung 1 b nur die Oder-Schaltung 22 an ihrem Ausgang H- Potential. Der duale Voll-Addierer 3 hat somit an seinem Ausgang v und an seinem Übertrag-Ausgang w L-Potential. Damit haben an den Ausgängen F der Haupt-Schaltung 2 die Leitungen a bis c H-Potential und somit der Übertrag-Ausgang y L-Potential und die Und-Schaltung 33 an ihrem Ausgang H- Potential und außerdem die Oder-Schaltung 46 an ihrem Ausgang H-Potential. Hierbei hat die Leitung n L-Potential und die Leitung k H-Potential und somit die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und der Übertrag- Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The mode of operation is as follows: one of the two summands comes in decimal 1 out of 10 coded at the A inputs and the other summand also decimal 1 out 10 coded at the B inputs. If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the input has in the area Circuit 1 a only the OR circuit 11 at its output H potential and in the area of the input circuit 1 b only the OR circuit 22 at its output H potential. The dual full adder 3 thus has L potential at its output v and w carry output. Thus, at the outputs F of the main circuit 2, the lines a to c have H potential and thus the carry output y L potential and the AND circuit 33 at their output H potential and also the OR circuit 46 at their H potential output. The line n has L potential and the line k has H potential and thus the AND circuit 56 has H potential at its output. The result outputs C thus have the number 6 decimal-1-out-of-10-coded and the carry output y L-potential, because this addition has no carry.

Falls die Ziffer 3 zur Ziffer 6 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 6 an den B- Eingängen zur Anlage kommt, haben im Bereich der Eingangs- Schaltung 1 a die Oder-Schaltungen 11 und 15 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 1 b nur die Oder-Schaltung 23 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 3 hat somit an seinem Ausgang v H-Potential und an seinem Übertrag-Ausgang w L-Potential. Damit haben an den Ausgängen F der Haupt-Schaltung 2 die Leitungen a bis d H-Potential und somit der Übertrag-Ausgang y L-Potential und die Und-Schaltung 34 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 48 an ihrem Ausgang H- Potential. Hierbei hat die Leitung k L-Potential und die Leitung n H-Potential und somit die Und-Schaltung 59 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 9 und der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.If the number 3 is added to the number 6 and only L potential is present at the carry-in input x and the number 3 is applied to the A inputs and the number 6 is applied to the B inputs, we have in the area of the input - Circuit 1 a, the OR circuits 11 and 15 at their output H potential and in the area of the input circuit 1 b only the OR circuit 23 at their output H potential. The dual full adder 3 thus has v H potential at its output and w L potential at its carry output. Thus, at the outputs F of the main circuit 2, the lines a to d have H potential and thus the carry output y L potential and the AND circuit 34 at their output have H potential and also the OR circuit 48 at their H potential output. The line k has L potential and the line n has H potential and thus the AND circuit 59 has H potential at its output. The result outputs C thus have the number 9 decimal-1-out-of-10-coded and the carry output y L-potential, because this addition has no carry.

Falls die Ziffer 7 zur Ziffer 9 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 7 an den A-Eingängen zur Anlage kommt und die Ziffer 9 an den B- Eingängen zur Anlage kommt, haben im Bereich der Eingangs- Schaltung 1 a die Oder-Schaltungen 13 und 15 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 1 b die Oder-Schaltungen 24 und 25 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 3 hat somit an seinem Ausgang v L- Potential und an seinem Übertrag-Ausgang w H-Potential. Damit haben an den Ausgängen F der Haupt-Schaltung 2 die Leitungen a bis h H-Potential und somit der Übertrag-Ausgang y H-Potential und die Und-Schaltung 38 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 46 an ihrem Ausgang H-Potential. Hierbei hat die Leitung n L-Potential und die Leitung k H-Potential und somit die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und der Übertrag- Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 7 is added to the number 9 and only L potential is present at the carry-in input x and the number 7 is applied to the A inputs and the number 9 is applied to the B inputs, the input area - Circuit 1 a, the OR circuits 13 and 15 at their output H potential and in the area of the input circuit 1 b, the OR circuits 24 and 25 at their output H potential. The dual full adder 3 thus has v L potential at its output and w H potential at its carry output. Thus, at the outputs F of the main circuit 2, the lines a to h have H potential and thus the carry output y H potential and the AND circuit 38 at their output have H potential and also the OR circuit 46 at their H potential output. The line n has L potential and the line k has H potential and thus the AND circuit 56 has H potential at its output. The result outputs C thus have the number 6 in decimal 1 out of 10 coding and the carry output y H potential, because this addition has a carry.

Falls in letzterem Fall außerdem am Übertrag-Eingang x H-Potential anliegt, hat der duale Voll-Addierer 3 an seinem Ausgang v und an seinem Übertrag-Ausgang w H-Potential. Somit ist in diesem Fall auch die Eins-Aufwärts-Verschiebe- Schaltung 5 auf Verschiebung vor-angesteuert und hat nicht die Und-Schaltung 56, sondern die Und-Schaltung 57 an ihrem Ausgang H-Potential. Damit haben in diesem Fall die Ergebnis- Ausgänge C dezimal-1-aus-10-codiert die Ziffer 7 und der Übertrag-Ausgang y H-Potential, weil auch diese Addition einen Übertrag hat.If, in the latter case, there is also x H potential at the carry input, the dual full adder 3 has w potential at its output v and w carry potential at its carry output. Thus, in this case, the one-up shift circuit 5 is also pre-driven for shift and does not have the AND circuit 56 but the AND circuit 57 at its output H potential. In this case, the result outputs C, coded decimal-1-out-of-10, have the number 7 and the carry output y H-potential, because this addition also has a carry.

Claims (12)

1) Elektronische Addierschaltung im Dezimal-1-aus-10-Code, dadurch gekennzeichnet, daß deren Haupt-Schaltung (2) aus Spezial-Schaltungen (8) besteht, welche je 2 Eingänge (l und m) und je 2 Ausgänge (p und q) aufweisen und versetzt zueinander angeordnet sind.1) Electronic adding circuit in decimal 1 out of 10 code, characterized in that its main circuit ( 2 ) consists of special circuits ( 8 ), each with 2 inputs ( l and m ) and 2 outputs ( p and q ) and are arranged offset from one another. 2) Elektronische Addier-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Spezial-Schaltungen (8) in jeder Zeile gleich ist.2) Electronic adding circuit according to claim 1, characterized in that the number of special circuits ( 8 ) is the same in each line. 3) Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Eingangs- Potentialreihe (E) und die Ausgangs-Potentialreihe (F) der Haupt-Schaltung (2) bei normaler Ausbildung dieser Schaltung parallel verlaufen.3) Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the input potential series ( E ) and the output potential series ( F ) of the main circuit ( 2 ) run in parallel with the normal design of this circuit. 4) Elektronische Addier-Schaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Spezial-Schaltungen (8) aus je einer Und-Schaltung (61) mit 2 Eingängen und je einer Oder-Schaltung (62) mit 2 Eingängen bestehen.4) Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the special circuits ( 8 ) each from an AND circuit ( 61 ) with 2 inputs and one OR- Circuit ( 62 ) consist of 2 inputs. 5) Elektronische Addier-Schaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, oder nach Anspruch 1 bis 4 oder 1 und 4, dadurch gekennzeichnet, daß die Spezial-Schaltungen (8) folgende Potential-Wertigkeiten aufweisen: 5) Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, or according to claim 1 to 4 or 1 and 4, characterized in that the special circuits ( 8 ) have the following potential values: 6) Elektronische Addier-Schaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5 oder 1 und 4 und 5, dadurch gekennzeichnet, daß die Spezial-Schaltungen (8) die Wertigkeit 2 verarbeiten. 6) Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 5 or 1 and 4 and 5, characterized in that the special circuits ( 8 ) process the valence 2. 7) Elektronische Addier-Schaltung nach Anspruch 1 bis 6 oder 1 und 4 bis 6, dadurch gekennzeichnet, daß die Summanden mit den Wertigkeiten 1 und 3 und 5 und 7 und 9 in beiden Eingangs- Bereichen (1 a und 1 b) um die Ziffer 1 gesenkt verarbeitet werden.7) Electronic adding circuit according to claim 1 to 6 or 1 and 4 to 6, characterized in that the summands with the valences 1 and 3 and 5 and 7 and 9 in both input areas ( 1 a and 1 b ) around Number 1 can be processed lowered. 8) Elektronische Addierschaltung nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) aus 36 Spezial-Schaltungen (8) besteht.8) Electronic adding circuit according to claim 1 to 7, characterized in that the main circuit ( 2 ) consists of 36 special circuits ( 8 ). 9) Elektronische Addier-Schaltung nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie für die Verarbeitung der Summanden-Ziffern 1 und der Rest-Ziffern 1 und des x- Übertrages als Steuer-Schaltung einen dualen Voll- Addierer (3) aufweist.9) Electronic adding circuit according to claim 1 to 8, characterized in that it has a dual full adder ( 3 ) for the processing of the summand digits 1 and the remaining digits 1 and the x - transfer as a control circuit. 10) Elektronische Addier-Schaltung nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß sie eine Schaltung (5) aufweist, welche bei Verschiebe-Ansteuerung die Ergebniszahl der Schaltung (4) um die Ziffer 1 anhebt.10) Electronic adding circuit according to claim 1 to 9, characterized in that it has a circuit ( 5 ), which increases the result number of the circuit ( 4 ) by the number 1 when shift control. 11) Elektronische Addier-Schaltung nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß die Eingangs-Schaltung (1 a) aus 4 Oder-Schaltungen (11 bis 14) mit je 2 Eingängen und einer Oder-Schaltung (15) mit 5 Eingängen und 3 Dioden (16) besteht und daß die Summanden-Eingangs- Schaltung (1 b) aus gleichen und gleichartig angeordneten Teilen besteht.11) Electronic adding circuit according to claim 1 to 10, characterized in that the input circuit ( 1 a ) from 4 OR circuits ( 11 to 14 ) each with 2 inputs and an OR circuit ( 15 ) with 5 inputs and 3 diodes ( 16 ) and that the summand input circuit ( 1 b ) consists of the same and similarly arranged parts. 12) Elektronische Addier-Schaltung nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß die Schaltung (4) aus 9 Negier-Schaltungen (27) und 8 Und-Schaltungen (31 bis 38) mit je 2 Eingängen und 5 Oder-Schaltungen (40 und 42 und 44 und 46 und 48) mit je 2 Eingängen und den zugehörigen Leitungen besteht.12) Electronic adding circuit according to claim 1 to 5 or according to claim 1 to 11, characterized in that the circuit ( 4 ) from 9 negation circuits ( 27 ) and 8 AND circuits ( 31 to 38 ) each with 2 inputs and 5 OR circuits ( 40 and 42 and 44 and 46 and 48 ) with 2 inputs each and the associated lines.
DE19863615709 1986-05-09 1986-05-09 Adder circuit in decimal 1-out-of-10 code Withdrawn DE3615709A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863615709 DE3615709A1 (en) 1986-05-09 1986-05-09 Adder circuit in decimal 1-out-of-10 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863615709 DE3615709A1 (en) 1986-05-09 1986-05-09 Adder circuit in decimal 1-out-of-10 code

Publications (1)

Publication Number Publication Date
DE3615709A1 true DE3615709A1 (en) 1987-11-12

Family

ID=6300503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863615709 Withdrawn DE3615709A1 (en) 1986-05-09 1986-05-09 Adder circuit in decimal 1-out-of-10 code

Country Status (1)

Country Link
DE (1) DE3615709A1 (en)

Similar Documents

Publication Publication Date Title
DE3615709A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3615957A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3626666A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3617649A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3616913A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3615955A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3542582A1 (en) Adding circuit in decimal 1-out-of-10 code
DE3616928A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3638257A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3632182A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3525207A1 (en) Addition fixed circuit in decimal code
DE3632074A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3626369A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3611995A1 (en) Tetrad adder in 5211 code
DE4021137A1 (en) Electronic carry adder circuit - uses AND=circuits with five inputs andswitches very quickly even for addition of 9 and 1
DE3622729A1 (en) Adder circuit in 54321 code
DE3628830A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3724151A1 (en) Multiplication circuit with carry-adder circuit in decimal 1-out-of-10 code
DE3716551A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3623598A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3703179A1 (en) Adder circuit in 51111 code

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee