DE3636556A1 - Adder circuit using decimal 1-out-of-10 code - Google Patents
Adder circuit using decimal 1-out-of-10 codeInfo
- Publication number
- DE3636556A1 DE3636556A1 DE19863636556 DE3636556A DE3636556A1 DE 3636556 A1 DE3636556 A1 DE 3636556A1 DE 19863636556 DE19863636556 DE 19863636556 DE 3636556 A DE3636556 A DE 3636556A DE 3636556 A1 DE3636556 A1 DE 3636556A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- circuits
- inputs
- adder
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine Addierschaltung im Dezimal-1-aus-10-Code, welche im Vergleich mit der Addierschaltung nach P 36 32 181.8 den Unterschied aufweist, daß die Haupt-Schaltung 1 nicht aus normalen Einzel-Addierschaltungen besteht, sondern aus Verschiebe-Addierschaltungen besteht. Auch die vorliegende Addierschaltung ist für die Vor-Verarbeitung der maximal vierfach anfallenden Ziffer 1 mit einem dualen Voll-Addierer 6 und einem dualen Halb-Addierer 7 versehen.The invention relates to an adder circuit in the decimal 1 out of 10 code which, in comparison with the adder circuit according to P 36 32 181.8, has the difference that the main circuit 1 does not consist of normal individual adder circuits, but instead of shift circuits. Adders exist. The present adder circuit is also provided with a dual full adder 6 and a dual half adder 7 for the preprocessing of the maximum of fourfold digit 1.
Diese Addierschaltung ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist die Verschiebe-Addierschaltung 10 dargestellt, welche 6fach erforderlich ist. In Fig. 4 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5 ist der duale Halb-Addierer 7 dargestellt.This adding circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3 the shifting adding circuit 10 is shown, which is 6 times required. In FIG. 4, the dual full adder 6 is shown. The dual half adder 7 is shown in FIG .
Diese Addierschaltung besteht aus der Haupt-Schaltung 1 und der Vier-Aufwärts-Verschiebeschaltung 2 und der Eins-Aufwärts-Verschiebeschaltung 3 und den Summanden-Zerlegeschaltungen 4 und 5 und dem dualen Voll-Addierer 6 und den dualen Halb-Addierern 7 und 8 und den Zusatz-Schaltungen 9 und 30. Die Haupt-Schaltung 1 besteht aus 6 Verschiebe-Addierschaltungen 10 nach Fig. 3 und der Teil-Schaltung 16. Die Vieraufwärts-Verschiebeschaltung 2 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 10 UND-Schaltungen 17 mit je 2 Eingängen und 5 ODER-Schaltungen 18 mit je 2 Eingängen und der Negier-Schaltung 19. Die Eins-Aufwärts-Verschiebeschaltung 3 ist auch mit einer Geradeaus-Schaltung kombiniert und besteht aus 10 UND-Schaltungen 20 mit je 2 Eingängen und der Negier-Schaltung 21. Die Summanden-Zerlegeschaltung 4 besteht aus 4 ODER-Schaltungen 21 bis 24 mit je 2 Eingängen und einer ODER-Schaltung 25 mit 5 Eingängen und der ODER-Schaltung 26 mit 2 Eingängen und der ODER-Schaltung 27 mit 3 Eingängen. Die Summanden-Zerlegeschaltung 5 besteht aus 4 ODER-Schaltungen 31 bis 34 mit je 2 Eingängen und der ODER-Schaltung 35 mit 5 Eingängen und der ODER-Schaltung 36 mit 2 Eingängen und der ODER-Schaltung 37 mit 3 Eingängen. Die Teil-Schaltung 16 der Haupt-Schaltung 1 besteht aus 5 Negier-Schaltungen 28 und 4 UND-Schaltungen 29 mit je 2 Eingängen und der ODER-Schaltung 47 mit 2 Eingängen. Die Zusatz-Schaltung 9 besteht aus 3 UND-Schaltungen 41 bis 43 mit je 2 Eingängen und 2 ODER-Schaltungen 44 und 45 mit je 2 Eingängen und der ODER-Schaltung 46 mit 3 Eingängen. Die Zusatz-Schaltung 30 besteht aus der ODER-Schaltung 11 mit 2 Eingängen und der UND-Schaltung 12 mit 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus der Übertrag-ODER-Schaltung 40 und den zugehörigen Leitungen.This adding circuit consists of the main circuit 1 and the four-up shift circuit 2 and the one-up shift circuit 3 and the summand decomposition circuits 4 and 5 and the dual full adder 6 and the dual half adders 7 and 8 and the additional circuits 9 and 30 . The main circuit 1 consists of 6 shift adding circuits 10 according to FIG. 3 and the sub-circuit 16 . The four-up shift circuit 2 is combined with a straight-ahead circuit and consists of 10 AND circuits 17 with 2 inputs each and 5 OR circuits 18 with 2 inputs each and the negation circuit 19 . The one-up shift circuit 3 is also combined with a straight-ahead circuit and consists of 10 AND circuits 20 with 2 inputs each and the negation circuit 21 . The summand decomposition circuit 4 consists of 4 OR circuits 21 to 24 with 2 inputs each and an OR circuit 25 with 5 inputs and the OR circuit 26 with 2 inputs and the OR circuit 27 with 3 inputs. The summand decomposition circuit 5 consists of 4 OR circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs and the OR circuit 36 with 2 inputs and the OR circuit 37 with 3 inputs. The subcircuit 16 of the main circuit 1 consists of 5 negation circuits 28 and 4 AND circuits 29 each with 2 inputs and the OR circuit 47 with 2 inputs. The additional circuit 9 consists of 3 AND circuits 41 to 43 , each with 2 inputs and 2 OR circuits 44 and 45 , each with 2 inputs, and the OR circuit 46 with 3 inputs. The additional circuit 30 consists of the OR circuit 11 with 2 inputs and the AND circuit 12 with 2 inputs. In other parts, this adding circuit consists of the carry OR circuit 40 and the associated lines.
Die Verschiebe-Addierschaltungen 10 bestehen aus je einer ODER-Schaltung 51 mit 2 Eingängen und je einer UND-Schaltung 52 mit 2 Eingängen. Die Ausgänge haben die Bezeichnungen i und k. Die Ausgänge haben die Bezeichnungen l und m. Diese Verschiebe-Addierschaltungen 10 verarbeiten nur die Wertigkeit 2.The shift adder circuits 10 each consist of an OR circuit 51 with 2 inputs and an AND circuit 52 with 2 inputs. The outputs are labeled i and k . The outputs have the designations l and m . These shift adder circuits 10 only process the valency 2.
Diese Verschiebe-Addierschaltungen 10 (Fig. 3) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These shift adder circuits 10 ( FIG. 3) have the following output potentials in the case of the input potentials listed below:
Der duale Voll-Addierer 6 (Fig. 4) besteht aus 6 UND-Schaltungen 64 mit je 2 Eingängen und 4 Negier-Schaltungen 65 und 3 ODER-Schaltungen 66 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und n und p. Der Ausgang hat die Bezeichnung q und der Übertrag-Ausgang die Bezeichnung r.The dual full adder 6 ( FIG. 4) consists of 6 AND circuits 64 with 2 inputs each and 4 negation circuits 65 and 3 OR circuits 66 with 2 inputs each. The inputs have the designations x and n and p . The output is called q and the carry output is called r .
Der duale Halb-Addierer 7 (Fig. 5) besteht aus 3 UND-Schaltungen 67 mit je 2 Eingängen und 2 Negier-Schaltungen 68 und einer ODER-Schaltung 69. Die Eingänge haben die Bezeichnungen s und t. Der Ausgang hat die Bezeichnung v und der Übertrag-Ausgang die Bezeichnung w.The dual half adder 7 ( FIG. 5) consists of 3 AND circuits 67 , each with 2 inputs and 2 negation circuits 68 and an OR circuit 69 . The inputs are labeled s and t . The output is labeled v and the carry output is labeled w .
Der duale Halb-Addierer 8 ist gleich, wie der duale Halb-Addierer 7. Die Eingänge haben die Bezeichnungen f und h. Der Ausgang hat die Bezeichnung β und der Übertrag-Ausgang die Bezeichnung j.The dual half adder 8 is the same as the dual half adder 7 . The inputs have the designations f and h . The output is labeled β and the carry output is labeled j .
Der duale Voll-Addierer 6 verarbeitet die Wertigkeit 1. Der duale Halb-Addierer 7 verarbeitet auch die Wertigkeit 1. Der duale Halb-Addierer 8 verarbeitet die Wertigkeit 5. Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Übertrag-Eingang x des dualen Voll-Addierers 6 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Ausgang y der Oder-Schaltung 40 ist der Übertrag-Ausgang der gesamten Addierschaltung.The dual full adder 6 processes the weight 1. The dual half adder 7 also processes the weight 1. The dual half adder 8 processes the weight 5. The inputs A and B and the result outputs C are with the associated numerical values (Numbers 0 to 9). The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The output y of the OR circuit 40 is the carry output of the entire adding circuit.
Die Wirkungsweise dieser elektronischen Addierschaltung ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben in der Summanden-Zerlegeschaltung 4 die ODER-Schaltungen 22 und 27 an ihrem Ausgang H-Potential und in der Summanden-Zerlegeschaltung 5 die ODER-Schaltung 34 und 37 an ihrem Ausgang H-Potential. The mode of operation of this electronic adding circuit is as follows: one of the two summands comes to the system at the A inputs in decimal 1-out-of-10-coded form and the other summand also coded at the B -inputs in decimal 1-out of 10 form . If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the summands have Dismantling circuit 4, the OR circuits 22 and 27 at its output H potential and in the summanding circuit 5, the OR circuit 34 and 37 at its output H potential.
Damit hat in der Teil-Schaltung 16 die Leitung c H-Potential. Hierbei hat der duale Voll-Addierer 6 an keinem Eingang H-Potential und auch die dualen Halb-Addierer 7 und 8 an keinem Eingang H-Potential. Somit sind hierbei beide Verschiebe-Schaltungen 2 und 3 auf Geradeaus-Weiterleitung vor-angesteuert und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.Thus, the line c has H potential in the subcircuit 16 . Here, the dual full adder 6 has no H potential at any input, and the dual half adders 7 and 8 have no H potential at any input. Thus, both shift circuits 2 and 3 are pre-activated for straight-ahead forwarding and the result outputs C have decimal 1-out-of-10 coding the number 6 and the carry output y has L potential because of this addition has no carry over.
Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, haben im Bereich der Summanden-Zerlegeschaltung 4 die ODER-Schaltungen 24 und 27 an ihrem Ausgang H-Potential und haben im Bereich der Summanden-Zerlegeschaltung 5 die ODER-Schaltungen 33 und 35 bis 37 an ihrem Aushang H-Potential. Der duale Halb-Addierer 8 wird hierbei nur an seinem Eingang h mit H-Potential angesteuert, weshalb er an seinem Ausgang β H-Potential hat. Damit ist die Vier-Aufwärts-Verschiebeschaltung 2 auf Verschiebung vor-angesteuert und wird der Eingang t des dualen Halb-Addierers 7 auch mit H-Potential angesteuert. Der duale Halb-Addierer 7 wird hierbei auch an seinem Eingang s mit H-Potential angesteuert, weil der duale Voll-Addierer 6 nur an einem Eingang (p) mit H-Potential angesteuert wird. Damit hat der duale Halb-Addierer 7 an seinem Übertrag-Ausgabe w H-Potential und somit die ODER-Schaltungen 44 und 45 an ihrem Ausgang H-Potential. Somit wird hierbei die Haupt-Schaltung 1 an allen 4 Eingängen mit H-Potential angesteuert und hat in der Teil-Schaltung 16 der Haupt-Schaltung 1 die Leitung d H-Potential und ist die Eins-Aufwärts-Verschiebeschaltung 3 auf Gerade-aus-Weiterleitung vor-angesteuert. In der Vier-Aufwärts-Verschiebeschaltung 2 hat hierbei die ODER-Schaltung 18 b an ihrem Ausgang H-Potential und ist die UND-Schaltung 12 vor-angesteuert und kommt somit das H-Potential des Ausgangs der ODER-Schaltung 11 zur Wirkung. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat. If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the summands have Disintegration circuit 4 has the OR circuits 24 and 27 at its output H-potential and in the area of the summanding decomposition circuit 5 the OR circuits 33 and 35 to 37 have H-potential at its display. The dual half-adder 8 is only driven at its input h with H potential, which is why it has β H potential at its output. The four-up shift circuit 2 is thus pre-driven for shift and the input t of the dual half-adder 7 is also driven with H potential. The dual half adder 7 is also driven at its input s with H potential because the dual full adder 6 is only driven at one input (p) with H potential. The dual half adder 7 thus has w potential at its carry output and thus the OR circuits 44 and 45 have high potential at its output. The main circuit 1 is thus driven with H potential at all 4 inputs and has the line d H potential in the subcircuit 16 of the main circuit 1 and the one-up shift circuit 3 is on a straight-off Forwarding pre-triggered. In the four-up shift circuit 2 , the OR circuit 18 b has H potential at its output and the AND circuit 12 is pre-activated and the H potential of the output of the OR circuit 11 thus comes into effect. The result outputs C thus have the number 2 in decimal 1 out of 10 coding and the carry output y has H potential because this addition has a carry.
Falls die Ziffer 9 zur Ziffer 4 addiert wird und außerdem am Übertrag-Eingang x H-Potential anliegt, liegen alle vier Eingänge der Haupt-Schaltung 1 an H-Potential und hat außerdem die UND-Schaltung 42 an ihrem Ausgang H-Potential. Damit hat in der Teil-Schaltung 16 die ODER-Schaltung 47 an ihrem Ausgang H-Potential und wird die Übertrag-ODER-Schaltung 40 an ihrem mittleren Eingang mit H-Potential angesteuert. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 4 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 9 is added to the number 4 and is also present at the carry input x H potential, all four inputs of the main circuit 1 are at H potential and the AND circuit 42 also has H potential at its output. Thus, in the sub-circuit 16, the OR circuit 47 has H potential at its output and the carry OR circuit 40 is driven with H potential at its middle input. The result outputs C thus have the number 4 in decimal 1 out of 10 coding and the carry output y has H potential because this addition has a carry.
Die Ausführung B dieser Addierschaltung ist in Fig. 1 und 6 dargestellt. Diese Ausführung B weist im Vergleich mit der Ausführung A (Fig. 1 und 2) den Unterschied auf, daß die ODER-Schaltung 11 nicht von je einer Abzweigung der Leitungen f 1 und f 2 angesteuert wird, sondern von den Leitungen e 4 und e 5.Version B of this adding circuit is shown in FIGS. 1 and 6. This version B has, in comparison with the version A ( FIGS. 1 and 2), the difference that the OR circuit 11 is not controlled by a branch of the lines f 1 and f 2 , but by the lines e 4 and e 5 .
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863636556 DE3636556A1 (en) | 1986-09-15 | 1986-09-27 | Adder circuit using decimal 1-out-of-10 code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863631380 DE3631380A1 (en) | 1986-09-15 | 1986-09-15 | Adder circuit using decimal 1-out-of-10 code |
DE19863636556 DE3636556A1 (en) | 1986-09-15 | 1986-09-27 | Adder circuit using decimal 1-out-of-10 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3636556A1 true DE3636556A1 (en) | 1988-06-09 |
Family
ID=25847515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863636556 Ceased DE3636556A1 (en) | 1986-09-15 | 1986-09-27 | Adder circuit using decimal 1-out-of-10 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3636556A1 (en) |
-
1986
- 1986-09-27 DE DE19863636556 patent/DE3636556A1/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3636556A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632181A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3625510A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3625774A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3628830A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3628049A1 (en) | Adder circuit using decimal 1-out-of-10 code - has main adder, auxiliary circuit with dual half adder, and number alteration stage | |
DE3640809A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3642815A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3642011A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632182A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3635749A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3632074A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3624620A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3626369A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3643346A1 (en) | Adder circuit using 5211 code | |
DE3624902A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3640462A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3638257A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3626666A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3716551A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3721555A1 (en) | Adder circuit in 51111 code | |
DE3619365A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3721553A1 (en) | Adder circuit in 54321 code | |
DE3702565A1 (en) | Adder circuit in 5211 code | |
DE3719664A1 (en) | Adder circuit in decimal 1-out-of-10 code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3631380 Format of ref document f/p: P |
|
8131 | Rejection |