DE3608904A1 - Tetrad adder in 5311 code - Google Patents

Tetrad adder in 5311 code

Info

Publication number
DE3608904A1
DE3608904A1 DE19863608904 DE3608904A DE3608904A1 DE 3608904 A1 DE3608904 A1 DE 3608904A1 DE 19863608904 DE19863608904 DE 19863608904 DE 3608904 A DE3608904 A DE 3608904A DE 3608904 A1 DE3608904 A1 DE 3608904A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
adder
value
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863608904
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863608904 priority Critical patent/DE3608904A1/en
Priority to DE19863614842 priority patent/DE3614842A1/en
Publication of DE3608904A1 publication Critical patent/DE3608904A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49165—Using 5311 code, i.e. binary coded decimal representation with digit weight of 5, 3, 1 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The difference between the tetrad adder according to the invention and the tetrad adder according to P 3606884.5 is that the main circuit 1 is not provided with partial summand derivation circuits throughout, but only has a derivation circuit for a partial summand with the value 5 at the start and end of the main circuit 1. This has the advantage that the main circuit 1 has no additional AND circuits and transverse lines. If a partial summand with the value 3 is present at each of the inputs v and w, a partial summand with the value 5 is already derived in the circuit 4. <IMAGE>

Description

Gegenstand der Erfindung ist ein Tetraden-Addierer im 5311-Code, dessen Grund-Type 26 normale Addier-Schaltungen aufweist und der außerdem eine sehr einfache Eingangs-Schaltung für die Verarbeitung der Teil-Summanden mit der Wertigkeit 3 aufweist. Die beiden Teil-Summanden mit der Wertigkeit 5 und der innere Übertrag mit der Wertigkeit 5 werden mittels eines dualen Voll-Addierers verarbeitet.The invention relates to a tetrad adder in the 5311 code, whose basic type has 26 normal adder circuits and also a very simple input circuit for processing the partial summands with the value 3 having. The two partial summands with the value 5 and the inner carry with the value 5 are by means of processed a dual full adder.

Der Tetraden-Addierer Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen u-u. In Fig. 3 ist die Addier-Schaltung 5 dargestellt. In Fig. 4 ist der duale Voll-Addierer 3 dargestellt. In Fig. 5 und 2 ist der Tetraden-Addierer Type A 2 in zwei Teil-Abschnitten dargestellt. In Fig. 6 und 2 ist der Tetraden-Addierer Type B 1 in zwei Teil-Abschnitten dargestellt. In Fig. 7 und 2 ist der Tetraden-Addierer Type C 1 in zwei Teil-Abschnitten dargestellt. In Fig. 8 und 2 ist der Tetraden-Addierer Type C 2 in zwei Teilabschnitten dargestellt.The tetrad adder type A 1 is shown in FIGS. 1 and 2 in two sections; the dividing lines have the names u - u . In Fig. 3, the adder circuit 5 is shown. In FIG. 4, the dual full adder 3 is shown. In Fig. 5 and 2, the tetrads adder Type A 2 into two sub-sections is shown. In Fig. 6 and 2 of the tetrads adder Type B 1 into two sub-sections is shown. In Fig. 7 and 2, the tetrads adder Type C 1 in two is shown part-sections. In Fig. 8 and 2 of the tetrads adder Type C 2 is shown in two sections.

Der Tetraden-Addierer Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und dem dualen Voll-Addierer 3 und der Schaltung 4 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht aus 22 Addier-Schaltungen 5 nach Fig. 3. Die Schaltung 2 besteht aus den Teil-Schaltungen 11 bis 14. Die Schaltung 4 besteht aus 4 Addier-Schaltungen 5 a bis 5 d und der Und-Schaltung 8 und der Negier-Schaltung 9. Die Oder-Schaltung 10 ist gemeinsamer Bestandteil der Schaltungen 1 und 4. Die Teil-Schaltung 11 besteht aus 4 Und-Schaltungen 15 mit je 2 Eingängen und der Negier-Schaltung 16. Die Teil-Schaltung 12 besteht aus 3 Oder-Schaltungen 17 und den zugehörigen Leitungen. Die Teil-Schaltung 13 besteht aus 3 Negier-Schaltungen 20 und 3 Und-Schaltungen 21. Die Teil-Schaltung 14 besteht aus den Oder-Schaltungen 22 und 23 und den zugehörigen Leitungen. Die Addier-Schaltungen 5 a bis 5 d sind gleich, wie die Addier-Schaltungen 5 der Haupt-Schaltung 1. The tetrad adder type A 1 ( FIGS. 1 and 2) consists of the main circuit 1 and the circuit 2 and the dual full adder 3 and the circuit 4 and the line region D. The main circuit 1 consists of 22 adding circuits 5 according to FIG. 3. The circuit 2 consists of the sub-circuits 11 to 14 . The circuit 4 consists of 4 adding circuits 5 a to 5 d and the AND circuit 8 and the negation circuit 9 . The OR circuit 10 is a common component of the circuits 1 and 4 . The subcircuit 11 consists of 4 AND circuits 15 each with 2 inputs and the negation circuit 16 . The sub-circuit 12 consists of 3 OR circuits 17 and the associated lines. The subcircuit 13 consists of 3 negation circuits 20 and 3 AND circuits 21 . The sub-circuit 14 consists of the OR circuits 22 and 23 and the associated lines. The adding circuits 5 a to 5 d are the same as the adding circuits 5 of the main circuit 1 .

Die Addier-Schaltungen 5 (Fig. 3) bestehen aus je einer Oder-Schaltung 18 mit 2 Eingängen und je einer Und-Schaltung 19 mit 2 Eingängen. Die beiden Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s.The adding circuits 5 ( FIG. 3) each consist of an OR circuit 18 with 2 inputs and one AND circuit 19 with 2 inputs. The two inputs are named p and q . The output is called r and the carry output is called s .

Der duale Voll-Addierer 3 (Fig. 4) besteht aus 6 Und-Schaltungen 25 mit je 2 Eingängen und 4 Negier-Schaltungen 26 und 3 Oder-Schaltungen 27 mit je 2 Eingängen und den zugehörigen Leitungen. Die beiden Eingänge haben die Bezeichnungen k und l. Der Übertrag-Eingang hat die Bezeichnung t. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y.The dual full adder 3 ( FIG. 4) consists of 6 AND circuits 25 , each with 2 inputs and 4 negating circuits 26 and 3 OR circuits 27 , each with 2 inputs and the associated lines. The two inputs have the designations k and l . The carry input is called t . The output is called i and the carry output is called y .

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 4 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang y ist nicht nur der Übertrag-Ausgang des dualen Voll-Addierers 3, sondern auch der Übertrag-Ausgang dieses Tetraden-Addierers. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben auch die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 5. Der duale Voll-Addierer 3 verarbeitet somit die Wertigkeit 5 und liefert zutreffendenfalls einen Übertrag mit der Wertigkeit 10.The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The outputs C 1 to C 4 are the result outputs. The carry input has the designation x . The carry output y is not only the carry output of the dual full adder 3 , but also the carry output of this tetrad adder. The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 also have the value 1. The inputs A 3 and B 3 and the output C 3 have the value 3. The inputs A 4 and B 4 and the output C 4 have the value 5. The dual full adder 3 thus processes the value 5 and, if appropriate, delivers a carry with the value 10.

Die Addier-Schaltungen 5 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:The adder circuits 5 have the following output potentials for the input potentials listed below:

Die Wirkungsweise dieses Tetraden-Addierers Type A 1 ergibt sich wie folgt: Einer der beiden Summanden kommt 5311-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5311-codiert an den B-Eingängen. Die Teil-Summanden mit der Wertigkeit 5 werden direkt im dualen Voll-Addierer 3 verarbeitet. Die Teil-Summanden mit der Wertigkeit 3 werden zunächst in der Addier-Schaltung 5 a der Eingangs-Schaltung 4 verarbeitet. Sofern nur ein Teil-Summand mit der Wertigkeit 3 verarbeitet wird und somit der Eingang v oder w H-Potential hat, hat die Und-Schaltung 8 an beiden Eingängen H-Potential, weil hierbei die Negier-Schaltung 9 an ihrem Ausgang H-Potential hat. Damit haben die Leitungen e und f und g H-Potential. Sofern 2 Teil-Summanden mit der Wertigkeit 3 verarbeitet werden und somit die Eingänge v und w H-Potential haben, hat die Und-Schaltung 8 an ihrem Ausgang L-Potential und wird über die Leitung c ein innerer Übertrag mit der Wertigkeit 5 angesteuert und hat von den Leitungen e bis h nur die Leitung e H-Potential. Falls nur am Übertrag-Eingang x H-Potential anliegt, hat die Leitung c L-Potential und hat von den Leitungen e bis h auch nur die Leitung e H-Potential. Falls nur ein Teil-Summand mit der Wertigkeit 3 verarbeitet wird und außerdem am Übertrag-Eingang x H-Potential anliegt, haben die Leitungen e bis h H-Potential. Falls zwei Teil-Summanden mit der Wertigkeit 3 verarbeitet werden und außerdem am Übertrag-Eingang x H-Potential anliegt, wird auch über die Leitung c ein innerer Übertrag mit der Wertigkeit 5 angesteuert und haben die Leitungen e und f H-Potential, weil 7-5 = 2 ist. Die restlichen Teil-Summanden mit der Wertigkeit 1 entstammen den Eingängen A 1 und A 2 und B 1 und B 2 und werden auf normale Weise in der entsprechenden Querzeile der Haupt-Schaltung 1 verarbeitet. Falls die sich in der Haupt-Schaltung 1 bildende Rest-Summe kleiner ist, als die Zahl 5, hat der Ausgang der Addier-Schaltung 5 e L-Potential und somit die Leitung d L-Potential und die Negier-Schaltung 33 an ihrem Ausgang H-Potential und hat die Haupt-Schaltung 1 keinen Übertrag mit der Wertigkeit 5. Im gegenteiligen Fall hat der Ausgang der Addier-Schaltung 5 e H-Potential und somit die Leitung d H-Potential und die Negier-Schaltung 33 an ihrem Ausgang L-Potential und wird somit von der Rest-Summe der Haupt-Schaltung 1 ein Übertrag mit der Wertigkeit 5 abgezweigt und die Oder-Schaltung 12 an ihrem zweiten Eingang mit H-Potential angesteuert.The operation of this type A 1 tetrad adder results as follows: One of the two summands is 5311-coded at the A inputs and the other summand also 5311-coded at the B inputs. The partial summands with the value 5 are processed directly in the dual full adder 3 . The partial summands with the valency 3 are first processed in the adding circuit 5 a of the input circuit 4 . If only a partial summand with the valency 3 is processed and thus the input v or w has H potential, the AND circuit 8 has H potential at both inputs, because here the negation circuit 9 has H potential at its output Has. The lines e and f and g thus have H potential. If 2 partial summands with the valence 3 are processed and thus the inputs v and w have H potential, the AND circuit 8 has L potential at its output and an internal carry with the valence 5 is controlled via line c and of the lines e to h has only the line e H potential. If there is only x H potential at the carry input, the line c has L potential and from line e to h only line e has H potential. If only a partial summand with the value 3 is processed and is also present at the carry input x H potential, the lines e to h have H potential. If two partial summands with the value 3 are processed and are also present at the carry input x H potential, an internal carry with the value 5 is also controlled via the line c and the lines e and f H potential because 7 -5 = 2. The remaining partial summands with the valence 1 originate from the inputs A 1 and A 2 and B 1 and B 2 and are processed in the normal manner in the corresponding transverse line of the main circuit 1 . If the residual sum formed in the main circuit 1 is smaller than the number 5, the output of the adder circuit 5 has e L potential and thus the line d L potential and the negating circuit 33 at its output H potential and the main circuit 1 has no carry with the valency 5. In the opposite case, the output of the adder circuit 5 has e potential and thus the line d potential and the negation circuit 33 at its output L. -Potential and thus a carry with the valency 5 is branched off from the remaining sum of the main circuit 1 and the OR circuit 12 is driven at its second input with H potential.

Der Tetraden-Addierer Type A 2 (Fig. 5 und 2) weist im Vergleich mit dem Tetraden-Addierer Type A 1 (Fig. 1 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 nur 21 Addier-Schaltungen 5 hat und daß an Stelle der fehlenden obersten Addier-Schaltung nur eine Oder-Schaltung 40 angeordnet ist. Bei diesem Tetraden-Addierer Type A 2 hat die Teil-Schaltung 12 nur 2 Oder-Schaltungen 17.The tetrad adder type A 2 ( FIGS. 5 and 2) has the difference in comparison with the tetrad adder type A 1 ( FIGS. 1 and 2) that the main circuit 1 has only 21 adder circuits 5 and that only one OR circuit 40 is arranged in place of the missing uppermost adding circuit. In this type A 2 tetrad adder, the subcircuit 12 has only 2 OR circuits 17 .

Der Tetraden-Addierer Type B 1 (Fig. 6 und 2) weist im Vergleich mit dem Tetraden-Addierer Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Schaltung 4 die Schaltung 4 b angeordnet ist, welche 2 Addier-Schaltungen weniger aufweist, als die Addier-Schaltung 4.The tetrad adder type B 1 ( FIGS. 6 and 2) has the difference in comparison with the tetrad adder type A 1 ( FIGS. 1 and 2) that circuit 4 b is arranged in place of circuit 4 , which 2 has fewer adder circuits than the adder circuit 4 .

Dieser Tetraden-Addierer Type B 1 (Fig. 6 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und dem dualen Voll-Addierer 3 und der Schaltung 4 b und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht auch aus 22 Addier-Schaltungen 5 nach Fig. 3. Die Schaltung 2 besteht auch aus den Teil-Schaltungen 11 bis 14. Die Schaltung 4 b besteht aus 2 Addier-Schaltungen 5 a und 5 b und der Negier-Schaltung 51 und 3 Und-Schaltungen 52 bis 54 mit je 2 Eingängen und der Oder-Schaltung 55. Die Oder-Schaltung 10 ist gemeinsamer Bestandteil der Schaltungen 1 und 4 b. Die Teil-Schaltung 11 besteht aus 4 Und-Schaltungen 15 mit je 2 Eingängen und der Negier-Schaltung 16. Die Teil-Schaltung 12 besteht aus 3 Oder-Schaltungen 17 mit je 2 Eingängen und den zugehörigen Leitungen. Die Teil-Schaltung 13 besteht aus 3 Negier-Schaltungen 20 und 3 Und-Schaltungen 21 mit je 2 Eingängen. Die Teil-Schaltung 14 besteht aus den Oder-Schaltungen 22 und 23 und den zugehörigen Leitungen. Der duale Voll-Addierer 3 ist in Fig. 4 dargestellt. Die Eingänge und die Ausgänge haben dieselben Bezeichnungen und Wertigkeiten, wie bei dem Tetraden-Addierer Type A 1 (Fig. 1 und 2). This Tetraden adder Type B 1 ( Fig. 6 and 2) consists of the main circuit 1 and the circuit 2 and the dual full adder 3 and the circuit 4 b and the line area D. The main circuit 1 also consists of 22 adding circuits 5 according to FIG. 3. The circuit 2 also consists of the sub-circuits 11 to 14 . The circuit 4 b consists of 2 adding circuits 5 a and 5 b and the negation circuit 51 and 3 AND circuits 52 to 54 , each with 2 inputs and the OR circuit 55 . The OR circuit 10 is a common component of the circuits 1 and 4 b . The subcircuit 11 consists of 4 AND circuits 15 each with 2 inputs and the negation circuit 16 . The sub-circuit 12 consists of 3 OR circuits 17 , each with 2 inputs and the associated lines. The sub-circuit 13 consists of 3 negation circuits 20 and 3 AND circuits 21 , each with 2 inputs. The sub-circuit 14 consists of the OR circuits 22 and 23 and the associated lines. The dual full adder 3 is shown in FIG. 4. The inputs and the outputs have the same designations and values as in the case of the tetrad adder type A 1 ( FIGS. 1 and 2).

Der Tetraden-Addierer Type B 2 ist nicht dargestellt und weist im Vergleich mit dem Tetraden-Addierer Type B 1 (Fig. 6 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 nur 21 Addier-Schaltungen 5 hat und daß an Stelle der obersten Addier-Schaltung auch eine Oder-Schaltung 40 angeordnet ist, und daß die Teil-Schaltung 12 nur 2 Oder-Schaltungen 17 aufweist.The Tetraden adder Type B 2 is not shown and has the difference in comparison with the Tetraden adder Type B 1 ( Fig. 6 and 2) that the main circuit 1 has only 21 adder circuits 5 and that in place an OR circuit 40 is also arranged in the uppermost adder circuit, and that the sub-circuit 12 has only 2 OR circuits 17 .

Der Tetraden-Addierer Type C 1 (Fig. 7 und 2) weist im Vergleich mit dem Tetraden-Addierer Type B 1 (Fig. 6 und 2) den Unterschied auf, daß an Stelle der Schaltung 4 b die Schaltung 4 c angeordnet ist, welche an Stelle der Addier-Schaltung 5 b eine zusätzliche Oder-Schaltung 56 aufweist.The tetrad adder type C 1 ( FIGS. 7 and 2) has the difference in comparison with the tetrad adder type B 1 ( FIGS. 6 and 2) that circuit 4 c is arranged instead of circuit 4 b , which in place of the adder circuit 5b additional OR circuit 56 has.

Der Tetraden-Addierer Type C 2 (Fig. 8 und 2) weist im Vergleich mit dem Tetraden-Addierer Type C 1 (Fig. 7 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 nur 21 Addier-Schaltungen 5 hat und daß an Stelle der obersten Addier-Schaltung auch eine Oder-Schaltung 40 angeordnet ist und daß die Teil-Schaltung 12 nur 2 Oder-Schaltungen 17 aufweist.The tetrad adder type C 2 ( FIGS. 8 and 2) has the difference in comparison with the tetrad adder type C 1 ( FIGS. 7 and 2) that the main circuit 1 has only 21 adder circuits 5 and that an OR circuit 40 is also arranged instead of the uppermost adding circuit and that the sub-circuit 12 has only 2 OR circuits 17 .

Bei allen dargestellten Tetraden-Addierern und bei dem nicht dargestellten Tetraden-Addierer Type B 2 haben die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1 bis C 4 dieselben Wertigkeiten, wie bei dem Tetraden-Addierer Type A 1.In all the tetrad adders shown and in the tetrad adder type B 2 not shown, the inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 have the same values as in the type A tetrad adder 1.

Claims (12)

1. Elektronischer Tetraden-Addierer im 5311-Code, bei dem die Teil-Summanden mit der Wertigkeit 5 und ein innerer Übertrag mit der Wertigkeit 5 mittels eines dualen Voll-Addierers verarbeitet werden und der innerhalb der Haupt-Schaltung (1) keine Übertrag-Abzweigungs-Schaltungen für die Abzweigung von Überträgen aufweist, dadurch gekennzeichnet, daß er am Anfang und am Schluß der Haupt-Schaltung (1) je eine Übertrag-Abzweigungs-Schaltung für die Abzweigung eines Übertrages mit der Wertigkeit 5 aufweist.1. Electronic tetrad adder in the 5311 code, in which the partial summands with the value 5 and an inner carry with the value 5 are processed by means of a dual full adder and which has no carry within the main circuit ( 1 ). Has branch circuits for branching transfers, characterized in that it has at the beginning and at the end of the main circuit ( 1 ) a carry branch circuit for branching a transfer with the value 5. 2. Elektronischer Tetraden-Addierer nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung 1 mit einer Schaltung (4) kombiniert ist, welche 2 Eingänge für je einen Teil-Summanden mit der Wertigkeit 3 aufweist und einen Eingang für einen Teil-Summanden mit der Wertigkeit 1 aufweist.2. Electronic tetrad adder according to claim 1, characterized in that the main circuit 1 is combined with a circuit ( 4 ) which has 2 inputs for each partial summand with the valency 3 and one input for a partial summand has a value of 1. 3. Elektronischer Tetraden-Addierer nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schaltung (4) bei Anlage von 2 Teil-Summanden mit der Wertigkeit 3 oder bei Anlage von zwei Teil-Summanden mit der Wertigkeit 3 und eines Teil-Summanden mit der Wertigkeit 1 einen Übertrag mit der Wertigkeit 5 abzweigt.3. Electronic tetrad adder according to claim 1 and 2, characterized in that the circuit ( 4 ) in the installation of 2 partial summands with the value 3 or with investment of two partial summands with the value 3 and a partial summand with the value 1 branches off a carry with the value 5. 4. Elektronischer Tetraden-Addierer nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß von der Schaltung (4) die beiden Teil-Summanden mit der Wertigkeit 3 und der Übertrag mit der Wertigkeit 1 verarbeitet wird.4. Electronic tetrad adder according to claim 1 to 3, characterized in that the circuit ( 4 ) processes the two partial summands with the value 3 and the carry with the value 1. 5. Elektronischer Tetraden-Addierer nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Schaltung (2) eine Sperr-Schaltung (13) aufweist, welche aus 3 Negier-Schaltungen (20) und 3 Und-Schaltungen (21) mit je zwei Eingängen besteht. 5. Electronic tetrad adder according to claim 1 to 4, characterized in that the circuit ( 2 ) has a blocking circuit ( 13 ), which consists of 3 negating circuits ( 20 ) and 3 AND circuits ( 21 ), each with two Inputs. 6. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 26 Addier-Schaltungen (5) aufweist und daß die Schaltung (4) 4 Addierschaltungen (5) aufweist (5 a bis 5 d) und außerdem aus einer Und-Schaltung (8) mit 2 Eingängen und einer Negier-Schaltung (9) besteht. (Type A 1).6. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 26 adding circuits ( 5 ) and that the circuit ( 4 ) has 4 adder circuits ( 5 ) ( 5 a to 5 d) and also consists of an AND circuit ( 8 ) with 2 inputs and a negation circuit ( 9 ). (Type A 1). 7. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 25 Addier-Schaltungen (5) aufweist und daß die Schaltung (4) 4 Addier-Schaltungen (5) aufweist (5 a bis 5 d) und außerdem aus einer Und-Schaltung (8) mit 2 Eingängen und einer Negier-Schaltung (9) besteht. (Type A 2).7. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 25 adding circuits ( 5 ) and that the circuit ( 4 ) has 4 adder circuits ( 5 ) ( 5 a to 5 d ) and also consists of an AND circuit ( 8 ) with 2 inputs and a negation circuit ( 9 ). (Type A 2). 8. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 24 Addier-Schaltungen (5) aufweist und daß die Schaltung (4 b) 2 Addier-Schaltungen (5) aufweist (5 a und 5 b) und außerdem aus einer Negier-Schaltung (51) und 3 Und-Schaltungen (52 bis 54) und einer Oder-Schaltung (55) besteht. (Type B 1).8. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 24 adding circuits ( 5 ) and that the circuit ( 4 b) has 2 adding circuits ( 5 ) ( 5 a and 5 b ) and also consists of a negation circuit ( 51 ) and 3 AND circuits ( 52 to 54 ) and an OR circuit ( 55 ) . (Type B 1). 9. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 23 Addier-Schaltungen (5) aufweist und daß die Schaltung (4 b) 2 Addier-Schaltungen (5) aufweist (5 a und 5 b) und außerdem aus einer Negier-Schaltung (51) und 3 Und-Schaltungen (52 bis 54) und einer Oder-Schaltung (55) besteht. (Type B 2). 9. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 23 adding circuits ( 5 ) and that the circuit ( 4 b) has 2 adding circuits ( 5 ) ( 5 a and 5 b ) and also consists of a negation circuit ( 51 ) and 3 AND circuits ( 52 to 54 ) and an OR circuit ( 55 ) . (Type B 2). 10. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 23 Addier-Schaltungen (5) aufweist und daß die Schaltung (4 c) eine Addier-Schaltung 5 (5 a) aufweist und außerdem aus einer Negier-Schaltung (51) und 3 Und-Schaltungen (52 bis 54) und 2 Oder-Schaltungen (55 und 56) besteht. (Type C 1).10. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 23 adding circuits ( 5 ) and that the circuit ( 4 c) has an adding circuit 5 ( 5 a) and also consists of a negating circuit ( 51 ) and 3 AND circuits ( 52 to 54 ) and 2 OR circuits ( 55 and 56 ). (Type C 1). 11. Elektronischer Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß er insgesamt 23 Addier-Schaltungen (5) aufweist und daß die Schaltung (4 c) eine Addier-Schaltung 5 (5 a) aufweist und außerdem aus einer Negier-Schaltung (51) und 3 Und-Schaltungen (52 bis 54) und 2 Oder-Schaltungen (55 und 56) besteht. Type C 2).11. Electronic tetrad adder according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a total of 23 adding circuits ( 5 ) and that the circuit ( 4 c) has an adding circuit 5 ( 5 a) and also consists of a negating circuit ( 51 ) and 3 AND circuits ( 52 to 54 ) and 2 OR circuits ( 55 and 56 ). Type C 2). 12. Elektronische Tetraden-Addierer nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 5 und 7 oder nach Anspruch 1 bis 5 und 8 oder nach Anspruch 1 bis 5 und 9 oder nach Anspruch 1 bis 5 und 10 oder nach Anspruch 1 bis 5 und 11, dadurch gekennzeichnet, daß die Übertrag-Abzweigungs-Schaltung (11) aus 4 Und-Schaltungen (15) mit je 2 Eingängen und einer Negier-Schaltung (16) besteht.12. Electronic tetrad adders according to claim 1 or according to claims 1 and 2 or according to claims 1 to 3 or according to claims 1 to 4 or according to claims 1 to 5 or according to claims 1 to 6 or according to claims 1 to 5 and 7 or according to claim 1 to 5 and 8 or according to claims 1 to 5 and 9 or according to claims 1 to 5 and 10 or according to claims 1 to 5 and 11, characterized in that the carry branch circuit ( 11 ) consists of 4 AND circuits ( 15 ) with 2 inputs and a negation circuit ( 16 ).
DE19863608904 1986-03-17 1986-03-17 Tetrad adder in 5311 code Withdrawn DE3608904A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19863608904 DE3608904A1 (en) 1986-03-17 1986-03-17 Tetrad adder in 5311 code
DE19863614842 DE3614842A1 (en) 1986-03-17 1986-05-02 Tetrad adder in 5311 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863608904 DE3608904A1 (en) 1986-03-17 1986-03-17 Tetrad adder in 5311 code

Publications (1)

Publication Number Publication Date
DE3608904A1 true DE3608904A1 (en) 1987-10-01

Family

ID=6296584

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863608904 Withdrawn DE3608904A1 (en) 1986-03-17 1986-03-17 Tetrad adder in 5311 code

Country Status (1)

Country Link
DE (1) DE3608904A1 (en)

Similar Documents

Publication Publication Date Title
DE3608904A1 (en) Tetrad adder in 5311 code
DE3608908A1 (en) Tetrad adder in 5211 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3704676A1 (en) Adder circuit in 51111 code
DE3613314A1 (en) Tetrad adder in 5211 code
DE3614792A1 (en) Tetrad adder in 5211 code
DE3614855A1 (en) Tetrad adder in 5211 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3614842A1 (en) Tetrad adder in 5311 code
DE3704675A1 (en) Adder circuit in 5211 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3703179A1 (en) Adder circuit in 51111 code
DE3644570A1 (en) Adder circuit using 54321 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3611995A1 (en) Tetrad adder in 5211 code
DE3606884A1 (en) Tetrad adder in 5311 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3805319A1 (en) Adder circuit in 51111 code
DE3720535A1 (en) Adder circuit in 54321 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3644568A1 (en) Adder circuit using 51111 code
DE3716551A1 (en) Adder circuit in decimal 1-out-of-10 code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3614842

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee