DE3539122A1

DE3539122A1 - Serial electronic adder-subtractor in 5211 code

Info

Publication number: DE3539122A1
Application number: DE19853539122
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1985-11-04
Filing date: 1985-11-04
Publication date: 1987-05-07

Abstract

The serial adder-subtractor according to the subject of the invention is set to addition whenever the input E is driven by H potential and is set to subtraction whenever the input E is driven by L potential. The execution of subtractions is made possible by the negating complement circuit 2. In the case of adder-subtractors of types A1 and A2, at the end of the main circuit 1 an internal carry with the value 5 is branched off only if the remaining sum of the main circuit 1 is greater than the number 4. In the case of adder-subtractors of types B1 and B2, an internal carry with the value 5 is branched off immediately if the residual sum of the main circuit 1 reaches the number 5. <IMAGE>

Description

Gegenstand der Erfindung ist ein serielles elektronisches Addier-Subtrahierwerk im 5211-Code, dessen Typen A 1 und A 2 eine Addierschaltung mit 29 Addier-Schaltungen aufweisen und dessen Typen B 1 und B 2 eine Addier-Schaltung mit 19 Addier-Schaltungen aufweisen. Die Addier-Subtrahierwerke Type A 2 und B 2 weisen im Vergleich mit den Addier-Subtrahierwerken Type A 1 und B 1 den Unterschied auf, daß bei additiver Subtraktion der Übertrag negiert gespeichert wird. Bei den Addier-Subtrahierwerken nach dem Erfindungsgegenstand erfolgen somit die Subtraktionen mittels additiver Subtraktion. Bei den Addier-Subtrahierwerken Type A 1 und A 2 kommt ein Tetraden-Addierer nach P 35 37 286.9 zur Verwendung und bei den Addier-Subtrahierwerken Type B 1 und B 2 ein Tetraden-Addierer nach P 35 37 285.0.The invention relates to a serial electronic Add-subtractor in the 5211 code, its types A 1 and A 2 have an adder circuit with 29 adder circuits and its types B 1 and B 2 an adding circuit with 19 Have adding circuits. The adding-subtracting units Type A 2 and B 2 have in comparison with the add-subtractors Type A 1 and B 1 the difference that at additive subtraction of the carry negated is stored. In the addition-subtraction units according to the subject of the invention the subtractions are carried out using additive Subtraction. With the addition-subtraction units type A 1 and A 2 uses a tetrad adder according to P 35 37 286.9 and with the addition-subtraction units type B 1 and B 2 a tetrad adder according to P 35 37 285.0.

Das serielle elektronische Addier-Substrahierwerk Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung w-w. Das serielle elektronische Addier-Subtrahierwerk Type A 2 ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung w-w.Das serielle elektronische Addier-Subtrahierwerk Type B 1 ist in Fig. 4 und 5 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung z-z. Das serielle elektronische Addier-Subtrahierwerk Type B 2 ist in Fig. 6 und 5 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung z-z. In Fig. 7 ist die Addier-Schaltung 9 dargestellt. In Fig. 8 ist der duale Voll-Addierer 8 dargestellt. In Fig. 9 ist der duale Halb-Addierer 11 dargestellt. The serial electronic addition-sub-emitter type A 1 is shown in Figures 1 and 2 in two sections; the dividing lines are called ww. The serial electronic add-subtractor Type A 2 is shown in Figures 3 and 2 in two sections; the dividing lines also have the designation ww.The serial electronic add-subtractor type B 1 is shown in Fig. 4 and 5 in two sections; the dividing lines are currently called. The serial electronic add-subtractor Type B 2 is shown in FIGS. 6 and 5 in two sections; the dividing lines are also called zz. In Fig. 7, the adder circuit 9 is shown. In FIG. 8, the dual full adder 8 is shown. The dual half adder 11 is shown in FIG .

Das serielle elektronische Addier-Subtrahierwerk Type A 1 (Fig. 1 und 2 und 7 bis 9) besteht aus dem Tetraden-Addierer 1 und der Negier-Komplement-Schaltung 2 mit Leitungs- Bereich D und dem Übertrag-Speicher 3 und den Zusatz-Schaltungen 4 und 5. Der Tetraden-Addierer 1 besteht aus der Haupt-Schaltung 6 und der Zusatz-Schaltung 7 und dem dualen Voll-Addierer 8. Die Haupt-Schaltung 6 besteht aus 29 Addier- Schaltungen (9) nach Fig. 7 und den zugehörigen Leitungen. Die Zusatz-Schaltung 7 besteht aus der Um-Schaltung 1 und dem dualen Halb-Addierer 11 und der Oder-Schaltung 12 und der Negier-Schaltung 13 und der Und-Schaltung 14 und den zugehörigen Leitungen. Die Umschaltung 10 besteht aus 8 Und- Schaltungen 16 mit je 2 Eingängen und 4 Oder-Schaltungen 17 mit je 2 Eingängen und der Negier-Schaltung 18 und den zugehörigen Leitungen. Die Zusatz-Schaltung 4 besteht aus 2 Und-Schaltungen 21 und 22 und 2 Negier-Schaltungen 23 und 24 und der Oder-Schaltung 25 und den zugehörigen Leitungen. Die Zusatz-Schaltung 5 ist gleich, wie die Zusatz-Schaltung 4 und besteht aus 2 Und-Schaltungen 31 und 32 und 2 Negier- Schaltungen 33 und 34 und der Oder-Schaltung 35 und den zugehörigen Leitungen. Die Negier-Komplementschaltung 2 ist eine, mit einer Umgehungs-Schaltung kombinierte Neuner-Komplement- Schaltung und besteht aus 8 Und-Schaltungen 41 mit je 2 Eingängen und 4 Oder-Schaltungen 42 mit 2 Eingängen und 4 Negier-Schaltungen 43 und der zusätzlichen Negier-Schaltung 44 und den zugehörigen Leitungen.The serial electronic adder-subtractor type A 1 ( Fig. 1 and 2 and 7 to 9) consists of the tetrad adder 1 and the negation complement circuit 2 with line area D and the carry memory 3 and the additional Circuits 4 and 5 . The tetrad adder 1 consists of the main circuit 6 and the additional circuit 7 and the dual full adder 8 . The main circuit 6 consists of 29 adding circuits ( 9 ) according to FIG. 7 and the associated lines. The additional circuit 7 consists of the switching circuit 1 and the dual half-adder 11 and the OR circuit 12 and the negation circuit 13 and the AND circuit 14 and the associated lines. The switch 10 consists of 8 AND circuits 16 , each with 2 inputs and 4 OR circuits 17 , each with 2 inputs, and the negation circuit 18 and the associated lines. The additional circuit 4 consists of 2 AND circuits 21 and 22 and 2 negation circuits 23 and 24 and the OR circuit 25 and the associated lines. The additional circuit 5 is the same as the additional circuit 4 and consists of 2 AND circuits 31 and 32 and 2 negation circuits 33 and 34 and the OR circuit 35 and the associated lines. The negation complement circuit 2 is a nine's complement circuit combined with a bypass circuit and consists of 8 AND circuits 41 with 2 inputs each and 4 OR circuits 42 with 2 inputs and 4 negation circuits 43 and the additional negation Circuit 44 and the associated lines.

Die Addier-Schaltungen 9 (Fig. 7) bestehen aus je einer Oder-Schaltung 47 mit 2 Eingängen und je einer Und-Schaltung 48 mit 2 Eingängen. Der aus 2 dualen Halb-Addierern bestehende duale Voll-Addierer 8 (Fig. 8) besteht aus 6 Und- Schaltungen 51 mit je 2 Eingängen und 4 Negier-Schaltungen 52 und 3 Oder-Schaltungen 53 mit je 2 Eingängen und den zugehörigen Leitungen. Der duale Halb-Addierer 11 (Fig. 9) besteht aus 3 Und-Schaltungen 55 mit je 2 Eingängen und 2 Negier- Schaltungen 56 und einer Oder-Schaltung 57 mit 2 Eingängen und den zugehörigen Leitungen. Als Übertrag-Speicher 3 kommt ein Doppel-Flipp-Flopp oder eine sonstige geeignete Schaltung zur Verwendung. The adding circuits 9 ( FIG. 7) each consist of an OR circuit 47 with 2 inputs and one AND circuit 48 with 2 inputs. The dual full adder 8 ( FIG. 8), consisting of 2 dual half adders, consists of 6 AND circuits 51 with 2 inputs each and 4 negation circuits 52 and 3 OR circuits 53 with 2 inputs each and the associated lines. The dual half adder 11 ( FIG. 9) consists of 3 AND circuits 55 with 2 inputs each and 2 negation circuits 56 and an OR circuit 57 with 2 inputs and the associated lines. A double flip-flop or another suitable circuit is used as the carry memory 3.

Die Eingänge haben die Bezeichnungen A 1 bis A 4 und B 1 bis B 4. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis C 4. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben auch die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 5. Die Eingänge B sind bei Addition die Eingänge für den ersten Summanden und bei Subtraktion (additiver Subtraktion) die Eingänge für den Minuenden. Die Eingänge A sind bei Addition die Eingänge für den zweiten Summanden und bei Subtraktion die Eingänge für den Subtrahenden. Die Ausgänge C sind bei Addition und bei Subtraktion (additiver Addition und additiver Subtraktion) die Ergebnis-Ausgänge.The inputs have the designations A 1 to A 4 and B 1 to B 4 . The result outputs have the designations C 1 to C 4 . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 also have the value 1. The inputs A 3 and B 3 and the output C 3 have the value 2. The inputs A 4 and B 4 and the output C 4 have the value 5. The inputs B are the inputs for the first addend when added and the inputs for the minutes end when subtraction (additive subtraction). Inputs A are the inputs for the second addend and the subtraction inputs for subtraction. Outputs C are the result outputs for addition and subtraction (additive addition and subtraction).

Die Wirkungsweise des seriellen Addier-Subtrahierwerks Type A 1 (Fig. 1 und 2 und 7 bis 9) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition (additive Addition) erfolgt durch Anlegen von H-Potential an den Eingang E. Damit hat die Leitung r H-Potential und die Leitung s L-Potential und ist somit die Negier-Komplement-Schaltung 2 auf Umgehung vor-angesteuert und sind die Und-Schaltungen 21 und 31 an ihrem ersten Eingang dauernd vor-angesteuert. Der erste Summand kommt 5211-codiert an den B-Eingängen zur Anlage und der zweite Summand ebenfalls 5211-codiert an den A-Eingängen. Falls von der vorherigen Addition kein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 L-Potential und liegt somit am Übertrag-Eingang x der Haupt- Schaltung 6 nur L-Potential an. Falls von der vorherigen Addition ein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 H-Potential und liegt somit am Übertrag-Eingang x der Haupt-Schaltung 6 H-Potential an. Der erste, an den B-Eingängen anliegende Summand liegt direkt an den entsprechenden Eingängen F des Tetraden-Addierers 1 an. Der zweite, an den A-Eingängen anliegende Summand liegt über die Umgehungs-Leitungen v der Negier-Komplementschaltung 2 an den entsprechenden Eingängen F des Tetraden-Addierers 1 an. The mode of operation of the serial addition-subtraction unit type A 1 (FIGS . 1 and 2 and 7 to 9) results from the addition as follows: The setting for addition (additive addition) is carried out by applying H potential to input E. Thus the line r has H potential and the line s has L potential and thus the negation complement circuit 2 is pre-activated for bypassing and the AND circuits 21 and 31 are permanently pre-activated at their first input. The first summand is 5211-coded at the B inputs and the second summand also 5211-coded at the A inputs. If no carry is to be processed by the previous addition, the output u of the carry memory 3 has L potential and is therefore only L potential at the carry input x of the main circuit 6 . If a carry is to be processed by the previous addition, the output u of the carry memory has 3 H potential and is therefore at the carry input x of the main circuit 6 H potential. The first summand applied to the B inputs is directly connected to the corresponding inputs F of the tetrad adder 1 . The second summand present at the A inputs is applied to the corresponding inputs F of the tetrad adder 1 via the bypass lines v of the negation complement circuit 2 .

Falls die Summe der an den F-Eingängen anliegenden beiden Summanden kleiner ist, als die Zahl 10, hat diese Addition keinen Schaltungs-Übertrag und keinen wirklichen Übertrag und liegt am Eingang w des Übertrag-Speichers 3 nur L-Potential an und haben die Ergebnis-Ausgänge C 5211-codiert die Summe der beiden Summanden abzüglich 0 (Null). Falls die Summe der an den F-Eingängen anliegenden beiden Summanden größer ist, als die Zahl 9, hat diese Addition einen Schaltungs- Übertrag und einen wirklichen Übertrag und liegt am Eingang w des Übertrag-Speichers 3 H-Potential an und haben die Ergebnis-Ausgänge C 5211-codiert die Summe der beiden Summanden abzüglich 10.If the sum of the two summands applied to the F inputs is smaller than the number 10, this addition has no circuit carry and no real carry and is only at L potential at input w of carry store 3 and has the result - Outputs C 5211 encodes the sum of the two summands minus 0 (zero). If the sum of the voltages applied to the F-inputs two addends is greater than the number 9, this addition has a circuitry transfer and a real carry and is located on the input W of the carry-in memory 3 H potential and have the earnings Outputs C 5211 encodes the sum of the two summands minus 10.

Beim Subtrahieren ergibt sich die Wirkungsweise dieses seriellen Addier-Subtrahierwerks wie folgt: Die Einstellung auf Subtraktion (additive Subtraktion) erfolgt durch Anlegen von L-Potential an den Eingang E. Damit hat die Leitung r L-Potential und die Leitung s H-Potential und ist somit die Negier- Komplementschaltung 2 dauernd Komplement-vor-angesteuert und sind die Und-Schaltungen 22 und 32 an ihrem ersten Eingang dauernd vor-angesteuert. Der Minuend kommt 5211-codiert an den B-Eingängen zur Anlage und der Subtrahend ebenfalls 5211-codiert an den A-Eingängen. Falls von der vorherigen additiven Subtraktion kein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 L-Potential und liegt somit am Übertrag-Eingang x der Schaltung 6 H-Potential an, das jedoch kein Übertrag ist, sondern nur der Ausgleich für die Abweichung der Neuner-Komplementzahl des Substrahenden vom Zehner-Komplement ist. Falls von der vorherigen additiven Subtraktion ein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 H-Potential und liegt somit am Übertrag-Eingang x der Haupt-Schaltung 6 nur L-Potential an und wird somit ein Übertrag von der vorherigen additiven Subtraktion dadurch verarbeitet, daß die Abweichung der Neuner-Komplementzahl des Subtrahenden vom Zehner- Komplement nicht ausgeglichen wird. Die Teil-Minuenden des an den B-Eingängen anliegenden Minuenden liegen als Teil- Summanden direkt an den entsprechenden Eingängen F an. Der an den A-Eingängen anliegende Subtrahend wird in der Schaltung 2 Neuner-komplementiert; somit liegen an den anderen Eingängen F die Teil-Subtrahend-Summanden des Subtrahend-Summanden an.When subtracting, this serial add-subtractor works as follows: The setting for subtraction (additive subtraction) is made by applying L potential to input E. Thus, the line r has L potential and the line s has H potential, and thus the negation complement circuit 2 is continuously complement-pre-activated and the AND circuits 22 and 32 are permanently pre-activated at their first input. The Minuend comes 5211-coded at the B inputs and the subtrahend also 5211-coded at the A inputs. If no carry is to be processed from the previous additive subtraction, the output u of the carry memory 3 has L potential and is therefore at the carry input x of the circuit 6 H potential, which is not a carry but only the compensation for the deviation of the 9's complement number of the sub-radiator from the 10's complement. If a carry is to be processed from the previous additive subtraction, the output u of the carry memory 3 has H potential and is therefore only at L potential at the carry input x of the main circuit 6 and thus becomes a carry from the previous one additive subtraction processed in that the deviation of the nine's complement number of the subtrahend from the tens complement is not compensated. The partial minuends of the minuends adjacent to the B inputs are directly applied to the corresponding inputs F as partial summands. The subtrahend present at the A inputs is complemented by nine in circuit 2 ; the partial subtrahend summands of the subtrahend addend are thus present at the other inputs F.

Falls die Summe des Minuenden und des Subtrahend-Summanden, deren Teil-Summanden vermischt an den F-Eingängen anliegen, größer ist, als die Zahl 9, hat diese additive Subtraktion in der Schaltung 1 einen Übertrag und in Wirklichkeit keinen Übertrag und liegt somit am Eingang w des Übertrag-Speichers 3 nur L-Potential an und haben die Ergebnis-Ausgänge C 5211- codiert die Subtraktions-Ergebniszahl zuzüglich 0 (Null). Falls die Summe des Minuenden und des Subtrahend-Summanden, deren Teil-Summanden vermischt an den F-Eingängen anliegen, kleiner ist, als die Zahl 10, hat diese additive Subtraktion in der Schaltung 1 keinen Übertrag und in Wirklichkeit einen Übertrag und liegt am Eingang w des Übertrag-Speichers 3 H- Potential an, das bei der nächsten additiven Subtraktion als Übertrag von der vorherigen subtraktion verarbeitet wird und haben die Ergebnis-Ausgänge C 5211-codiert die Subtraktions- Ergebniszahl zuzüglich 10.If the sum of the minuend and the subtrahend addend, the partial addend of which is mixed at the F inputs, is greater than the number 9, this additive subtraction in circuit 1 has a carry and in reality no carry and is therefore due Input w of the carry memory 3 only at L potential and the result outputs C 5211- encode the subtraction result number plus 0 (zero). If the sum of the minuend and the subtrahend addend, the partial addend of which is present mixed at the F inputs, is smaller than the number 10, this additive subtraction in circuit 1 has no carryover and in reality a carryover and is located at the input w of the carry memory 3 H potential, which is processed in the next additive subtraction as carry from the previous subtraction, and the result outputs C 5211-coded the subtraction result number plus 10.

Das Zustandekommen der inneren Überträge der Schaltung 1, welche die Wertigkeit 5 haben und im dualen Voll-Addierer 8 verarbeitet werden, ist hier nicht beschrieben.The occurrence of the internal transfers of the circuit 1 , which have the value 5 and are processed in the dual full adder 8 , is not described here.

An Stelle des in Fig. 8 dargestellten, aus zwei dualen Halb-Addierern bestehenden dualen Voll-Addierers kann auch ein sonstiger dualer Voll-Addierer verwendet werden.Instead of the dual full adder shown in FIG. 8 and consisting of two dual half adders, another dual full adder can also be used.

An Stelle des in Fig. 9 dargestellten dualen Halb- Addierers kann auch ein sonstiger dualer Halb-Addierer verwendet werden. Instead of the dual half adder shown in FIG. 9, another dual half adder can also be used.

Das serielle elektronische Addier-Subtrahierwerk Type B 1 (Fig. 4 und 5 und 7 bis 9) besteht aus dem Tetraden-Addierer 1 b und der Negier-Komplement-Schaltung 2 mit Leitungs- Bereich D und dem Übertrag-Speicher 3 und den Zusatz-Schaltungen 4 und 5. Der Tetraden-Addierer 1 b besteht aus der Haupt-Schaltung 6 b und der Zusatz-Schaltung 7 b und dem dualen Voll-Addierer 8. Die Haupt-Schaltung 6 b besteht aus 19 Addier-Schaltungen 9 nach Fig. 7 und 20 Und-Schaltungen 10 mit je 2 Eingängen und 5 Negier-Schaltungen 20 und einer Oder-Schaltung 30 und den zugehörigen Leitungen. Die Zusatz- Schaltung 7 b besteht aus dem dualen Halb-Addierer 11 und der Oder-Schaltung 12 und der Negier-Schaltung 13 und der Und-Schaltung 14 und den zugehörigen Leitungen. Die Zusatz- Schaltung 4 besteht aus 2 Und-Schaltungen 21 und 22 und 2 Negier-Schaltungen 23 und 24 und der Oder-Schaltung 25 und den zugehörigen Leitungen. Die Zusatz-Schaltung 5 ist gleich, wie die Zusatz-Schaltung 4 und besteht aus 2 Und-Schaltungen 31 und 32 und 2 Negier-Schaltungen 33 und 34 und der Oder- Schaltung 35 und den zugehörigen Leitungen. Die Negier-Komplementschaltung 2 ist eine mit einer Umgehungs-Schaltung kombinierte Neuner-Komplementschaltung und besteht aus 8 Und- Schaltungen 41 mit je 2 Eingängen und 4 Oder-Schaltungen 42 mit je 2 Eingängen und 4 Negier-Schaltungen 43 und der zusätzlichen Negier-Schaltung 44 und den zugehörigen Leitungen.The serial electronic adder-subtractor type B 1 ( Fig. 4 and 5 and 7 to 9) consists of the tetrad adder 1 b and the negation complement circuit 2 with line area D and the carry memory 3 and the addition Circuits 4 and 5 . The tetrad adder 1 b consists of the main circuit 6 b and the additional circuit 7 b and the dual full adder 8 . The main circuit 6 b consists of 19 adding circuits 9 according to FIGS . 7 and 20 AND circuits 10 , each with 2 inputs and 5 negating circuits 20 and an OR circuit 30 and the associated lines. The additional circuit 7 b consists of the dual half-adder 11 and the OR circuit 12 and the negation circuit 13 and the AND circuit 14 and the associated lines. The additional circuit 4 consists of 2 AND circuits 21 and 22 and 2 negation circuits 23 and 24 and the OR circuit 25 and the associated lines. The additional circuit 5 is the same as the additional circuit 4 and consists of 2 AND circuits 31 and 32 and 2 negation circuits 33 and 34 and the OR circuit 35 and the associated lines. The negation complement circuit 2 is a nine complement circuit combined with a bypass circuit and consists of 8 AND circuits 41 with 2 inputs each and 4 OR circuits 42 with 2 inputs each and 4 negation circuits 43 and the additional negation circuit 44 and the associated lines.

Die Addier-Schaltungen 9 (Fig. 7) bestehen aus je einer Oder-Schaltung 47 mit 2 Eingängen und je einer Und-Schaltung 48 mit 2 Eingängen. Der aus 2 dualen Halb-Addierern bestehende duale Voll-Addierer 8 (Fig. 8) besteht aus 6 Und- Schaltungen 51 und je 2 Eingängen und 4 Negier-Schaltungen 52 und 3 Oder-Schaltungen 53 mit je 2 Eingängen und den zugehörigen Leitungen. Der duale Halb-Addierer 11 (Fig. 9) besteht aus 3 Und-Schaltungen 55 mit je 2 Eingängen und 2 Negier-Schaltungen 56 und einer Oder-Schaltung 57 mit 2 Eingängen und den zugehörigen Leitungen. Als Übertrag-Speicher 3 kommt ein Doppel-Flipp-Flopp oder eine sonstige geeignete Schaltung zur Verwendung. The adding circuits 9 ( FIG. 7) each consist of an OR circuit 47 with 2 inputs and one AND circuit 48 with 2 inputs. The dual full adder 8 ( FIG. 8) consisting of 2 dual half adders consists of 6 AND circuits 51 and 2 inputs each, and 4 negation circuits 52 and 3 OR circuits 53 each with 2 inputs and the associated lines. The dual half adder 11 ( FIG. 9) consists of 3 AND circuits 55 , each with 2 inputs and 2 negation circuits 56, and an OR circuit 57 with 2 inputs and the associated lines. A double flip-flop or another suitable circuit is used as the carry memory 3 .

Die Wirkungsweise des seriellen Addier-Subtrahierwerks Type B 1 (Fig. 4 und 5 und 7 bis 9) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition (additive Addition) erfolgt durch Anlegen von H-Potential an den Eingang E. Damit hat die Leitung r H-Potential und die Leitung s L-Potential und ist somit die Negier-Komplementschaltung 2 auf Umgehung vor-angesteuert und sind die Und-Schaltungen 21 und 31 an ihrem ersten Eingang dauernd vor-angesteuert. Der erste Summand kommt 5211-codiert an den B-Eingängen zur Anlage und der zweite Summand ebenfalls 5211-codiert an den A-Eingängen. Falls von der vorherigen Addition kein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 L-Potential und liegt somit am Übertrag-Eingang x der Haupt- Schaltung 6 b nur L-Potential an. Falls von der vorherigen Addition ein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 H-Potential und liegt somit am Übertrag- Eingang x der Haupt-Schaltung 6 b H-Potential an. Der erste, an den B-Eingängen anliegende Summand liegt direkt an den entsprechenden Eingängen F an. Der zweite, an den A- Eingängen anliegende Summand liegt über die Umgehungs-Leitungen v der Negier-Komplement-Schaltung 2 an den entsprechenden Eingängen F an. The mode of operation of the serial add-subtractor type B 1 (FIGS . 4 and 5 and 7 to 9) results from adding as follows: The setting for addition (additive addition) is carried out by applying H potential to input E. Thus, the line r has H potential and the line s has L potential and thus the negation complement circuit 2 is pre-activated for bypassing and the AND circuits 21 and 31 are permanently pre-activated at their first input. The first summand is 5211-coded at the B inputs and the second summand also 5211-coded at the A inputs. If no carry is to be processed by the previous addition, the output u of the carry memory 3 has L potential and is therefore only L potential at the carry input x of the main circuit 6 b . If a carry is to be processed by the previous addition, the output u of the carry memory has 3 H potential and is therefore present at the carry input x of the main circuit 6 b H potential. The first summand applied to the B inputs is applied directly to the corresponding inputs F. The second summand present at the A inputs is applied to the corresponding inputs F via the bypass lines v of the negation complement circuit 2 .

Beim Subtrahieren ergibt sich die Wirkungsweise dieses seriellen Addier-Subtrahierwerks wie folgt: Die Einstellung auf Subtraktion (additive Subtraktion) erfolgt durch Anlegen von L-Potential an den Eingang E. Damit hat die Leitung r L-Potential und die Leitung s H-Potential und ist somit die Negier- Komplementschaltung 2 dauernd Komplement-vor-angesteuert und sind die Und-Schaltungen 22 und 32 an ihrem ersten Eingang dauern vor-angesteuert. Der Minuend kommt 5211-codiert an den B-Eingängen zur Anlage und der Subtrahend ebenfalls 5211-codiert an den A-Eingängen. Falls von der vorherigen additiven Subtraktion kein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 L-Potential und liegt somit am Übertrag-Eingang x der Haupt-Schaltung 6 b H- Potential an, das jedoch kein Übertrag ist, sondern nur der Ausgleich für die Abweichung der Neuner-Komplement-Zahl des Subtrahenden vom Zehner-Komplement ist. Falls von der vorherigen additiven Subtraktion ein Übertrag zu verarbeiten ist, hat der Ausgang u des Übertrag-Speichers 3 H-Potential und liegt somit am Übertrag-Eingang x der Haupt-Schaltung 6 b nur L-Potential an und wird somit ein Übertrag von der vorherigen additiven Subtraktion dadurch verarbeitet, daß die Abweichung der Neuner-Komplementzahl des Subtrahenden vom Zehner- Komplement nicht ausgeglichen wird. Die Teil-Minuenden des an den B-Eingängen anliegenden Minuenden liegen als Teil-Summanden direkt an den entsprechenden Eingängen F an. Der an den A-Eingängen anliegende Subtrahend wird in der Schaltung 2 Neuner-komplementiert; somit liegen an den andern Eingängen F die Teil-Subtrahend-Summanden des Subtrahend-Summanden an.When subtracting, this serial add-subtractor works as follows: The setting for subtraction (additive subtraction) is made by applying L potential to input E. Thus, the line r has L potential and the line s has H potential, and thus the negation complement circuit 2 is continuously complement-pre-activated and the AND circuits 22 and 32 at their first input are permanently pre-activated. The Minuend comes 5211-coded at the B inputs and the subtrahend also 5211-coded at the A inputs. If no carry is to be processed from the previous additive subtraction, the output u of the carry memory 3 has L potential and is therefore present at the carry input x of the main circuit 6 b H potential, which, however, is not a carry but is only the compensation for the deviation of the nine's complement number of the subtrahender from the ten's complement. If a carry is to be processed from the previous additive subtraction, the output u of the carry memory 3 has H potential and is therefore present at the carry input x of the main circuit 6 b only L potential and thus becomes a carry from the previous additive subtraction processed in that the deviation of the 9's complement number of the subtrahend from the tens complement is not compensated. The partial minuends of the minuends adjacent to the B inputs are directly applied to the corresponding inputs F as partial summands. The subtrahend present at the A inputs is complemented by nine in circuit 2 ; the partial subtrahend summands of the subtrahend addend are thus present at the other inputs F.

Falls die Summe des Minuenden und des Subtrahend-Summanden, deren Teil-Summanden vermischt an den F-Eingängen anliegen, größer ist, als die Zahl 9, hat diese additive Subtraktion im Tetraden-Addierer 1 b einen Übertrag und in Wirklichkeit keinen Übertrag und liegt somit am Eingang w des Übertrag- Speichers 3 nur L-Potential an und haben die Ergebnis-Ausgänge C 5211-codiert die Subtraktions-Ergebniszahl zuzüglich 0 (Null). Falls die Summe des Minuenden und des Subtrahend- Summanden, deren Teil-Summanden vermischt an den F-Eingängen anliegen, kleiner ist, als die Zahl 10, hat diese additive Subtraktion im Tetraden-Addierer 1 b keinen Übertrag und in Wirklichkeit einen Übertrag und liegt am Eingang w des Übertrag- Speichers 3 H-Potential an das bei der nächsten additiven Subtraktion als Übertrag von der vorherigen additiven Subtraktion verarbeitet wird und haben die Ergebnis-Ausgänge C 5211-codiert die Subtraktions-Ergebniszahl zuzüglich 10.If the sum of the minuend and the subtrahend addends whose partial summands mixed to the F inputs applied is greater than the number 9, this additive subtraction in tetrads adder 1 b has a carry, and in reality, no carry, and is thus only L potential at the input w of the carry memory 3 and the result outputs C 5211-coded have the subtraction result number plus 0 (zero). If the sum of the minuend and the subtrahend addends whose partial summands mixed to the F inputs applied, is smaller than the number 10, this additive subtraction in tetrads adder 1 b has no carry, and in reality a carry and is at the input w of the carry memory 3 H potential to which the next additive subtraction processes as carry from the previous additive subtraction and the result outputs C 5211-coded contain the subtraction result number plus 10.

Das Zustandekommen der inneren Überträge im Tetraden-Addierer 1, welche die Wertigkeit 5 haben und im dualen Voll- Addierer 8 verarbeitet werden, ist hier nicht beschrieben.The occurrence of the internal transfers in the tetrad adder 1 , which have the value 5 and are processed in the dual full adder 8 , is not described here.

Das serielle elektronische Addier-Subtrahierwerk Type A 2 (Fig. 3 und 2 und 7 bis 9) weist im Vergleich mit dem seriellen elektronischen Addier-Subtrahierwerk Type A 1 (Fig. 1 und 2 und 7 bis 9) den Unterschied auf, daß die Zusatz- Schaltungen 4 und 5 nicht angeordnet sind und daß somit die Überträge bei Subtraktion (additiver Subtraktion) im Übertrag- Speicher 3 negiert gespeichert werden. Bei diesem Addier-Subtrahierwerk muß bei Umstellung von Addition auf Subtraktion (Addition auf additive Subtraktion) der Ausgang u des Übertrag-Speichers 3 auf H-Potential gesetzt werden. und bei Umstellung von Subtraktion auf Addition (additive Subtraktion auf Addition) der Ausgang u des Übertrag- Speichers 3 auf L-Potential gesetzt werden.The serial electronic adder-subtractor type A 2 ( Fig. 3 and 2 and 7 to 9) has the difference in comparison with the serial electronic adder-subtractor type A 1 ( Fig. 1 and 2 and 7 to 9) that the Additional circuits 4 and 5 are not arranged and so that the carry-overs are subtracted (additive subtraction) stored in the carry memory 3 negated. With this add-subtractor, when changing from addition to subtraction (addition to additive subtraction), the output u of the carry memory 3 must be set to H potential. and when switching from subtraction to addition (additive subtraction to addition), the output u of the carry memory 3 is set to L potential.

Das serielle elektronische Addier-Subtrahierwerk Type B 2 (Fig. 6 und 5 und 7 bis 9) weist im Vergleich mit dem seriellen elektronischen Addier-Subtrahierwerk Type B 1 (Fig. 4 und 5 und 7 bis 9) den Unterschied auf, daß die Zusatz- Schaltungen 4 und 5 nicht angeordnet sind und daß somit die Überträge bei Subtraktion (additiver Subtraktion) im Übertrag- Speicher 3 negiert gespeichert werden. Bei diesem Addier-Subtrahierwerk muß bei Umstellung von Addition auf Subtraktion (Addition auf additive Subtraktion) der Ausgang u des Übertrag-Speichers 3 auf H-Potential gesetzt werden. und bei Umstellung von Subtraktion auf Addition (additive Subtraktion auf Addition) der Ausgang u des Übertrag- Speichers 3 auf L-Potential gesetzt werden.The serial electronic add-subtractor type B 2 ( Fig. 6 and 5 and 7 to 9) has the difference in comparison with the serial electronic add-subtractor type B 1 ( Fig. 4 and 5 and 7 to 9) that the Additional circuits 4 and 5 are not arranged and so that the carry-overs are subtracted (additive subtraction) stored in the carry memory 3 negated. With this add-subtractor, when changing from addition to subtraction (addition to additive subtraction), the output u of the carry memory 3 must be set to H potential. and when switching from subtraction to addition (additive subtraction to addition), the output u of the carry memory 3 is set to L potential.

Claims

1) Serial electronic adder-subtractor in 5211 code, which has a tetrad adder and in which the additions and subtractions are carried out in an additive manner, characterized in that its tetrad adder for processing the value 5 has a dual full adder ( 8 ).

2) Serial electronic adding-subtracting mechanism according to claim 1, characterized in that it has an adding circuit ( 9 a ) which is driven at one input from input A 3 and is driven at the other input from input B 3 .

3) Serial electronic adding-subtracting unit according to claim 1 and 2, characterized in that its tetrad adder ( 1 ) has a main circuit ( 6 ) which consists of 29 adding circuits ( 9 ) and that the adding circuits ( 9 ) consist of one OR circuit ( 47 ) with 2 inputs and one AND circuit ( 48 ) with 2 inputs. (Type A 1 and A 2 ).

4) Serial electronic adder-subtractor according to claim 1 and 2, characterized in that its tetrad adder ( 1 b ) has a main circuit ( 6 b ), which consists of 19 adder circuits ( 9 ) and that the adder Circuits ( 9 ) each consist of an OR circuit ( 47 ) with 2 inputs and one AND circuit ( 48 ) with 2 inputs. (Type B 1 and B 2 ).

5) Serial electronic adding-subtracting mechanism according to claim 1 to 3 or according to claim 1 and 2 and 4, characterized in that the carry potentials are not negated in carry memory ( 3 ) and stored in subtraction (additive subtraction) and that too For this purpose, two identical additional circuits ( 4 and 5 ) are arranged, which each consist of 2 AND circuits with 2 inputs each and 2 negation circuits and one OR circuit with 2 inputs each. (Type A 1 and B 1).

6) Serial electronic adding-subtracting mechanism according to claim 1 to 3 or according to claim 1 and 2 and 4, characterized in that the carry potentials in the carry memory ( 3 ) are stored negated during subtraction and for this purpose the additional circuits ( 4 and 5 ) are not arranged (type A 2 and B 2).

7) Serial electronic adding-subtracting mechanism according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 and 2 and 4, characterized in that it has a nine-complement circuit ( 2 ) and that these nine -Complement circuit ( 2 ) is a negation complement circuit.

8) Serial electronic adder-subtractor according to claim 1, characterized in that its tetrad adder ( 1 ) has a main circuit ( 6 ), which consists of 30 to 35 adder circuits ( 9 ), and that the adder circuits ( 9 ) consist of one OR circuit ( 47 ) with 2 inputs and one AND circuit ( 48 ) with 2 inputs.

9) Serial electronic adder-subtractor according to claim 1, characterized in that its tetrad adder ( 1 b ) has a main circuit ( 6 b ), which consists of 20 to 25 adder circuits ( 9 ) and that the adder circuits ( 9 ) consist of one OR circuit ( 47 ) with 2 inputs and one AND circuit ( 48 ) with 2 inputs.