DE3104442A1

DE3104442A1 - Full adder switchable to subtraction

Info

Publication number: DE3104442A1
Application number: DE19813104442
Authority: DE
Inventors: Paul 7032 Sindelfingen Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1981-02-09
Filing date: 1981-02-09
Publication date: 1982-10-07

Abstract

The switchable full adder-subtracter according to the subject matter of the invention has two control lines s and i which are interconnected via a negating circuit. The AND circuits which are needed only for addition have an additional input which is connected to the addition control line s. The AND circuits which are needed only for subtraction accordingly have an additional input which is connected to the subtraction control line i. In this way, this computing unit can be switched from addition to subtraction and vice versa. The number 6 (LHHL) is added automatically before the addition in each decade and subtracted again before the display of the result number (sum). The subtraction is carried out without this cardinal number since no cardinal number is required here. Figure 1 shows type A of this computing unit and Figure 2 shows type B thereof. <IMAGE>

Description

Auf Subtraktion umschaltbarer Voll-Addierer Full adder switchable to subtraction

Gegenstand der Erfindung sind zwei auf Subtraktion ums#haltbare elektronische Voll-Addierer, die mittels zwei Steuer-Leitungen, die über eine Negier-Schaltuna miteinander verbunden sind, von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar sind.The subject of the invention are two electronic ones that can be kept on subtraction by # Full adder that uses two control lines that have a negating circuit are interrelated, from addition to subtraction and from subtraction to Addition are switchable.

In Figur 1 ist die Type A dieses auf Subtraktion umschaltbaren Voll-Addierers mittels Schalt-Symbolen dargestellt und in Figur 3 dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 2 ist die Type B dieses auf Subtraktion umschaltbaren Voll-Addierers mittels Schalt-Symbolen dargestellt und in Figur 4 dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 9 ist der entsprechende (nicht auf Subtraktion umschaltbare) Voll-Addierer mittels Schalt-Symbolen dargestellt und in Fig b dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 7 ist der entsprechende (nicht auf Addition umschaltbare) Voll-Subtrahierer mittels Schalt-Symbolen dargestellt und in Figur 8 dieselbe Schaltung mittels Bauteil-Symbolen.In FIG. 1, type A is this full adder, which can be switched to subtraction shown by means of circuit symbols and in Figure 3 the same circuit by means of component symbols. In FIG. 2, type B is this full adder which can be switched to subtraction by means of Switching symbols shown and in Figure 4 the same circuit by means of component symbols. In FIG. 9, the corresponding full adder (which cannot be switched to subtraction) is shown by means of circuit symbols and in Fig. b the same circuit by means of component symbols. In FIG. 7, the corresponding full subtracter (which cannot be switched to addition) is shown by means of circuit symbols and in Figure 8 the same circuit by means of component symbols.

Ein kombinierter Halb-Addierer-Halb-Subtrahierer des kombinierten Voll-Addierers-Voll-Subtrahierers Type A (Figur 1 und 3) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 6 und der Oder-Schaltung 7. Die gemeinsame Oder-Schaltung, welche 4 Eingänge aufweist, hat die Nummer 8. Die beiden Eingänge haben die Bezeichnungen A und B. Der Ubertrag-Eingang hat die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die T,eitt a ist die Betriebsspannuiigs#1ule1tux#g und die Leitwip;-b d ie Null-Leitung. Die Einstellung auf Additinn erfolgt durch Anlegen von H-Potential an die Steuerleitung s, wobei die Steuerleitung i B-Potential hat. Die Einstellung auf Subtraftion erfolgt durch Anlegen von H-Potential an die Steuerleitung i, wobei die Steuerleitung s L-Potential hat. Dieser kombinierte Voll-Addierer-Voll-Subtrahierer Type A besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 28 Dioden und 15 Widerständen und den zugehörigen ~leitungen.A combined half-adder-half-subtracter of the combined Full adder-full subtractor type A (FIGS. 1 and 3) consists of the negating circuits 1 and 2 and the AND circuits 3 to 6 and the OR circuit 7. The common The OR circuit, which has 4 inputs, has the number 8. The two inputs are labeled A and B. The carry input is labeled x and the carry output has the designation y. The output has the designation z. The T, eitt a is the operating voltage # 1ule1tux # g and the Leitwip; -b the neutral line. the Setting to Additinn is done by applying H-potential to the control line s, where the control line i has B potential. The setting for subtraction is made by applying H potential to the control line i, the control line s Has L potential. This combined Full adder-full subtractor Type A therefore consists of 4 transistors or field effect transistors and 28 diodes and 15 resistors and the associated cables.

Ein kombinierter Halb-Addierer-Halb-Subtrahierer des kombinierten Voll-Addierers-Voll-Subtrahierers Type B (Figur 2 und 4) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 6 und den Oder-Schaltungen 7 und 8 und der Und-Schaltung 9. Die gemeinsame Oder-Schaltung, welche auch nur 2 Eingänge aufweist, hat die Nummer 10. Die beiden Eingänge haben die Bezeichnungen A und B. Der Ubertrag-Eingang hat die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Die Einstellung auf Addition erfolgt durch Anlegen von H-Potential an die Steuerleitung s, wobei die Steuerleitung i L-Potential hat. Die Einstellung auf Subtraktion erfolgt durch Anlegen von H-Potential an die Steuerleitung i, wobei die Steuerleitung s L-Potential hat. Dieser kombinierte Voll-Addierer-Voll-Subtrahierer Type B besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 30 Dioden und 19 Widerständen und den zugehörigen Leitungen.A combined half-adder-half-subtracter of the combined Full adder-full subtractor type B (FIGS. 2 and 4) consists of the negating circuits 1 and 2 and the AND circuits 3 to 6 and the OR circuits 7 and 8 and the AND circuit 9. The common OR circuit, which also has only 2 inputs, has the number 10. The two inputs are labeled A and B. The carry input has the designation x and the carry-over output the designation y. The exit has the designation z. The line a is also the operating voltage supply line and the Line b is the neutral line. The setting for addition is made by applying H potential to control line s, control line i having L potential. the Setting to subtraction is made by applying H potential to the control line i, where the control line s has L potential. This combined full adder-full subtracter Type B therefore consists of 4 transistors or field effect transistors and 30 diodes and 19 resistors and their associated lines.

Ein Halb-Addierer des Voll-Addierers (Figur 5 und 6) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 5 und der Oder-Schaltung 6. Die gemeinsame Oder-Schaltung hat die Nummer 7. Die beiden Eingänge haben auch die Bezeichnung A und B. Der Ubertrag-Eingang hat auch die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Dieser Volladdierer besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 18 Dioden und 13 Widerständen und den zugehörigen Leitungen.A half adder of the full adder (FIGS. 5 and 6) consists of the Negating circuits 1 and 2 and the AND circuits 3 to 5 and the OR circuit 6. The common OR circuit has the number 7. The two inputs also have the designation A and B. The carry input also has the designation x and the Carry-out the designation y. The output has the designation z. The administration a is also the operating voltage supply line and line b is the neutral line. This The full adder thus consists of 4 transistors or field effect transistors and 18 Diodes and 13 resistors and the associated cables.

Ein Halb-Subtrahierer des Voll-Subtrahierers (Figur 7 und 8) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 5 und der Oder-Schaltung 6. Die gemeinsame Oder-Schaltung hat die Nummer 7. Die beiden Eingänge haben auch die Bezeichnungen A und B. Der Übertrag-Eingang hat auch die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat auch die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Dieser Voll-Subtrahierer besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 18 Dioden und 13 Widerständen und den zugehörigen Leitungen.There is a half subtracter of the full subtracter (Figures 7 and 8) from the negating circuits 1 and 2 and the AND circuits 3 to 5 and the OR circuit 6. The common OR circuit has the number 7. The two inputs also have the Designations A and B. The carry input also has the designation x and the carry output the designation y. The output also has the designation z. The line a is also the operating voltage supply line and line b the neutral line. This full subtracter thus consists of 4 transistors or field effect transistors and 18 diodes and 13 resistors and their associated cables.

Beim Voll-Addierer (Figur 5 und 6) kommt ein Summand bzw.With the full adder (Figures 5 and 6), a summand or

die entsprechende Dual-Ziffer der 4-stelligen Dualzahl des ersten Summanden am A-Eingang zur Anlage und die entsprech,-ende Dualziffer der 4-stelligen Dualzahl des zweiten Summanden am B-Eingang zur Anlage.the corresponding dual digit of the 4-digit binary number of the first Summands at the A input to the system and the corresponding, -end binary digit of the 4-digit Dual number of the second summand at the B input to the system.

Beim Voll-Subtrahierer (Figur 7 und 8) kommt der Minuend bzw.With the full subtracter (Figures 7 and 8), the minuend or

die entsprechende Dual-Ziffer der 4-stelligen Dualzahl des Minuenden am B-Eingang zur Anlage und die entsprechende Dual-Ziffer der 4-stelligen Dual zahl des Subtrahenden am A-Ringang zur Anlage.the corresponding dual digit of the 4-digit dual number of the minuend at the B input to the system and the corresponding dual digit of the 4-digit dual number of the subtrahend at the A ring to the system.

Bei dem kombinierten Voll-Addierer-Voll-Subtrahierer Type A (Figur 1 und 3) und dem kombinierten Voll-Addierer-Voll-Subtrahierer Type B (Figur 2 und 4) kommen im Falle einer Addition die Dual ziffern wie beim Voll-Addierer (Figur 5 und 6) zur Anlage und im Falle einer Subtraktion wie beim Voll-Subtrahierer (Figur 7 und 8) zur Anlage. With the combined full adder-full subtractor type A (FIG 1 and 3) and the combined full adder-full subtractor type B (Figure 2 and 4) In the case of addition, the binary digits are used as with the full adder (Fig 5 and 6) to the system and in the case of a subtraction as with the full subtractor (Fig 7 and 8) to the system.

Bei der Haupt-Patentanmeldung (P 30 35 273.9) besteht ein Tetraden-Addierer-Subtrahierer aus 5 Voll-Addierer-Voll-Subtrahierer entsprechend Figur 1 und 3 oder Figur 2 und 4 und aus 2 Halb-Addierer-Halb-Subtrahierer entsprechend Figur 1 und 3 oder 2 und 4. In the main patent application (P 30 35 273.9) there is a tetrad adder-subtractor from 5 full adder-full subtracters according to Figure 1 and 3 or Figure 2 and 4 and from 2 half-adder-half-subtracters according to Figures 1 and 3 or 2 and 4th

Bei Parallel-Addierwerken nach der Haupt-i?atentanmelduijg (P 30 35 273.9) ist pro Dekade (pro Dezimalziffer) ein Tetraden-Addierer-Subtrahierer entsprechend dem vorhergehenden Abschnitt erforderlich.In the case of parallel adders after the main i? Atentanmelduijg (P 30 35 273.9) there is one tetrad adder-subtractor per decade (per decimal digit) the previous section is required.

LeerseiteBlank page

Claims

Claims Cl Haib adder, characterized in that it from two negating circuits (1 and 2) and an OR circuit (6) and the following AND circuits consists of: A not negated, B negated; A negates, B not negated; A not negated, B not negated. (Figures 5 and 6).

2) Haib subtracter, characterized in that it consists of two negating circuits (1 and 2) and an OR circuit (6) and the following AND circuits: A not negated, B negated; A negates, B not negated; A not negated, B negated. (Figures 7 and 8).

3) full adder, characterized in that it consists of 2 half adders according to claim 1, which is additionally provided with a common OR gate (7) are provided.

(Figures 5 and 6).

4) full subtractor, characterized in that it consists of 2 half subtractors according to claim 2, which is additionally provided with a common OR circuit (7) are provided.

(Figures 7 and 8).

5) combined half-adder-half-subtracter, characterized in that that it consists of two negating circuits (1 and 2) and an OR circuit (7) and the following AND circuits consists of: A not negated, B negated; A negates, B not negated; A not negated, 5 negated, i-line; A not negated, B not negated, s-line.

(Figures 1 and 3).

6) Combined full adder-full subtractor, characterized in that that it consists of 2 circuits according to claim 5, which also have a common Or circuit (8) are provided, which has 4 inputs.

(Full adder-full subtracter Tire A, Figure IIIrld 3).

7) combined half-adder-half-subtracter, characterized in that that it consists of two negating circuits (1 and 2) and 2 or circuits (7 and 8) and a carry-AND circuit (9) and the following AND circuits: A not negated, B negated; A negates, B not negated; B negated, i-temporal; B not negated, s management.

(Figures 2 and 4).

8) Combined full adder-full subtractor, characterized in that that he looks? Circuits according to claim 7, which additionally with a common Or circuit (10) are provided, which has 2 inputs.

(Full adder-full subtractor type B, FIGS. 2 and 4).

9) Other electronic circuits, characterized in that whose basic principle is the same as in the case of the electronic circuits according to claim 1 to 8.