DE3104442A1 - Full adder switchable to subtraction - Google Patents
Full adder switchable to subtractionInfo
- Publication number
- DE3104442A1 DE3104442A1 DE19813104442 DE3104442A DE3104442A1 DE 3104442 A1 DE3104442 A1 DE 3104442A1 DE 19813104442 DE19813104442 DE 19813104442 DE 3104442 A DE3104442 A DE 3104442A DE 3104442 A1 DE3104442 A1 DE 3104442A1
- Authority
- DE
- Germany
- Prior art keywords
- negated
- circuits
- full
- subtraction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/502—Half adders; Full adders consisting of two cascaded half adders
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
Auf Subtraktion umschaltbarer Voll-Addierer Full adder switchable to subtraction
Gegenstand der Erfindung sind zwei auf Subtraktion ums#haltbare elektronische Voll-Addierer, die mittels zwei Steuer-Leitungen, die über eine Negier-Schaltuna miteinander verbunden sind, von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar sind.The subject of the invention are two electronic ones that can be kept on subtraction by # Full adder that uses two control lines that have a negating circuit are interrelated, from addition to subtraction and from subtraction to Addition are switchable.
In Figur 1 ist die Type A dieses auf Subtraktion umschaltbaren Voll-Addierers mittels Schalt-Symbolen dargestellt und in Figur 3 dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 2 ist die Type B dieses auf Subtraktion umschaltbaren Voll-Addierers mittels Schalt-Symbolen dargestellt und in Figur 4 dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 9 ist der entsprechende (nicht auf Subtraktion umschaltbare) Voll-Addierer mittels Schalt-Symbolen dargestellt und in Fig b dieselbe Schaltung mittels Bauteil-Symbolen. In Figur 7 ist der entsprechende (nicht auf Addition umschaltbare) Voll-Subtrahierer mittels Schalt-Symbolen dargestellt und in Figur 8 dieselbe Schaltung mittels Bauteil-Symbolen.In FIG. 1, type A is this full adder, which can be switched to subtraction shown by means of circuit symbols and in Figure 3 the same circuit by means of component symbols. In FIG. 2, type B is this full adder which can be switched to subtraction by means of Switching symbols shown and in Figure 4 the same circuit by means of component symbols. In FIG. 9, the corresponding full adder (which cannot be switched to subtraction) is shown by means of circuit symbols and in Fig. b the same circuit by means of component symbols. In FIG. 7, the corresponding full subtracter (which cannot be switched to addition) is shown by means of circuit symbols and in Figure 8 the same circuit by means of component symbols.
Ein kombinierter Halb-Addierer-Halb-Subtrahierer des kombinierten Voll-Addierers-Voll-Subtrahierers Type A (Figur 1 und 3) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 6 und der Oder-Schaltung 7. Die gemeinsame Oder-Schaltung, welche 4 Eingänge aufweist, hat die Nummer 8. Die beiden Eingänge haben die Bezeichnungen A und B. Der Ubertrag-Eingang hat die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die T,eitt a ist die Betriebsspannuiigs#1ule1tux#g und die Leitwip;-b d ie Null-Leitung. Die Einstellung auf Additinn erfolgt durch Anlegen von H-Potential an die Steuerleitung s, wobei die Steuerleitung i B-Potential hat. Die Einstellung auf Subtraftion erfolgt durch Anlegen von H-Potential an die Steuerleitung i, wobei die Steuerleitung s L-Potential hat. Dieser kombinierte Voll-Addierer-Voll-Subtrahierer Type A besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 28 Dioden und 15 Widerständen und den zugehörigen ~leitungen.A combined half-adder-half-subtracter of the combined Full adder-full subtractor type A (FIGS. 1 and 3) consists of the negating circuits 1 and 2 and the AND circuits 3 to 6 and the OR circuit 7. The common The OR circuit, which has 4 inputs, has the number 8. The two inputs are labeled A and B. The carry input is labeled x and the carry output has the designation y. The output has the designation z. The T, eitt a is the operating voltage # 1ule1tux # g and the Leitwip; -b the neutral line. the Setting to Additinn is done by applying H-potential to the control line s, where the control line i has B potential. The setting for subtraction is made by applying H potential to the control line i, the control line s Has L potential. This combined Full adder-full subtractor Type A therefore consists of 4 transistors or field effect transistors and 28 diodes and 15 resistors and the associated cables.
Ein kombinierter Halb-Addierer-Halb-Subtrahierer des kombinierten Voll-Addierers-Voll-Subtrahierers Type B (Figur 2 und 4) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 6 und den Oder-Schaltungen 7 und 8 und der Und-Schaltung 9. Die gemeinsame Oder-Schaltung, welche auch nur 2 Eingänge aufweist, hat die Nummer 10. Die beiden Eingänge haben die Bezeichnungen A und B. Der Ubertrag-Eingang hat die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Die Einstellung auf Addition erfolgt durch Anlegen von H-Potential an die Steuerleitung s, wobei die Steuerleitung i L-Potential hat. Die Einstellung auf Subtraktion erfolgt durch Anlegen von H-Potential an die Steuerleitung i, wobei die Steuerleitung s L-Potential hat. Dieser kombinierte Voll-Addierer-Voll-Subtrahierer Type B besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 30 Dioden und 19 Widerständen und den zugehörigen Leitungen.A combined half-adder-half-subtracter of the combined Full adder-full subtractor type B (FIGS. 2 and 4) consists of the negating circuits 1 and 2 and the AND circuits 3 to 6 and the OR circuits 7 and 8 and the AND circuit 9. The common OR circuit, which also has only 2 inputs, has the number 10. The two inputs are labeled A and B. The carry input has the designation x and the carry-over output the designation y. The exit has the designation z. The line a is also the operating voltage supply line and the Line b is the neutral line. The setting for addition is made by applying H potential to control line s, control line i having L potential. the Setting to subtraction is made by applying H potential to the control line i, where the control line s has L potential. This combined full adder-full subtracter Type B therefore consists of 4 transistors or field effect transistors and 30 diodes and 19 resistors and their associated lines.
Ein Halb-Addierer des Voll-Addierers (Figur 5 und 6) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 5 und der Oder-Schaltung 6. Die gemeinsame Oder-Schaltung hat die Nummer 7. Die beiden Eingänge haben auch die Bezeichnung A und B. Der Ubertrag-Eingang hat auch die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Der Ausgang hat die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Dieser Volladdierer besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 18 Dioden und 13 Widerständen und den zugehörigen Leitungen.A half adder of the full adder (FIGS. 5 and 6) consists of the Negating circuits 1 and 2 and the AND circuits 3 to 5 and the OR circuit 6. The common OR circuit has the number 7. The two inputs also have the designation A and B. The carry input also has the designation x and the Carry-out the designation y. The output has the designation z. The administration a is also the operating voltage supply line and line b is the neutral line. This The full adder thus consists of 4 transistors or field effect transistors and 18 Diodes and 13 resistors and the associated cables.
Ein Halb-Subtrahierer des Voll-Subtrahierers (Figur 7 und 8) besteht aus den Negier-Schaltungen 1 und 2 und den Und-Schaltungen 3 bis 5 und der Oder-Schaltung 6. Die gemeinsame Oder-Schaltung hat die Nummer 7. Die beiden Eingänge haben auch die Bezeichnungen A und B. Der Übertrag-Eingang hat auch die Bezeichnung x und der Ubertrag-Ausgang die Bezeichnung y. Der Ausgang hat auch die Bezeichnung z. Die Leitung a ist auch die Betriebsspannungs-Zuleitung und die Leitung b die Null-Leitung. Dieser Voll-Subtrahierer besteht somit aus 4 Transistoren oder Feldeffekt-Transistoren und 18 Dioden und 13 Widerständen und den zugehörigen Leitungen.There is a half subtracter of the full subtracter (Figures 7 and 8) from the negating circuits 1 and 2 and the AND circuits 3 to 5 and the OR circuit 6. The common OR circuit has the number 7. The two inputs also have the Designations A and B. The carry input also has the designation x and the carry output the designation y. The output also has the designation z. The line a is also the operating voltage supply line and line b the neutral line. This full subtracter thus consists of 4 transistors or field effect transistors and 18 diodes and 13 resistors and their associated cables.
Beim Voll-Addierer (Figur 5 und 6) kommt ein Summand bzw.With the full adder (Figures 5 and 6), a summand or
die entsprechende Dual-Ziffer der 4-stelligen Dualzahl des ersten Summanden am A-Eingang zur Anlage und die entsprech,-ende Dualziffer der 4-stelligen Dualzahl des zweiten Summanden am B-Eingang zur Anlage.the corresponding dual digit of the 4-digit binary number of the first Summands at the A input to the system and the corresponding, -end binary digit of the 4-digit Dual number of the second summand at the B input to the system.
Beim Voll-Subtrahierer (Figur 7 und 8) kommt der Minuend bzw.With the full subtracter (Figures 7 and 8), the minuend or
die entsprechende Dual-Ziffer der 4-stelligen Dualzahl des Minuenden am B-Eingang zur Anlage und die entsprechende Dual-Ziffer der 4-stelligen Dual zahl des Subtrahenden am A-Ringang zur Anlage.the corresponding dual digit of the 4-digit dual number of the minuend at the B input to the system and the corresponding dual digit of the 4-digit dual number of the subtrahend at the A ring to the system.
Bei dem kombinierten Voll-Addierer-Voll-Subtrahierer Type A (Figur 1 und 3) und dem kombinierten Voll-Addierer-Voll-Subtrahierer Type B (Figur 2 und 4) kommen im Falle einer Addition die Dual ziffern wie beim Voll-Addierer (Figur 5 und 6) zur Anlage und im Falle einer Subtraktion wie beim Voll-Subtrahierer (Figur 7 und 8) zur Anlage. With the combined full adder-full subtractor type A (FIG 1 and 3) and the combined full adder-full subtractor type B (Figure 2 and 4) In the case of addition, the binary digits are used as with the full adder (Fig 5 and 6) to the system and in the case of a subtraction as with the full subtractor (Fig 7 and 8) to the system.
Bei der Haupt-Patentanmeldung (P 30 35 273.9) besteht ein Tetraden-Addierer-Subtrahierer aus 5 Voll-Addierer-Voll-Subtrahierer entsprechend Figur 1 und 3 oder Figur 2 und 4 und aus 2 Halb-Addierer-Halb-Subtrahierer entsprechend Figur 1 und 3 oder 2 und 4. In the main patent application (P 30 35 273.9) there is a tetrad adder-subtractor from 5 full adder-full subtracters according to Figure 1 and 3 or Figure 2 and 4 and from 2 half-adder-half-subtracters according to Figures 1 and 3 or 2 and 4th
Bei Parallel-Addierwerken nach der Haupt-i?atentanmelduijg (P 30 35 273.9) ist pro Dekade (pro Dezimalziffer) ein Tetraden-Addierer-Subtrahierer entsprechend dem vorhergehenden Abschnitt erforderlich.In the case of parallel adders after the main i? Atentanmelduijg (P 30 35 273.9) there is one tetrad adder-subtractor per decade (per decimal digit) the previous section is required.
LeerseiteBlank page
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813104442 DE3104442A1 (en) | 1981-02-09 | 1981-02-09 | Full adder switchable to subtraction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813104442 DE3104442A1 (en) | 1981-02-09 | 1981-02-09 | Full adder switchable to subtraction |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3104442A1 true DE3104442A1 (en) | 1982-10-07 |
Family
ID=6124356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813104442 Withdrawn DE3104442A1 (en) | 1981-02-09 | 1981-02-09 | Full adder switchable to subtraction |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3104442A1 (en) |
-
1981
- 1981-02-09 DE DE19813104442 patent/DE3104442A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3104442A1 (en) | Full adder switchable to subtraction | |
DE3102531A1 (en) | Full adder switchable to subtraction | |
DE3539122A1 (en) | Serial electronic adder-subtractor in 5211 code | |
DE2737483A1 (en) | CORRECTION CIRCUIT ARRANGEMENT FOR ADDITION OR SUBSTRACTION OPERATIONS WITH NON-HEXADECIMAL OPERANDS IN HEXADECIMAL CALCULATION UNITS | |
DE3617650A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3403080A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3625509A1 (en) | Serial addition-subtraction unit in 1-out-of-10 code | |
DE3620281A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3521629A1 (en) | Serial electronic adder/subtractor in decimal code | |
DE3513446A1 (en) | Serial electronic adder/subtractor in decimal code | |
DE3119549A1 (en) | Electronic adder and subtractor in octal/dual code | |
DE3031077A1 (en) | Electronic adder and subtractor with decimal display - has combined stage with parallel operation as adder or subtractor coupled to display | |
DE3930802A1 (en) | Adder circuit e.g. for 54321 coded decimal numbers - uses dual full-adder for processing five digit numbers | |
DE3436134A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3224885A1 (en) | SERIAL TETRAD ADDING SUBTRACTING MACHINE IN BCD-8421 CODE | |
DE3608908A1 (en) | Tetrad adder in 5211 code | |
DE3844385A1 (en) | Dual full adder-subtractor | |
DE3620232A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3606884A1 (en) | Tetrad adder in 5311 code | |
DE3035273A1 (en) | Parallel adder and subtractor circuit - has adder stages and flip=flop series to provide automatic compensation required for 8421 BCD arithmetic | |
DE3619365A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3328388A1 (en) | Special tetrad adder in BCD 8421 code | |
DE3628830A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3337529A1 (en) | Electronic parallel adder-subtractor mechanism using BCD-8421 Code | |
DE3403100A1 (en) | Serial electronic adder/subtracter in decimal code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8140 | Disposal/non-payment of the annual fee for main application |