DE3521629A1

DE3521629A1 - Serial electronic adder/subtractor in decimal code

Info

Publication number: DE3521629A1
Application number: DE19853521629
Authority: DE
Inventors: Paul 7032 Sindelfingen Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1985-06-15
Filing date: 1985-06-15
Publication date: 1986-12-18

Abstract

The adder/subtractor according to the subject matter of the invention consists of a fixed addition value circuit 1 according to P 3518446.9 and a nines complement circuit 2 and the carry memory 3 and the additional circuits 4 and 5. The subtractions are thus also carried out additively. When H potential is applied to input E, this adder/subtractor is set to addition. When L potential is applied to input E, this adder/subtractor is set to subtraction (additive subtraction). <IMAGE>

Description

Serielles elektronisches Addier-Subtrahierwerk Serial electronic adder-subtracter

im Dezimal-Code Gegenstand der Erfindung ist ein serielles elektronisches Addier-Subtrahierwerk im Dezimal-1-aus-10-Code, dessen Additions-Festwert-Schaltung nur 15 Summe-Und-Schaltungen aufweist und das auch die Uberträge von der vorherigen Addition oder additiven Subtraktion verarbeitet. Somit kommt bei dem vorliegenden Addier-Subtrahierwerk eine Additions-Festwert-Schaltung nach P 35 18 446.9 zur Verwendung, welche für die Verarbeitung der Rest-Ziffern 1 und für die Verarbeitung des tbertrages von der vorherigen Addition oder additiven Subtraktion als Steuerschaltung eine duale Voll-Addierer-Schaltung aufweist, welche ersatz-weise auch aus zwei dualen Halb-.Addierer-Schaltungen bestehen sank. in decimal code The invention relates to a serial electronic Adding-subtracting unit in decimal 1-out-of-10 code, its addition fixed value circuit only has 15 sum-and-circuits and that includes the carryovers from the previous one Addition or additive subtraction processed. Thus comes with the present Adding-subtracting unit an addition fixed value circuit according to P 35 18 446.9 for use, which for the processing of the remaining numbers 1 and for the processing of the transfer from the previous addition or additive subtraction as a control circuit dual full adder circuit, which alternatively also consists of two dual Half. Adder circuits exist decreased.

Das serielle elestronische hddier-Subtrahierwerg Type A 1 ist in Figur 1 dargestellt In Figur 2 Dis 4 ist die Additions-Festwert-Schaltung 1 in drei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen u-u und v-vO In Figur 5 ist die Neuner-Soaplemert-SQhaltung 2 dargestellt.The serial electronic hddier subtraction cable type A 1 is shown in FIG 1 shown In Figure 2 Dis 4, the addition fixed-value circuit 1 is in three sub-sections shown; the dividing lines have the designations u-u and v-vO in FIG the Neuner Soaplemert SQ position 2 is shown.

In Figur 6 ist das serielle eleKtronische Addier-dubtrahierwerk Type B 1 dargestellt, welches dieselbe Additions-Festwert-Schaltung und dieselbe Neuner-Komplement-Schaltung aufweist, wie das Addier-Subtrahierwerk Type A 1, welches in Figur 1 bis 5 dargestellt ist.In Figure 6, the serial electronic adder-dubtractor type is B 1 shown, which has the same fixed addition circuit and the same nine's complement circuit has, like the adder-subtracter type A 1, which is shown in FIGS is.

Das serielle eleKtronische Addier-Subtrahierwer Type A 1 (Figur 1 bis 5) besteht aus der Additions-Festwert-Sohaltung 1 und der Neuner-Komplement-Schaltung 2 mit Geradeaus-Schaltung und dem Ubertrag-Speicher 3 und den Zusatz-Schaltungen 4 und 5 und der Negier-chaltung 6. Die Additions-Festwert-Schaltung 1, welche in Figur 2 bis 4 in drei geil-Abschnitten nit den Trenn-Linien u-u und v-v dargestellt ist, besteht somit aus den Abschnitten 1 a und 1 b und 1 und somit aus der Additions-Festwert-Grund-Schaltung 7 und der Korrektur-Schaltung d und den- Zusatz-Schaltungen 9 und 10 und der Ubertrag-Oder-Schaltung 50. Die xdditions-'estwert-Grwad-Schalturig 7 besteht aus 15 Summe-Und-Schaltungen 12 mit je zwei Eingängen und 21 Dioden 13 und 6 Oder-Schaltungen 14 bis 19 und 6 weiteren Oder-Schaltungen 21 bis 26 und den zugehörigen Leitungen. Die Korrektur-Schaltung 8 besteht aus zwei Aufwärts-Verschiebeshaltungen 27 und 28 mit der Verschiebungszahl 2, welche mit je einer Geradeaus-Schaltung kombiniert sind und der Aufwärts-Verschiebe-Schaltung 29 mit der Verschiebungszahl 1, welche auch mit einer Geradeaus-Schaltung kombiniert ist. Die Aufwärts-Verschiebeschaltung 27 mit der Verschiebungszahl 2 besteht aus 10 Und-Schaltungen 30 mit je 2 Eingängen und 5 Oder-Schaltungen 31 mit je 2 Eingängen und der Negier-Schaltung 32 und den zagehörigen Leitungen. Die Aufwärts-Verschiebeschaltung 28 mit der Verschiebungszahl 2 besteht auch aus 10 Und-Schaltungen 33 mit je 2 Eingängen und 5 Oder-Schaltungen 34 mit je 2 Eingängen und der Negier-Schaltung 35 und den zugehörigen Leitungen. Die Aufwärts-Verschiebeschaltung 29 mit der 7erschiebungszahl 1 besteht aus 10 Und-Schaltungen 36 mit je 2 Eingängen und der Negier-Schaltung 37 und den zugehörigen Leitungen. Die Zusatz-Schaltung 9 ist eine duale Halb-Addiererschaltung und besteht aus 3 Und-Schaltungen 41 bis 43 und 2 Negier-Schaltungen 44 und 45 und der Oder-Schaltung 46 und den zugehörigen Leitungen. Die Zusatz-Schaltung 10 ist auch eine duale Halb-Addierer-Schaltung und besteht aus 3 Und-Schaltungen 51 bis 53 und 2 Negierschaltungen 54 und 55 und der Oder-Schaltung 56 und den zugehörigen Leitungen.The serial electronic adder-subtracter type A 1 (Figure 1 to 5) consists of the addition fixed-value balance 1 and the nine's complement circuit 2 with straight-ahead circuit and the carry-over memory 3 and the additional circuits 4 and 5 and the negating circuit 6. The addition fixed value circuit 1, which is shown in Figure 2 to 4 shown in three horny sections with the dividing lines u-u and v-v is, thus consists of the sections 1 a and 1 b and 1 and thus of the addition-fixed-value basic circuit 7th and the correction circuit d and the additional circuits 9 and 10 and the carry-OR circuit 50. The xditions-'estwert-Grwad circuit 7 consists of 15 sum-and circuits 12 each with two inputs and 21 diodes 13 and 6 OR circuits 14 to 19 and 6 further OR circuits 21 to 26 and the associated ones Cables. The correction circuit 8 consists of two upward shift positions 27 and 28 with the shift number 2, which are combined with a straight-ahead shift and the upshift circuit 29 with the shift number 1, which is also combined with a straight-ahead gearshift. The upshift circuit 27 with the shift number 2 consists of 10 AND circuits 30 with 2 inputs each and 5 OR circuits 31 each with 2 inputs and the negation circuit 32 and the associated lines. The upshift circuit 28 with the shift number 2 also consists of 10 AND circuits 33, each with 2 inputs and 5 OR circuits 34 each with 2 inputs and the negating circuit 35 and the associated lines. The upshift circuit 29 with the shift number 1 consists of 10 AND circuits 36 each with 2 inputs and the negation circuit 37 and the associated lines. The additional circuit 9 is a dual half-adder circuit and consists of 3 AND circuits 41 to 43 and 2 negating circuits 44 and 45 and the OR circuit 46 and the associated Cables. The additional circuit 10 is also a dual half-adder circuit and consists of 3 AND circuits 51 to 53 and 2 negative circuits 54 and 55 and the OR circuit 56 and the associated lines.

Die Neuner-Komplement-Schaltung 2, welche auch mit einer Geradeaus-S-halturig kombiniert ist, besteht aus 20 Und-Schaltungen 58 mit je 2 Eingangen und 10 Oder-Schaltungen 59 mit je 2 Eingängen und den zugehörigen Leitungen. Die Zusatz-Schaltung 4 besteht aus der Additions-Ubertrag-Und-Schaltung 61 und der Subtraktions-Ubertrag-Und-Schaltung 62 und den Negier-Schaltungen 63 und 64 und der Oder-Schaltung 65 und den zugehörigen Leitungen. Die Zusatz-Schaltung 5 besteht aus der Additions-Übertrag-Und-Schaltung 71 und der Subtra<tionsübertrag-Und-Schaltung 72 und den Negier-Schaltungen 73 und 74 und der Oder-Schaltung 75 und den zugehörigen Leitungen.The nine's complement circuit 2, which also has a straight S-halturig is combined, consists of 20 AND circuits 58, each with 2 inputs and 10 OR circuits 59 with 2 inputs each and the associated cables. The additional circuit 4 exists from the addition-carry-AND circuit 61 and the subtraction-carry-AND circuit 62 and the negating circuits 63 and 64 and the OR circuit 65 and the associated Cables. The additional circuit 5 consists of the addition-carry-AND circuit 71 and the subtraction carry AND circuit 72 and the negation circuits 73 and 74 and the OR circuit 75 and the associated lines.

An weiteren Teilen besteht dieses Addier-Subtrahierwierwerk aus den Oder-Schaltur.gen 47 bis 49* Die Eingänge haben die Bezeichnungen A und B und die Ergebnis-Ausgänge die Bezeichnung C und sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Die Eingang B sind bei Addition die Eingänge für den ersten Summanden und bei Subtraktion (additiver Subtration) die Eingänge für den Minuenden. Die Eingänge A sind bei Addition die FingänOe für den zweiten Summanden und bei Subtraktion die Eingänge für den Subtrahenden. Die Ausgänge 5 sind bei Addition und bei Subtraktion (additiver Addition und additiver Subtraktion) die Ergebnis-Ausgänge.This adding-subtracting mechanism consists of the Oder-Schaltur.gen 47 to 49 * The inputs have the names A and B and the result outputs are labeled C and are associated with the Numerical values (digits 0 to 9). The inputs B are when added Inputs for the first summand and for subtraction (additive subtration) the Entrances for the minuende. The inputs A are the fingers for the addition second summands and, in the case of subtraction, the inputs for the subtrahend. The exits 5 are for addition and for subtraction (additive addition and additive subtraction) the result outputs.

Die Wirkungsweise des seriellen Addier-Subtrahierwerks Type A 1 (Figur 1 bis 5) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition (additive Addition) erfolgt durch Anlegen von H-Potential an den Eingang E. Damit hat die Leitung a H-Potential und die Leitung b L-Potential und ist somit die Neuner-Komplementschaltung 2 auf Geradeaus-Weiterleitung vor-angesteuert und sind die Und-Schaltungen 61 und 71 an einem Eingang dauernd vor-angesteuert. Der erste Summand kommt dezimal-1-aus-10-codiert an den B-Eingingen zur Anlage und der zweite Summand ebenfalls dezimal-1-aus-10-codiert an den A-ingängen. Falls von der vorherigen Addition kein Ubertrag zu verarbeiten ist, hat der Ausgang z des Ubertrag-Speichers 3 L-Potential und somit die Leitung c L-Potential und die Leitung d ebenfalls L-Potential und liegt damit am tbertrag-Eingang e der Additions-Festwert-Schaltung 1 nur L-Potential an. Falls von der vorherigen Addition ein Ubertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 3 H-Potential und somit die Leitung c H-Potential und die Leitung d ebenfalls H-Potential und liegt damit am Ubertrag-Eingang e der Additions-Festwert-Schaltung 1 H-Potential an. Der erste Summand liegt über die Leitungen i direkt an den BF-Eingängen der Haupt-Schaltung 1 an. Der zweite Summand liegt über die Geradeaus-Leitungen der Schaltung 2 an den AF-Eingängen der Haupt-Schaltung 1 (Additions-Festwert-Schaltung 1) an.The mode of operation of the serial adder-subtracter type A 1 (Fig 1 to 5) results from adding as follows: The setting to addition (additive Addition) is done by applying H potential to input E. This means that the Line a H potential and line b L potential and is thus the nine's complement circuit 2 pre-actuated on straight-on forwarding and the AND circuits 61 and 71 permanently pre-activated at one input. The first summand comes in decimal 1-out-of-10 coding at the B inputs to the system and the second summand also decimally 1-out-of-10-coded at the A entrances. If no carryover is to be processed from the previous addition is, the output z of the carry-over memory 3 has L potential and thus the line c L-potential and the line d also L-potential and is thus at the transfer input e of the addition fixed value circuit 1 only has L potential. If from the previous one Addition a carry is to be processed, the output z of the carry memory has 3 H potential and thus the line c H potential and the line d also H potential and is thus at the carry input e of the addition fixed value circuit 1 H potential at. The first summand is directly connected to the BF inputs of the lines i Main circuit 1 on. The second summand lies over the straight lines of the Circuit 2 at the AF inputs of main circuit 1 (addition fixed value circuit 1) on.

Falls die Summe der an den BF-Eigängen und AF-Eingangen arliegenden beiden Summanden Kleiner ist, als die Zahl 10, hat diese Addition Keinen Ubertrag und liegt am Eingang w des Übertrag-Speichers 3 nur L-Potential an und haben dia Ergebnis-Ausgänge dezinal-1-aus-10-codiert die Summe der an den BF-Eingängen und AF-Eingailgen anliegenden beiden Summanden abzüglich 0 (Null). Falls die Summe der an den BF-Eingängen und AF-Eingängen anliegenden beiden Summanden größer ist, als die Zahl 9, hat diese Addition einen Ubertrag und liegt damit am Eingang w des Ubertrag-Speichers 3 H-Potential und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Einerziffer der Summenzahl der beiden Summanden und somit die Summenzahl abzüglich 10.If the sum of those at the BF inputs and AF inputs two summands is smaller than the number 10, this addition has no carry over and is located at the entrance w des Carry-over memory 3 only L potential and have the result outputs decinal-1-out-of-10-coded the sum of the BF inputs and AF inputs both addends attached minus 0 (zero). If the sum of the two summands present at the BF inputs and AF inputs is greater than the number 9, this addition has a carry over and is therefore on Input w of the carry-over memory 3 H potential and have the result outputs C. decimal-1-out-of-10-coded the units digit of the sum of the two summands and thus the total number minus 10.

Beim Subtrahieren ergibt sich die Wirkungsweise dieses seriellen Addier-SubtrahierwerKs wie folgt: Die Einstellung auf Subtraktion (additive Subtraktion) erfolgt durch Anlegen von L-Potential an den Eingang E. Damit hat die Leitung a L-Potential und die Leitung b H-Potential und ist die Neuner-Komplementschaltung 2 dauernd Komplement-vor-angesteuert und sind die Und-Schaltungen 62 und 72 an einem Eingang dauernd vor-angesteuert. Der Minuend Kommt dezimal-1-aus-10-codiert an den B-Eingängen zur Anlage und der Subtrahend ebenfalls dezimal-1-aus-10-codiert an den A-Eingängen. Falls von der vorherigen additiven Subtraktion kein Ubertrag zu verarbeiten ist, hat der Ausgang z des Ubertrag-Speichers 3 L-Potential und somit die Leitung c L-Potential und die Leitung d H-Potential und liegt somit am Ubertrag-Eingang e der Haupt-Schaltung 1 H-Potential an, das jedoch kein Ubertrag ist, sondern nur der Ausgleich für die Abweichung vom Zehner-Komplement ist. Falls von der vorherigen additiven Subtrastion ein Ubertrag zu verarbeiten ist, hat der Ausgang z des Ubertrag-Speichers 3 H-Potential und somit die Leitung c H-Potential und die Leitung d L-Potentisl und liegt somit am Ubertrag-Eingang e der Haupt-Schaltung 1 nur L-Potential an und wird somit ein Ubertrag dadurch verarbeitet, daß die Abweichung vom Zehner-Komplement nicht ausgeglicnen wird. Der Minuend liegt über die Leitungen i direkt an den BF-Eingängen der Haupt-Sclialtung 1 an. Der Subtrahend wird in der Schaltung 2 Neuner-komplementiert; somit liegt an den AF-Eingängen der Haupt-Schaltung 1 die Neuner-Komplementzahl des Subtrahenden an.The mode of operation of this serial adding-subtracting mechanism results from subtracting as follows: The setting for subtraction (additive subtraction) is made by Applying L potential to input E. This means that line a has L potential and the line b H potential and the nine's complement circuit 2 is permanently complement-pre-activated and the AND circuits 62 and 72 are permanently pre-activated at one input. The minuend comes decimal-1-out-of-10-coded at the B-inputs to the system and the Subtrahend also decimal 1-out-of-10 coded at the A inputs. If from the previous additive subtraction, no carry is to be processed, the output has z of the carry-over memory 3 L potential and thus the line c L potential and the Line d H potential and is therefore at the carry input e of the main circuit 1 H potential, which is not a carryover, but only the compensation for the Deviation from tens's complement is. If from the previous additive subtraction a carry is to be processed, the output z of the carry memory 3 has H potential and thus the line c H-Potential and the line d L-Potentisl and is thus at the carry input e of the main circuit 1 only L potential and thus becomes a Carry out processed by not compensating for the deviation from the tens complement will. The minuend is directly connected to the BF inputs of the main circuit via lines i 1 at. The subtrahend is nines-complemented in circuit 2; thus lies at the AF inputs of the main circuit 1, the nine's complement number of the subtrahend at.

Falls die Summe des an den BF-Eblgängen anliegenden Minuenden und des an den AF-ingängen anliegenden Subtrahend-Summanden größer ist, als die Zahl 9, hat diese additive Subtrastion in der Haupt-Schaltung 1 einen Ubertrag urii in Wirklichkeit weinen Übertrag und liegt somit am Eingang w des Übertrag-Speichers 3 nur L-Potential an und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Subtraktions-Ergebnis-Zahl zuzüglich 0 (Null). Falls die Summe des an den BF-Eingängen anliegenden Minuenden und des an den AF-Eingängen anliegenden Subtrahend-Summanden Kleiner ist, als die Zahl 10, hat diese additive Subtraktion in der Haupt-Schaltung 1 keinen Übertrag und in WirKlichkeit einen Ubertrag und liegt am Eingang w des Ubertrag-Speichers 3 H-Potential an, das bei der nächsten additiven Subtraktion als ubertrag von der vorherigen additiven Subtrastion verarbeitet wird und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Subtraktions-Ergebniszahl zuzüglich 10.If the sum of the minutes and of the subtrahend summand at the AF inputs is greater than the number 9, this additive subtraction in the main circuit 1 has a carry urii in Reality weeping carry and is therefore at the input w of the carry memory 3 only have low potential and the result outputs C have decimal 1-out-of-10 coded the subtraction result number plus 0 (zero). If the sum of the at the BF inputs Minuends present and the subtrahend summand present at the AF inputs Is less than the number 10, has this additive subtraction in the main circuit 1 no carryover and in reality a carryover and is at the input w of the Carry-over memory 3 H-potential, which with the next additive subtraction is and have been processed as a carryover from the previous additive subtraction the result outputs C decimal-1-out-of-10-coded the subtraction result number plus 10.

Das serielle Addier-Subtrahierwerk Type B 1, welches in Figur 6 als Gesamt-Darstellung dargestellt ist, besteht aus einer Additions-Festwert-Schaltung entsprechend Figur 2 bis 4 und einer Neuner-Komplement-Schaltung entsprechend Figur 5. Somit weist dieses Addier-Subtrahierwerk Type B 1 im Vergleich mit dem Addier-Subtrahierwerk Type A 1 den Unterschied auf, da die Zusatz-Schaltungen 4 und 5 nicht angeordnet sind, Diese Zusatz-Schaltungen 4 und 5 sind dann nicht erforderlich, wenn die Subtraktions-Uberträge negiert im Ubertrag-Spe icher 3 gespeichert werden. Der Ubertrag-Speicher 3 mu bei diesem Addier-Subtrahierwerk vor jeder ersten Addition so rücKgestellt werden, da dessen Ausgang z L-Potential hat. Vor Beginn jeder ersten Subtraktion muß der L1bertrag-Speicher bei diesem Addier-Subtrahierwerk so ruckgestellt werden, daß dessen Ausgang z H-Potential hat. Die Eingänge A und 3 und die Ergebnis-Ausgänge C sind auch mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet.The serial adder-subtracter type B 1, which is shown in Figure 6 as Overall representation shown consists of an addition fixed value circuit according to Figure 2 to 4 and a nine's complement circuit according to Figure 5. This adder-subtracter type B thus has 1 in comparison with the adder-subtracter Type A 1 shows the difference, since the additional circuits 4 and 5 are not arranged are, These additional circuits 4 and 5 are not required if the subtraction transfers negated in the transfer memory 3 are stored. The carry-over memory 3 must be this adder-subtracter before each first addition so that whose output z has L potential. Before the beginning of each first subtraction, the transfer memory be reset in this adder-subtracter so that its output z H potential Has. The inputs A and 3 and the result outputs C are also associated with the Numerical values (digits 0 to 9).

- Leerseite -- blank page -

Claims

Claims 1) Serial elestronis-hes Addier-Subtrahierwer i: a Decimal 1-out-of-1O code, consisting of an addition fixed value circuit, which in an input area (D? the digits 1 -d 3 and 5 and 7 and 9 around the digit 1 processed lower and in the other input area (H) the digits 0 and 1 and 2 and 3 processed as digit 0 and digits 4 and 5 and 6 and 7 as digits 4 processed and the digits 8 and 9 processed as digit 8 and a nine's complement circuit, which is combined with a straight-ahead Schaltuilg, characterized in that the addition fixed-value circuit (1) is formed in such a way that it also carries over from the previous addition or additive subtrastion.

2) Serial electronic adder-subtracter according to claim 1, characterized in that the addition fixed value circuit (1) is used as a correction circuit (8) two upshift circuits (27 and 28) with the delivery shift number 2 which are tonbiniert with a straight-ahead circuit and an up-shift circuit (29) with the shift number 1, which also with a straight-ahead shift is combined and that the one-up shift circuit (29) is arranged at the end is.

3) Serial electronic adder-subtracter according to claim 1 or according to claims 1 and 2, characterized in that the addition-estert-Szhaltur, g (1) as a control circuit for processing the remainder of the digits 1 and the carry a dual full adder circuit from the previous addition or additive subtraction has or has two dual half-dder circuits (9 and 10), which by means of the line (m) and by means of an additional OR circuit (49) to a dual Full adder circuit are connected together.

4) Serial electronic adder-subtracter according to claim 1 or according to claims 1 and 2 or according to claims 1 to 3, characterized in that it is designed by arranging two additional circuits (4 and 5) so that the carries in addition and in the case of additive subtraction are not negated in the carry memory (3) be saved. (Type A 1).

5) Serial electronic. Adding-subtracting mechanism according to Claim 1 or according to claims 1 and 2 or according to claims 1 to 3, characterized in that it is designed by omitting the additional circuits (4 urwd 5) so that the Carry over with additive subtraction stored negated in the carry-over tag memory (3) will. (Type B 1).

6) Other electronic adder-subtracters in decimal 1-out-of-10 code, which have an addition fixed value circuit or an addition fixed value basic circuit have, characterized in that this is an upshift circuit as the penultimate circuit (28) with the shift number 2, which with a straight-ahead circuit is combined and as the last circuit with an upshift circuit (2) the shift number 1, which is combined with a straight-ahead switch and that this as a control circuit for the processing of the digits 1 is a dual Have full adder circuits or alternatively two dual half adder circuits (9 and 10), which are supplemented to form a dual full hdder circuit.