DE3617650A1

DE3617650A1 - Serial addition-subtraction unit in decimal 1-out-of-10 code

Info

Publication number: DE3617650A1
Application number: DE19863617650
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-05-26
Filing date: 1986-05-26
Publication date: 1987-12-03

Abstract

The addition-subtraction unit according to the subject of the invention stores the carry at every addition, and processes it at the next addition. Similarly, at every subtraction the carry is stored and processed at the next subtraction. Subtraction is done additively, by processing the nine's complement of the subtrahend instead of the subtrahend itself. As its main circuit, this addition-subtraction unit has an adder circuit (1), which consists of 10 individual adder circuits (12) which only process the value 2. The value 1 is processed using the dual full adder (6) and the one-upwards shift circuit (11). The value 5 is processed using the dual half adder (10) and the five-upwards shift circuit (2). <IMAGE>

Description

Gegenstand der Erfindung ist ein serielles elektronisches Addier-Subtrahierwerk im Dezimal-1-aus-10-Code, bei welchem die Subtraktionen auch auf additive Weise erfolgen und das nur Einzel-Addier-Schaltungen aufweist, welche nur die Wertigkeit 2 verarbeiten. Die Verringerung der Anzahl der Einzel-Addier-Schaltungen auf 10 Stück wurde bei diesem Addier-Subtrahierwerk dadurch ermöglicht, daß von allen Summanden, welche größer sind, als die Zahl 4, ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird. Falls nur ein Summand größer ist, als die Zahl 4, wird der abgezweigte Teil-Summand mit der Wertigkeit 5 mittels einer Fünf-Aufwärts-Verschiebe- Schaltung verarbeitet, welche mit einer Geradeaus-Schaltung kombiniert ist. Falls ein Summand den Zahlenwert 9 hat, wird er in die Teil-Summanden 5 und 4 zerlegt. Falls ein Summand den Zahlenwert 8 hat, wird er in die Teil-Summanden 5 und 2 und 1 zerlegt. Falls ein Summand den Zahlenwert 7 hat, wird er in die Teil-Summanden 5 und 2 zerlegt. Falls ein Summand den Zahlenwert 6 hat, wird er in die Teil-Summanden 5 und 1 zerlegt. Die Steuerung der Verarbeitung der Rest-Ziffern 1 und der Ziffern 1 erfolgt mittels eines dualen Voll-Addierers.The invention relates to a serial electronic Add-subtractor in decimal 1 out of 10 code, at which the subtractions also take place in an additive manner and that has only single adder circuits, which only the Process value 2. Reducing the number of Single adding circuits to 10 pieces was made with this Adding-subtracting means that of all summands, which are greater than the number 4, a partial summand with the value 5 is branched off. If only a summand is greater than the number 4, the branched partial summand with the value 5 by means of a five-up shift Circuit processed, which with a straight-ahead circuit is combined. If a summand has a numerical value of 9, it is broken down into partial summands 5 and 4. If a summand has the numerical value 8, it is divided into partial summands 5 and 2 and 1 disassembled. If a summand is 7, then it is broken down into partial summands 5 and 2. If a summand has the numerical value 6, it is divided into sub-summands 5 and 1 disassembled. Controlling the processing of the remaining digits 1 and the number 1 is done by means of a dual full adder.

Das Addier-Subtrahierwerk Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Das Addier-Subtrahierwerk Type A 2 ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnungen u-u. In Fig. 4 ist eine Addier-Schaltung 12 dargestellt, welche bei den Typen A 1 und B 1 10-fach erforderlich ist. In Fig. 5 ist die Neuner- Komplementschaltung 3 dargestellt. Das Addier-Subtrahierwerk Type B 1 ist in Fig. 6 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnungen u-u. The add-subtractor type A 1 is shown in FIGS. 1 and 2 in two sections; the dividing lines have the designation u - u . The addition-subtractor type A 2 is shown in Figures 3 and 2 in two sections; the dividing lines also have the names u - u . In FIG. 4 is an adder circuit 12 is shown, which is among the types A 1 and B 1 10-fold required. In FIG. 5, is of Nine complement circuit 3 is shown. The add-subtractor type B 1 is shown in FIGS. 6 and 2 in two sections; the dividing lines also have the names u - u .

Das Addier-Subtrahierwerk Type A 1 (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Fünf-Aufwärts-Verschiebe- Schaltung 2 und der Neuner-Komplement-Schaltung 3 und den Summanden-Zerlegeschaltungen 4 und 5 und dem dualen Voll- Addierer 6 und dem Übertrag-Speicher 7 und den Zusatz- Schaltungen 8 und 9 und dem dualen Halb-Addierer 10 und der Eins-Aufwärts-Verschiebeschaltung 11. Die Haupt-Schaltung 1 besteht aus 10 Addierschaltungen 12 nach Fig. 4 und der Schaltung 17 und der Übertrag-Oder-Schaltung 18 und den Oder- Schaltungen 19 und 20. Die Schaltung 17 besteht aus 5 Negier- Schaltungen 22 und 4 Und-Schaltungen 23 mit je 2 Eingängen und der Oder-Schaltung 24. Die Fünf-Aufwärts-Verschiebeschaltung 2 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 10 Und-Schaltungen 25 mit je 2 Eingängen und der Negier-Schaltung 26. Die Eins-Aufwärts-Verschiebeschaltung 11 ist auch mit einer Geradeaus-Schaltung kombiniert und besteht aus 20 Und-Schaltungen 27 mit je 2 Eingängen und 10 Oder-Schaltungen 28 mit je 2 Eingängen und der Negier-Schaltung 14. Die Neuner-Komplement-Schaltung 3 ist mit einer Umgehungs- Schaltung kombiniert und besteht aus 20 Und-Schaltungen 29 mit je 2 Eingängen und 10 Oder-Schaltungen 30 mit je 2 Eingängen und den zugehörigen Leitungen. Die Summanden- Zerlegeschaltung 4 besteht aus den Oder-Schaltungen 31 bis 34. Die Summanden-Zerlegeschaltung 5 besteht aus den Oder- Schaltungen 41 bis 44. Der duale Voll-Addierer 6 besteht aus 2 dualen Halb-Addierern 35 und 36 und der zusätzlichen Oder- Schaltung 37. Die Zusatz-Schaltung 8 besteht aus 2 Und- Schaltungen 51 und 52 und 2 Negier-Schaltungen 53 und 54 und der Oder-Schaltung 55. Die Zusatz-Schaltung 9 ist gleich, wie die Zusatz-Schaltung 8 und besteht aus 2 Und-Schaltungen 61 und 62 und 2 Negier-Schaltungen 63 und 64 und der Oder- Schaltung 65. An weiteren Teilen besteht dieses Addier-Subtrahierwerk aus der Negier-Schaltung 66 und den zugehörigen Leitungen. The add-subtractor type A 1 ( Figs. 1 and 2) consists of the main circuit 1 and the five-up shift circuit 2 and the nine's complement circuit 3 and the summand decomposition circuits 4 and 5 and the dual Full adder 6 and the carry memory 7 and the additional circuits 8 and 9 and the dual half adder 10 and the one-up shift circuit 11 . The main circuit 1 consists of 10 adding circuits 12 according to FIG. 4 and the circuit 17 and the carry-or circuit 18 and the OR circuits 19 and 20 . The circuit 17 consists of 5 negation circuits 22 and 4 AND circuits 23 each with 2 inputs and the OR circuit 24 . The five-up shift circuit 2 is combined with a straight-ahead circuit and consists of 10 AND circuits 25 with 2 inputs each and the negation circuit 26 . The one-up shift circuit 11 is also combined with a straight-ahead circuit and consists of 20 AND circuits 27 with 2 inputs each and 10 OR circuits 28 with 2 inputs each and the negation circuit 14 . The nine-complement circuit 3 is combined with a bypass circuit and consists of 20 AND circuits 29 with 2 inputs each and 10 OR circuits 30 with 2 inputs each and the associated lines. The summand decomposition circuit 4 consists of the OR circuits 31 to 34 . The summand decomposition circuit 5 consists of the OR circuits 41 to 44 . The dual full adder 6 consists of 2 dual half adders 35 and 36 and the additional OR circuit 37 . The additional circuit 8 consists of 2 AND circuits 51 and 52 and 2 negation circuits 53 and 54 and the OR circuit 55 . The additional circuit 9 is the same as the additional circuit 8 and consists of 2 AND circuits 61 and 62 and 2 negation circuits 63 and 64 and the OR circuit 65 . In other parts, this adder-subtractor consists of the negation circuit 66 and the associated lines.

Die Addier-Schaltungen 12 bestehen aus je einer Oder-Schaltung 57 mit 2 Eingängen und je einer Und-Schaltung 58 mit 2 Eingängen. Die Eingänge haben haben die Bezeichnungen a und b. Der Ausgang hat die Bezeichnung c und der Übertrag-Ausgang die Bezeichngung d. Die Eingänge a und b und der Ausgang c und der Übertrag-Ausgang d haben die Zahlenwertigkeit 2, weil die Eingänge a und b mit der Zahlenwertigkeit 2 angesteuert werden.The adding circuits 12 each consist of an OR circuit 57 with 2 inputs and one AND circuit 58 with 2 inputs. The entrances are labeled a and b . The output has the designation c and the carry output has the designation d . The inputs a and b and the output c and the carry output d have the numerical value 2, because the inputs a and b are controlled with the numerical value 2.

Diese Addier-Schaltungen 12 (Fig.) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale:These adding circuits 12 ( FIG. ) Have the following output potentials for the input potentials listed below:

Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Die Eingänge A sind bei Addition die Eingänge für den ersten Summanden und bei Subtraktion die Eingänge für den Minuenden. Die Eingänge B sind bei Addition die Eingänge für den zweiten Summanden und bei Subtraktion (additiver Subtraktion) die Eingänge für den Subtrahenden. Die Ausgänge C sind bei Addition und additiver Subtraktion die Ergebnis- Ausgänge.Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9). Inputs A are the inputs for the first summand and for subtraction the inputs for the end of the minute. Inputs B are the inputs for the second addend in the case of addition and the inputs for the subtrahend in the case of subtraction (additive subtraction). The outputs C are the result outputs for addition and additive subtraction.

Die Wirkungsweise des seriellen Addier-Subtrahierwerks Type A 1 (Fig. 1 und 2 und 4 und 5) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition (additive Addition) erfolgt durch Anlegen von H-Potiential an den Eingang E. Damit hat die Leitung f H-Potential und die Leitung m L-Potential und ist somit die Neuner-Komplement-Schaltung 3 auf Umgehung vor-angesteuert und sind die Und-Schaltungen 51 und 61 an ihrem ersten Eingang dauernd vor-angesteuert. Der erste Summand kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der zweite Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls von der vorherigen Addition kein Übertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 7 L-Potential und liegt somit am Übertrag-Eingang x des dualen Voll-Addierers 6 nur L-Potential an. Falls von der vorherigen Addition ein Übertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 7 H-Potential und liegt somit am Übertrag-Eingang x des dualen Voll-Addierers 6 H-Potential an. Der erste, an den A-Eingängen anliegende Summand wird in der Zerlegeschaltung 4 in Teil-Summanden zerlegt und liegt somit zerlegt an den entsprechenden Eingängen der Schaltungen 1 und 6 und 10 an. Der zweite, an den B-Eingängen anliegende Summand liegt über die entsprechende Umgehungs-Leitung v der Neuner-Komplement- Schaltung 3 an den entsprechenden Eingängen der Schaltungen 1 und 6 und 10 an, nachdem er zuvor in der Zerlegeschaltung 5 in Teil-Summanden zerlegt wurde.The mode of operation of the serial addition-subtractor type A 1 ( Fig. 1 and 2 and 4 and 5) results from adding as follows: The setting for addition (additive addition) is made by applying H potential to input E. The line f has H potential and the line m L potential and thus the 9's complement circuit 3 is precontrolled bypass and the AND circuits 51 and 61 are continuously precontrolled at their first input. The first summand comes in decimal 1 out of 10 coded at the A inputs and the second summand also decimal 1 out of 10 coded at the B inputs. If no carry is to be processed by the previous addition, the output z of the carry memory 7 has L potential and is therefore only L potential at the carry input x of the dual full adder 6 . If a carry is to be processed by the previous addition, the output z of the carry store has 7 H potential and is therefore present at the carry input x of the dual full adder 6 H potential. The first summand present at the A inputs is broken down into partial summands in the disassembling circuit 4 and is thus broken down at the corresponding inputs of the circuits 1 and 6 and 10 . The second summand which is present at the B inputs is connected to the corresponding inputs of circuits 1 and 6 and 10 via the corresponding bypass line v of the nine-complement circuit 3 after it has previously been broken down into partial summands in the disassembly circuit 5 has been.

Falls die Summe der beiden Summanden kleiner ist, als die Zahl 10, hat die Leitung p L-Potential. In diesem Fall hat die Addition keinen Schaltungs-Übertrag und keinen wirklichen Übertrag und liegt am Eingang w des Übertrag-Speichers 7 nur L-Potential an und haben die Ergebnis-Ausgänge C dezimal- 1-aus-10-codiert die Summe der beiden Summanden abzüglich 0 (Null). Falls die Summe der beiden Summanden größer ist, als die Zahl 9, hat die Leitung p H-Potential. In diesem Fall hat die Addition einen Schaltungs-Übertrag und einen wirklichen Übertrag und liegt am Eingang w des Übertrag- Speichers 7 H-Potential an und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Summe der beiden Summanden abzüglich 10.If the sum of the two summands is less than the number 10 , the line p has L potential. In this case, the addition has no circuit carry and no real carry and is only at L potential at the input w of the carry memory 7 and the result outputs C have decimal 1-out of 10 coding the sum of the two summands minus 0 (zero). If the sum of the two summands is greater than the number 9, the line p has H potential. In this case, the addition has a circuit carry and an actual carry and is present at the input w of the carry memory 7 H potential and the result outputs C are decimal-1-out-10-coded minus the sum of the two summands 10th

Beim Subtrahieren ergibt sich die Wirkungsweise dieses Addier-Subtrahierwerks wie folgt: Die Einstellung auf Subtraktion (additive Subtraktion) erfolgt durch Anlegen von L-Potential an den Eingang E. Damit hat die Leitung f L-Potential und die Leitung m H-Potential und ist somit die Neuner-Komplement- Schaltung 3 dauernd Komplement-vor-angesteuert und sind die Und-Schaltungen 52 und 62 an ihrem ersten Eingang dauernd vor-angesteuert. Der Minuend kommt dezimal- 1-aus-10-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls von der vorherigen additiven Subtraktion kein Übertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 7 L-Potential und liegt am Übertrag-Eingang x des dualen Voll-Addierers 6 H-Potential an, das jedoch kein Übertrag ist, sondern nur der Ausgleich für die Abweichung der Neuner-Komplementzahl des Subtrahenden vom Zehner-Komplement ist. Falls von der vorherigen additiven Subtraktion ein Übertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 7 H-Potential liegt am Übertrag- Eingang x des dualen Voll-Addierers 6 nur L-Potential an und wird somit ein Übertrag von der vorherigen additiven Subtraktion dadurch verarbeitet, daß die Abweichung der Neuner- Komplementzahl des Subtrahenden vom Zehner-Komplement nicht ausgeglichen wird. Der an den A-Eingängen anliegende Minuend wird in der Zerlegeschaltung 4 in Teil-Minuenden zerlegt und liegt somit zerlegt an den entsprechenden Eingängen der Haupt-Schaltung 1 und des dualen Halb-Addierers 10 und des dualen Voll-Addierers 6 an. Der an den B-Eingängen anliegende Subtrahend wird in der Schaltung 3 Neuner- komplementiert; somit liegen an den entsprechenden Eingängen der Haupt-Schaltung 1 und des dualen Halb-Addierers 10 und des dualen Voll-Addierers 6 die Teil-Subtrahend-Summanden des Subtrahend-Summanden an.When subtracting, the operation of this add-subtractor works as follows: The setting for subtraction (additive subtraction) is carried out by applying L potential to input E. Line f thus has L potential and line m H potential and thus the 9's complement circuit 3 is continuously complement-pre-activated and the AND circuits 52 and 62 are permanently pre-activated at their first input. The minuend comes in decimal 1 out of 10 coded at the A inputs and the subtrahend also decimal 1 out of 10 coded at the B inputs. If no carry is to be processed from the previous additive subtraction, the output z of the carry memory 7 has L potential and is present at the carry input x of the dual full adder 6 H potential, which, however, is not a carry but only is the compensation for the deviation of the 9's complement number of the subtrahend from the 10's complement. If a carry is to be processed from the previous additive subtraction, the output z of the carry memory 7 has H potential, and is only L potential at the carry input x of the dual full adder 6 and thus becomes a carry from the previous additive Subtraction processed in that the deviation of the nine's complement number of the subtrahender from the ten's complement is not compensated. The minuend present at the A inputs is broken down into partial minuends in the disassembly circuit 4 and is therefore disassembled at the corresponding inputs of the main circuit 1 and the dual half adder 10 and the dual full adder 6 . The subtrahend present at the B inputs is complemented in circuit 3 by nine; the partial subtrahend summands of the subtrahend addend are thus present at the corresponding inputs of the main circuit 1 and the dual half adder 10 and the dual full adder 6 .

Falls die Summe des Minuenden und des Subtrahend-Summanden größer ist, als die Zahl 9, hat die Leitung p H-Potential. In diesem Fall hat die Subtraktion (additive Subtraktion) einen Schaltungs-Übertrag und keinen wirklichen Übertrag und liegt am Eingang w des Übertrag-Speichers 7 nur L-Potential an und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Subtraktions-Ergebniszahl zuzüglich 0 (Null). Falls die Summe des Minuenden und des Subtrahend-Summanden kleiner ist, als die Zahl 10, hat die Leitung p L-Potential. In diesem Fall hat die Subtraktion (additive Subtraktion) keinen Schaltungs-Übertrag und einen wirklichen Übertrag und liegt am Eingang w des Übertrag-Speichers 7 H-Potential an und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Subtraktions-Ergebniszahl zuzüglich 10.If the sum of the minuend and the subtrahend addend is greater than the number 9, the line has p H potential. In this case, the subtraction (additive subtraction) has a circuit carry and no real carry and is only present at the input w of the carry memory 7 and has the result outputs C decimal-1-out-10 encoded Subtraction result number plus 0 (zero). If the sum of the minuend and the subtrahend addend is less than the number 10, the line p has L potential. In this case, the subtraction (additive subtraction) no circuit transfer and a real carry and is located on the input W of the carry-in memory 7 H potential and have the result outputs C decimal-1-of-10 encoding the subtraction - Score plus 10.

Das Addier-Subtrahierwerk Type A 2 (Fig. 3 und 2 und 4 und 5) weist im Vergleich mit dem Addier-Subtrahierwerk Type A 1 (Fig. 1 und 2 und 4 und 5) den Unterschied auf, daß die Haupt-Schaltung 1 (1 b) nur 9 Addier-Schaltungen 12 nach Fig. 4 aufweist. Diese Einsparung einer Addier-Schaltung ist deshalb möglich, weil vom Ausgang der Oder-Schaltung 32 zwei Addierschaltungs-Eingänge angesteuert werden und weil entweder von den Oder-Schaltungen 31 und 32 nur eine an ihrem Ausgang H-Potential hat oder keine dieser beiden Oder-Schaltungen an ihrem Ausgang H-Potential hat. In sonstiger Beziehung ist dieses Addier-Subtrahierwerk Type A 2 gleich, wie das Addier-Subtrahierwerk Type A 1.The add-subtractor type A 2 (FIGS . 3 and 2 and 4 and 5) has the difference in comparison with the add-subtractor type A 1 (FIGS . 1 and 2 and 4 and 5) that the main circuit 1 ( 1 b ) has only 9 adding circuits 12 according to FIG. 4. This saving of an adder circuit is possible because two adder circuit inputs are driven by the output of the OR circuit 32 and because either only one of the OR circuits 31 and 32 has H potential at its output or neither of these two OR Circuits at their output has H potential. In other respects, this add-subtractor type A 2 is the same as the add-subtractor type A 1.

Das Addier-Subtrahierwerk Type B 1 (Fig. 6 und 2 und 4 und 5) weist im Vergleich mit dem Addier-Subtrahierwerk Type A 1 (Fig. 1 und 2 und 4 und 5) den Unterschied auf, daß die Zusatz- Schaltungen 8 und 9 nicht angeordnet sind und daß somit die Überträge bei Subtraktion (additiver Subtraktion) im Übertrag-Speicher 7 negiert gespeichert werden. Bei diesem Addier-Subtrahierwerk muß bei Umstellung von Addition auf Subtraktion (Addition auf additive Subtraktion) der Ausgang z des Übertrag-Speichers 7 auf H-Potential gesetzt werden und bei Umstellung von Subtraktion auf Addition (additive Subtraktion auf Addition) der Ausgang z des Übertrag-Speichers 7 auf L-Potential gesetzt werden.The add-subtractor type B 1 (FIGS . 6 and 2 and 4 and 5) has the difference in comparison with the add-subtractor type A 1 (FIGS . 1 and 2 and 4 and 5) that the additional circuits 8 and 9 are not arranged, so that the carry-overs are subtracted (additive subtraction) in the carry store 7 negated. With this add-subtractor, when changing from addition to subtraction (addition to additive subtraction) the output z of the carry memory 7 must be set to H potential and when changing from subtraction to addition (additive subtraction to addition) the output z of the carry Memory 7 can be set to L potential.

Das Addier-Subtrahierwerk Type B 2 ist nicht dargestellt und weist im Vergleich mit dem Addier-Subtrahierwerk Type B 1 den Unterschied auf, daß die Haupt-Schaltung 1 nur aus 9 Addier-Schaltungen 12 besteht. Bei diesem Addier-Subtrahierwerk Type B 2 ist somit die Haupt-Schaltung 1 gleich, wie die Haupt-Schaltung 1 b des Addier-Subtrahierwerks Type A 2.The add-subtractor type B 2 is not shown and has the difference in comparison with the add-subtractor type B 1 that the main circuit 1 consists of only 9 adders 12 . In this addition-subtractor type B 2, the main circuit 1 is thus the same as the main circuit 1 b of the add-subtractor type A 2.

Claims

1. Serial electronic add-subtractor in decimal 1-out-of-10 code, in which the additions and subtractions are carried out in an additive manner and the main circuit of which consists of less than 40 adders, which only process the value 2, characterized in that a partial summand with the valency 5 is branched off from the summands which are greater than the number 4 in both input regions.

2. Serial electronic add-subtractor according to claim 1, characterized in that summands with the Numerical value 9 can be broken down into partial summands 5 and 4 and that summands with the numerical value 8 into the partial summands 5 and 2 and 1 are broken down and that summands with the numerical value 7 broken down into the partial summands 5 and 2 and that summands with the numerical value 6 in the partial summands 5 and 1 are broken down.

3. Serial electronic adder-subtractor according to claim 1 or according to claim 1 and 2, characterized in that it for controlling the processing of the digits 1 and the remaining digits 1, a dual full adder or two dual half adders ( 35 and 36 ), which are interconnected to form a dual full adder by means of an additional OR circuit ( 37 ).

4. Serial electronic add-subtractor according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that it has a five-up shift circuit ( 2 ) which is combined with a straight-ahead circuit and which Ver shift control increases the intermediate result number applied to its inputs by the number 5.

5. Serial electronic adding-subtracting device according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it has a nine's complement circuit ( 3 ) for the execution of additive subtractions , which is combined with a straight-ahead circuit.

6. Serial electronic adding-subtracting mechanism according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has 9 or 10 adding circuits ( 12 ) which have an input a and an input b and an output c and a carry output d and whose output ( c ) and whose carry output ( d ) have the following output potentials at the input potentials indicated:

7. Serial electronic adder-subtractor according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the adding circuits ( 12 ) consist of one OR circuit ( 57 ) with 2 inputs and one AND circuit ( 58 ) with 2 inputs.

8. Serial electronic adding-subtracting mechanism according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 5 or according to claim 1 to 7, characterized in that it is used as a control circuit for processing the partial summands the value 5 has a dual half-adder ( 10 ).

9. Serial electronic adding-subtracting mechanism according to claim 1 to 3 or according to claim 1 to 5 or according to claim 1 to 8, characterized in that it also has a one-up shift circuit ( 11 ) which is combined with a straight-ahead circuit .

10. Serial electronic adding-subtracting mechanism according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 7 or according to claim 1 to 9, characterized in that there are two summands decomposition -Circuits ( 4 and 5 ) which each have an output for the valences 5 and 4 and 2 and 1.

11. Serial electronic adding-subtracting device according to claim 10, characterized in that the summanding decomposition circuit ( 4 ) from an OR circuit ( 31 ) with 4 inputs and an OR circuit ( 32 ) with 2 inputs and an OR circuit ( 33 ) with 5 inputs and an OR circuit ( 34 ) with 4 inputs, the outputs of which have the numerical value 2 and 4 and 5 and 1 in this order.

12. Serial electronic adder-subtractor according to claim 1 to 11, characterized in that the summand decomposition circuit ( 5 ) is the same as the summand decomposition circuit ( 4 ) and that the nine-complement circuit ( 3 ) before this summand Disassembly circuit ( 5 ) is arranged and that in this addend disassembly circuit ( 5 ) also the subtrahend addend is divided into partial addends.