DE3729779A1

DE3729779A1 - Addition-subtraction circuit in 54321 code

Info

Publication number: DE3729779A1
Application number: DE19873729779
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-09-05
Filing date: 1987-09-05
Publication date: 1989-03-16

Abstract

The addition-subtraction circuit according to the subject of the invention forms the subtraction result numbers additively, using a nine's complement circuit (8), which is combined with a straight-through circuit, and can thus be switched from passing straight through to nine's complementing and vice versa. For adding, the carry output (y) has high potential if the addition has a real carry. For subtracting, the carry output (y) has high potential if this circuit has only a circuit carry and thus no real carry. A subtraction therefore has a carry if the carry output (y) has low potential, and no carry if the carry output (y) has high potential. <IMAGE>

Description

Gegenstand der Erfindung ist eine Addier-Subtrahierschaltung im 54321-Code, welche von Addition auf Subtraktion umschaltbar ist und von Subtraktion auf Addition umschaltbar ist und bei der auch die Subtraktionen auf additive Weise erfolgen. Diese Addier-Subtrahierschaltung kann in mehrfacher Anordnung für Parallel-Addier-Subtrahierwerke verwendet werden und in einfacher Anordnung für serielle Addier-Subtrahierwerke verwendet werden. Die Subtraktionen erfolgen dadurch, daß die Neuner-Komplementzahl des Subtrahenden zum Minuenden addiert wird.The invention relates to an add-subtract circuit in the 54321 code, which can be switched from addition to subtraction and can be switched from subtraction to addition and in which the subtractions also take place in an additive manner. This add-subtract circuit can be arranged in a number of ways can be used for parallel add-subtractors and in a simple arrangement for serial add-subtractors be used. The subtractions are done by that the 9's complement number of the subtrahender to the minuend is added.

Die Addier-Subtrahierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist die Neuner-Komplement-Schaltung 8 dargestellt. In Fig. 4 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5 und 2 ist die Addier-Subtrahierschaltung Type B in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The add-subtract circuit type A is shown in FIGS . 1 and 2 in two sections; the dividing lines have the designation u - u . The nine's complement circuit 8 is shown in FIG . In FIG. 4, the dual full adder 6 is shown. In Fig. 5 and 2, the adder-subtractor Type B into two sub-sections is shown; the dividing lines are also called u - u .

Die Addier-Subtrahierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Hauptschaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10-54321-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 und dem dualen Voll-Addierer 7 und der Neuner-Komplementschaltung 8. Die Eingangsschaltung 1 a besteht aus den Oder-Schaltungen 11 bis 13 und der Und-Schaltung 14. Die Eingangs-Schaltung 1 b besteht aus der Neuner-Komplementschaltung 8 und der Negier-Schaltung 21 und der Und-Schaltung 22 und der Oder-Schaltung 23 und der Und-Schaltung 24. Die Schaltung 3 besteht aus 4 Negier-Schaltungen 26 und 3 Und-Schaltungen 27 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 40. Die 1-aus-10-54321-Umcodierschaltung 5 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese Addier-Subtrahierschaltung aus der Oder-Schaltung 15 und der Oder-Schaltung 50 und den zugehörigen Leitungen.The add-subtract circuit type A ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up shift circuit 4 and the 1-out-10-54321- Recoding circuit 5 and the dual full adder 6 and the dual full adder 7 and the nine's complement circuit 8 . The input circuit 1 a consists of the OR circuits 11 to 13 and the AND circuit 14 . The input circuit 1 b consists of the nine's complement circuit 8 and the negation circuit 21 and the AND circuit 22 and the OR circuit 23 and the AND circuit 24 . The circuit 3 consists of 4 negation circuits 26 and 3 AND circuits 27 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 40 . The 1-out-10-54321 recoding circuit 5 consists of 4 OR circuits 41 to 44 , each with 2 inputs. In other parts, this add-subtract circuit consists of the OR circuit 15 and the OR circuit 50 and the associated lines.

Der duale Voll-Addierer 6 (Fig. 4) verarbeitet die Wertigkeit 1 und besteht aus 4 Und-Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negierschaltungen 53. Die Eingänge haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n.The dual full adder 6 ( FIG. 4) processes the valency 1 and consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negating circuits 53 . The inputs have the designations x and k and l ; the output has the designation m and the carry output has the designation n .

Der duale Voll-Addierer 7 ist gleich, wie der in Fig. 4 dargestellte duale Voll-Addierer 6 und verarbeitet die Wertigkeit 5. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 4 and processes the significance 5. The inputs have the designations f and g and h ; the output is labeled i and the carry output is labeled y .

Die Neuner-Komplementschaltung 8 besteht aus einer 5211-Negier-Komplementschaltung 8 a und der 54321-5211-Umcodierschaltung 8 b. Die Negier-Komplementschaltung 8 a ist eine Spezial-Negier-Komplementschaltung mit 2 Vertauschungen und besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder-Schaltungen 63 mit je 2 Eingängen und der Negier-Schaltung 64. Die 54321-5211-Umcodierschaltung 8 b besteht aus 3 Oder-Schaltungen 65 mit je 2 Eingängen und der Diode 66.The nine-complement circuit 8 consists of a 5211-Negier complement circuit 8 a and the 54321-5211 recoding circuit 8 b . The negating complement circuit 8 a is a special negating complement circuit with 2 exchanges and consists of 4 negating circuits 61 and 8 AND circuits 62 , each with 2 inputs and 4 OR circuits 63 , each with 2 inputs and the negating circuit 64 . The 54321-5211 recoding circuit 8 b consists of 3 OR circuits 65 , each with 2 inputs and the diode 66 .

Die Eingänge A sind bei Addition die Eingänge für den ersten Summanden und bei Subtraktion die Eingänge für den Minuenden. Die Eingänge B sind bei Addition die Eingänge für den zweiten Summanden und bei Subtraktion die Eingänge für den Subtrahenden. Die Ergebnis-Ausgänge haben die Bezeichnung C. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Die Steuerleitung hat die Bezeichnung s. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Werigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Werigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.Inputs A are the inputs for the first summand and for subtraction the inputs for the end of the minute. Inputs B are the inputs for the second addend and the subtraction inputs for the subtrahend. The result outputs have the designation C. The carry input is labeled x and the carry output is labeled y . The control line has the designation s . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise der Addier-Subtrahierschaltung Type A (Fig. 1 und 2) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition erfolgt durch Anlage von H-Potential an die Leitung s. Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingängen zur Anlage kommt und am Übertrag-Eingang x nur L-Potential anliegt, weil kein Übertrag verarbeitet wird, haben in der Eingangs-Schaltun 1 a die Oder-Schaltungen 12 und 13 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Und-Schaltungen 22 und 24 und die Oder-Schaltung 23 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, wird hierbei nur an seinem Eingang l mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen e 1 bis e 3 mit H-Potential angesteuert und hat somit an ihren Ausgängen a bis c H-Potential. In der Schaltung 4 hat hierbei die Und-Schaltung 37 an ihrem Ausgang H-Potential, weil diese auf Anhebung um die Ziffer 1 vor-angesteuert ist. Hierbei hat auch die Oder-Schaltung 50 an ihrem Ausgang H-Potential, womit der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, an seinem Eingang f mit H-Potential angesteuert wird. Die Eingänge g und h des dualen Voll-Addierers 7 werden hierbei nur mit L-Potential angesteuert; somit hat hierbei der Ausgang i H-Potential und der Übertrag-Ausgang y L-Potential. In der Schaltung 5 hat hierbei die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat. The mode of operation of the add-subtract circuit type A (FIGS . 1 and 2) results from adding as follows: The setting for addition is made by applying H potential to the line s . One of the two summands is 54321-coded at the A inputs and the other summand also 54321-coded at the B inputs. If the number 3 is added to the number 4 and the number 4 is applied to the A inputs and the number 3 is applied to the B inputs and only L potential is present at the carry input x because no carry is processed , In the input circuit 1 a, the OR circuits 12 and 13 at their output H potential and in the input circuit 1 b, the AND circuits 22 and 24 and the OR circuit 23 at their output H potential. The dual full adder 6 , which processes the valency 1, is only driven at its input 1 with H potential and thus has only m H potential at its output. The main circuit 2 is driven at its inputs e 1 to e 3 with H potential and thus has a potential at its outputs a to c . In the circuit 4 , the AND circuit 37 has H potential at its output, because it is pre-driven to be raised by the number 1. Here, the OR circuit 50 also has H potential at its output, so that the dual full adder 7 , which processes the valency 5, is driven at its input f with H potential. The inputs g and h of the dual full adder 7 are only driven with L potential; thus the output i has H potential and the carry output y has L potential. In circuit 5 , the OR circuit 42 has H potential at its output. The result outputs C thus have the HLLHL potential series and thus 54321-coded the number 7 and the carry output y has L potential because this addition has no carry.

Falls die Ziffer 7 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 8 an den A-Eingängen zur Anlage kommt, und die Ziffer 7 an den B-Eingängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltungen 11 bis 13 an ihrem Ausgang H-Potential und die Leitung p H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 23 und die Leitung q H-Potential. Damit hat der duale Voll-Addierer 6 nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei nur an ihren Eingängen e 1 und e 3 mit H-Potential angesteuert und hat somit nur an ihren Ausgängen a und b H-Potential. Hierbei hat in der Schaltung 4 die Und-Schaltung 35 an ihrem Ausgang H-Potential, weil diese auch hierbei auf Anhebung um die Ziffer 1 vor-angesteuert ist und außerdem die Oder-Schaltung 50 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 7 an allen drei Eingängen (f bis h) mit H-Potential angesteuert, weshalb dieser hierbei an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential hat. In der Schaltung 5 hat hierbei keine Oder-Schaltung an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLL und somit 54321-codiert die Ziffer 5 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat. Falls bei diesen Additionen außerdem am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If the number 7 is added to the number 8 and only L potential is present at the carry input x and the number 8 is applied to the A inputs and the number 7 is applied to the B inputs, we have in the input Circuit 1 a, the OR circuits 11 to 13 at their output H potential and the line p H potential and in the input circuit 1 b the OR circuit 23 and the line q H potential. The dual full adder 6 thus has m H potential only at its output. The main circuit 2 is only driven with H potential at its inputs e 1 and e 3 and thus has H potential only at its outputs a and b . In this case, the AND circuit 35 in circuit 4 has H potential at its output, because it is also pre-driven to be raised by the number 1, and the OR circuit 50 also has H potential at its output. The dual full adder 7 is thus driven with H potential at all three inputs (f to h) , which is why it has H potential at its output i and at its carry output y . In circuit 5 , there is no OR circuit at its output with H potential. The result outputs C thus have the HLLLL potential series and thus 54321-coded the number 5 and the carry output y has H potential because this addition has a carry. If these additions also have x H potential at the carry input, the number of results increases by 1.

Beim Subtrahieren ergibt sich die Wirkungsweise dieser Addier-Subtrahierschaltung wie folgt: Die Einstellung auf Subtraktion erfolgt durch Anlegen von L-Potential an die Leitung s, womit die Negier-Komplementschaltung 8 auf Neuner-Komplementierung vor-angesteuert ist. Falls die Ziffer 3 von der Ziffer 7 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil nur ein Schaltungs-Übertrag verarbeitet wird und der Minuend 7 an den A-Eingängen zur Anlage gebracht wird und der Subtrahend 3 an den B-Eingängen zur Anlage gebracht wird, hat die Schaltung 8 an ihren Ausgängen die Zahl 6. Damit hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 12 an ihrem Ausgang H-Potential und die Leitung p H-Potential und in der Eingangs-Schaltung 1 b die Und-Schaltung 22 und die Oder-Schaltung 23 an ihrem Ausgang H-Potential und außerdem die Leitung q H-Potential. Damit wird der duale Voll-Addierer 6 an seinen Eingängen x und l mit H-Potential angesteuert und hat somit an seinem Ausgang m L-Potential und an seinem Übertrag-Ausgang n H-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen e 1 und e 4 mit H-Potential angesteuert und hat somit an ihren Ausgängen a und b H-Potential. Die Schaltung 4 ist hierbei auf Geradeaus-Weiter-Leitung vor-angesteuert, weshalb hierbei die Und-Schaltung 34 an ihrem Ausgang H-Potential hat. Die Oder-Schaltung 50 hat hierbei an ihrem Ausgang L-Potential, weshalb hierbei der duale Voll-Addierer 7 nur an seinen Eingängen g und h mit H-Potential angesteuert wird und somit an seinem Ausgang i L-Potential und an seinem Übertrags-Ausgang y H-Potential hat. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHLLL und somit 54321-codiert die Ziffer 4 und hat der Übertrag-Ausgang y einen Schaltungs-Übertrag und somit keinen wirklichen Übertrag, weil der Subtrahend in diesem Subtraktionsfall kleiner ist, als der Minuend.When subtracting, the operation of this add-subtract circuit results as follows: The setting for subtraction is carried out by applying L potential to the line s, with which the negating complement circuit 8 is pre-activated for nine's complementation. If the number 3 is subtracted from the number 7 and is present at the carry input x H potential, because only one circuit carry is processed and the minuend 7 is brought to bear on the A inputs and the subtrahend 3 on the B - If inputs are brought to the system, the circuit 8 has the number 6 at its outputs. The OR circuit 12 in the input circuit 1 a thus has H potential at its output and line p H potential and in the input circuit 1 b, the AND circuit 22 and the OR circuit 23 at their output H potential and also the line q H potential. The dual full adder 6 is thus driven at its inputs x and l with H potential and thus has m L potential at its output and n H potential at its carry output. The main circuit 2 is driven at its inputs e 1 and e 4 with H potential and thus has H potential at its outputs a and b . The circuit 4 is pre-activated on a straight-ahead line, which is why the AND circuit 34 has H potential at its output. In this case, the OR circuit 50 has L potential at its output, which is why the dual full adder 7 is only driven with H potential at its inputs g and h and thus at its output i L potential and at its carry output y has H potential. The result outputs C thus have the potential series LHLLL and thus 54321-coded the number 4 and the carry output y has a circuit carry and thus no real carry because the subtrahend in this subtraction case is smaller than the minuend.

Falls die Ziffer 7 von der Ziffer 5 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil von der vorherigen Subtraktion nur ein Schaltungs-Übertrag zu verarbeiten ist und der Minuend 5 an den A-Eingängen zur Anlage gebracht wird und und der Subtrahend 7 an den B-Eingängen zur Anlage gebracht wird, hat die Schaltung 8 an ihren Ausgängen die Ziffer 2 in Form der Potentialreihe LHLL, welche sich bei dieser Addierschaltung genau so gut als Ziffer 2 verarbeiten läßt, wie die Potentialreihe LLHH. Bei dieser Subtraktion hat in der Eingangs-Schaltung 1 a nur die Leitung p H-Potential und in der Eingangs-Schaltung 1 b nur die Oder-Schaltung 23 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6 nur an seinem Eingang x mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei nur an ihrem Eingang e 1 mit H-Potential angesteuert und hat somit nur an ihrem Ausgang a H-Potential. In der Schaltung 4 hat hierbei die Und-Schaltung 33 an ihrem Ausgang H-Potential, weil diese auf Anhebung um die Ziffer 1 vor-angesteuert ist. Der duale Voll-Addierer 7 wird hierbei nur an seinem Eingang g mit H-Potential angesteuert und hat somit an seinem Ausgang i H-Potential und an seinem Übertrag-Ausgang y L-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLHLL und somit 54321-codiert die Ziffer 8 und hat der Übertrag-Ausgang y L-Potential, weil diese Subtraktion keinen Schaltungs-Übertrag, sondern einen wirklichen Übertrag hat.If the number 7 is subtracted from the number 5 and is present at the carry input x H potential, because only one circuit carry is to be processed from the previous subtraction and the minuend 5 is brought to bear on the A inputs and and Subtrahend 7 is brought to the system at the B inputs, the circuit 8 has at its outputs the number 2 in the form of the potential series LHLL, which can be processed as well as number 2 in this adding circuit as the potential series LLHH. In this subtraction in the input circuit has only 1 a line p H potential and in the input circuit 1 b only the OR circuit 23 at its output H potential. The dual full adder 6 is thus only driven with H potential at its input x and thus has m H potential only at its output. The main circuit 2 is in this case only driven at its input e 1 with H potential and thus only has its potential a H at its output. In circuit 4 , the AND circuit 33 has H potential at its output, because it is pre-driven to be raised by the number 1. The dual full adder 7 is hereby g only at its input driven with H potential and therefore has at its output i H-potential and on its carry output y L potential. The result outputs C thus have the HLHLL potential row and thus 54321-coded the number 8 and the carry output y has L potential, because this subtraction does not have a circuit carry but an actual carry.

Falls bei einer Subtraktion ein Übertrag verarbeitet wird und somit am Übertrag-Eingang x kein H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 niedriger und ist damit ein Übertrag verarbeitet.If a carry is processed during a subtraction and there is therefore no H potential at the carry input x , the result number is reduced by the number 1 and a carry is thus processed.

Die Addier-Subtrahierschaltung Type B (Fig. 5 und 2) weist im Vergleich mit der Addier-Subtrahierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Haupt-Schaltung 2 die Haupt-Schaltung 2 b zur Verwendung kommt, welche aus 5 Einzel-Addierschaltungen 70 besteht. Die Einzel-Addierschaltungen 70 bestehen aus je einer Und-Schaltung 71 mit 2 Eingängen und je einer Oder-Schaltung 72 mit 2 Eingängen.The add-subtract circuit type B (FIGS . 5 and 2) has the difference in comparison with the add-subtract circuit type A (FIGS . 1 and 2) that the main circuit 2 b is used instead of the main circuit 2 comes, which consists of 5 individual adder circuits 70 . The individual adder circuits 70 each consist of an AND circuit 71 with 2 inputs and one OR circuit 72 with 2 inputs.

Falls diese Addier-Subtrahierschaltungen einzeln für serielle Addier-Subtrahierwerke verwendet werden und der Übertrag bei Subtraktion negiert gespeichert wird und somit dann ein Subtraktions-Übertrag gespeichert wird, wenn die Subtraktion einen wirklichen Übertrag hat, kommt für die Speicherung des Übertrags eine Zusatz-Schaltung nach Fig. 6 zur Verwendung, deren Eingabe a vom Übertrag-Ausgang y angesteuert wird und deren Ausgang b den Übertrag-Eingang x ansteuert. Diese Zusatz-Schaltung 80 besteht aus dem Übertrag-Speicher 81 und 4 Negier-Schaltungen 82 und 4 Und-Schaltungen 83 mit je 2 Eingängen und 2 Oder-Schaltungen 84 mit je 2 Eingängen. Bei Einstellung auf Addition liegt der Eingang E an H-Potential, und bei Einstellung auf Subtraktion an L-Potential. An Stelle der Zusatz-Schaltung 80 kann auch die Zusatz-Schaltung 90 angeordnet werden. Diese Zusatz-Schaltung 90 besteht aus dem Übertrag-Speicher 91 und 2 Negier-Schaltungen 92 und 4 Oder-Schaltungen 93 mit je 2 Eingängen und 2 Und-Schaltungen 94 mit je 2 Eingängen.If these add-subtract circuits are used individually for serial add-subtractors and the carry is stored negatively in the case of subtraction, and thus a subtract carry is then stored if the subtraction has an actual carry, an additional circuit is required for storing the carry Fig. 6 for use, whose input a is driven by the carry output y and whose output b drives the carry input x . This additional circuit 80 consists of the carry memory 81 and 4 negation circuits 82 and 4 AND circuits 83 , each with 2 inputs and 2 OR circuits 84 , each with 2 inputs. When set to addition, input E is at H potential and when set to subtraction at L potential. Instead of the additional circuit 80 , the additional circuit 90 can also be arranged. This additional circuit 90 consists of the carry memory 91 and 2 negation circuits 92 and 4 OR circuits 93 , each with 2 inputs and 2 AND circuits 94 , each with 2 inputs.

Claims

1. Electronic adder circuit in the 54321 code, characterized in that it is designed by arranging a nine-complement circuit and a straight-ahead circuit so that it must be used for adding and subtracting.

2. Electronic add-subtract circuit according to claim 1, characterized in that the nine-complement circuit ( 8 a) is combined with a straight-ahead circuit.

3. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2, characterized in that it has a main circuit ( 2 ) which processes only the value 2.

4. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 or 2 b) fewer than 21 AND circuits ( 9 or 71 ) with 2 each Inputs and less than 21 OR circuits ( 10 or 72 ) with 2 inputs each.

5. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it for processing the value 1 a dual full adder ( 6 ) or the like Has circuit and for processing the value 5 also has a dual full adder ( 7 ).

6. Electronic add-subtract circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a one-up shift circuit ( 4 ), which is combined with a straight-ahead circuit.

7. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that it is a final circuit 1-out-10-54321 recoding circuit ( 5 ).

8. Electronic add-subtract circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 5 or according to claim 1 to 7, characterized in that the nine-complement circuit ( 8 a) a 5211 -Negier complement circuit, which is combined with a straight-ahead circuit.

9. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that the circuit ( 8 ) the 5211-Negier complement circuit ( 8 a) and a 54321-5211 recoding circuit ( 8 b) combined with a straight-ahead circuit.

10. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that the main circuit ( 2 or 2 b) only from 5 AND circuits ( 9 or 71 ) with 2 inputs each.

11. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8 or according to claim 1 to 9, characterized in that the main circuit ( 2nd or 2 b) has only 4 inputs (e 1 to e 4 ) or only 5 inputs (e 1 to e 5 ). 12. Electronic adding-subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 9 or according to claim 1 to 11, characterized in that it is used partially or completely as a basic circuit for an electronic addition-subtraction circuit in the 1-out-of-10 code.