DE3729781A1 - Addition-subtraction circuit in 5211 code - Google Patents
Addition-subtraction circuit in 5211 codeInfo
- Publication number
- DE3729781A1 DE3729781A1 DE19873729781 DE3729781A DE3729781A1 DE 3729781 A1 DE3729781 A1 DE 3729781A1 DE 19873729781 DE19873729781 DE 19873729781 DE 3729781 A DE3729781 A DE 3729781A DE 3729781 A1 DE3729781 A1 DE 3729781A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- potential
- inputs
- carry
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/4916—Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine Addier-Subtrahierschaltung im 5211-Code, welche von Addition auf Subtraktion umschaltbar ist und von Subtraktion auf Addition umschaltbar ist und bei der auch die Subtraktionen auf additive Weise erfolgen. Diese Addier-Subtrahierschaltung kann in mehrfacher Anordnung für Parallel-Addier-Subtrahierwerke verwendet werden und in einfacher Anordnung für serielle Addier-Subtrahier werke verwendet werden. Die Subtraktionen erfolgen dadurch, daß die Neuner-Komplementzahl des Subtrahenden zum Minuenden addiert wird.The invention relates to an add-subtract circuit in the 5211 code, which can be switched from addition to subtraction and can be switched from subtraction to addition and in which the subtractions are also carried out in an additive manner. This add-subtract circuit can be arranged in a number of ways can be used for parallel adding-subtracting units and in a simple arrangement for serial add-subtract works can be used. The subtractions are done by that the 9's complement number of the subtrahender to the minuend is added.
Die Addier-Subtrahierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist die Neuner-Komplement- Schaltung 8 dargestellt. In Fig. 4 ist der duale Voll-Addierer 6 dargestellt. In Fig. 5 und 2 ist die Addier-Subtrahier schaltung Type B in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung U-u.The add-subtract circuit type A is shown in FIGS . 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the nine's complement circuit 8 is shown. In FIG. 4, the dual full adder 6 is shown. In Fig. 5 and 2, the add-subtract circuit Type B into two sub-sections is shown; the dividing lines are also called Uu .
Die Addier-Subtrahierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebe schaltung 4 und der 1-aus-10-5211-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 und dem dualen Voll-Addierer 7 und der Neuner-Komplementschaltung 8. Die Eingangs schaltung 1 a besteht aus der Negier-Schaltung 11 und den Und-Schaltungen 12 und 14 mit je 2 Eingängen und der Oder- Schaltung 13 mit 2 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Neuner-Komplementschaltung 8 und der Negier-Schaltung 21 und den Und-Schaltungen 22 und 24 mit je 2 Eingängen und der Oder-Schaltung 23 mit 2 Eingängen. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 3 besteht aus 4 Negier-Schaltungen 26 und 3 Und- Schaltungen 27 mit je 3 Eingängen. Die Eins-Aufwärts-Verschiebe schaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 40. Die 1-aus-10-5211- Umcodierschaltung 5 besteht aus der 1-aus-10-54321-Umcodier schaltung 5 a und der 54321-5211-Umcodierschaltung 5 b. Die 1-aus-10-54321-Umcodierschaltung 5 a besteht aus den Oder- Schaltungen 41 bis 44. Die 54321-5211-Umcodierschaltung 5 b besteht aus 4 Dioden 45. An weiteren Teilen besteht diese Addier-Subtrahierschaltung aus der Oder-Schaltung 15 und der Oder-Schaltung 30 mit je 2 Eingängen und den zugehörigen Leitungen.The add-subtract circuit type A ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up shift circuit 4 and the 1-out-10- 5211 recoding circuit 5 and the dual full adder 6 and the dual full adder 7 and the nine's complement circuit 8 . The input circuit 1 a consists of the negation circuit 11 and the AND circuits 12 and 14 with 2 inputs each and the OR circuit 13 with 2 inputs. The input circuit 1 b consists of the nine's complement circuit 8 and the negation circuit 21 and the AND circuits 22 and 24 with 2 inputs each and the OR circuit 23 with 2 inputs. The main circuit 2 consists of 5 AND circuits 9 , each with 2 inputs and 5 OR circuits 10 , each with 2 inputs. The circuit 3 consists of 4 negation circuits 26 and 3 AND circuits 27 , each with 3 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 , each with 2 inputs and the negation circuit 40 . The 1-out-10-5211 recoding circuit 5 consists of the 1-out-10-54321 recoding circuit 5 a and the 54321-5211 recoding circuit 5 b . The 1-out-10-54321 recoding circuit 5 a consists of the OR circuits 41 to 44 . The 54321-5211 recoding circuit 5 b consists of 4 diodes 45 . In other parts, this add-subtract circuit consists of the OR circuit 15 and the OR circuit 30 , each with 2 inputs and the associated lines.
Der duale Voll-Addierer 6 (Fig. 4) verarbeitet die Wertigkeit 1 und besteht aus 4 Und-Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier- Schaltungen 53. Die Eingänge haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag- Ausgang die Bezeichnung n.The dual full adder 6 ( FIG. 4) processes the valency 1 and consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negation circuits 53 . The inputs have the designations x and k and l ; the output has the designation m and the carry output has the designation n .
Der duale Voll-Addierer 7 ist gleich, wie der in Fig. 4 dargestellte duale Voll-Addierer 6 und verarbeitet die Wertigkeit 5. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 4 and processes the significance 5. The inputs have the designations f and g and h ; the output is labeled i and the carry output is labeled y .
Die Neuner-Komplementschaltung 8 ist eine Spezial-Negier- Komplementschaltung, welche im Bereich der Wertigkeit 1 eine Vertauschung aufweist und besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder- Schaltungen 63 mit je 2 Eingängen und einer Negier-Schaltung 64. Der Steuer-Eingang hat die Bezeichnung t.The nine-complement circuit 8 is a special negation complement circuit, which has an exchange in the area of valency 1 and consists of 4 negation circuits 61 and 8 AND circuits 62 , each with 2 inputs and 4 OR circuits 63 , each with 2 inputs and a negation circuit 64 . The control input has the designation t .
Die Eingänge A sind bei Addition die Eingänge für den ersten Summanden und bei Subtraktion die Eingänge für den Minuenden. Die Eingänge B sind bei Addition die Eingänge für den zweiten Summanden und bei Subtraktion die Eingänge für den Subtrahenden. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis C 4. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Die Steuer-Leitung hat die Bezeichnung s. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 5.Inputs A are the inputs for the first summand and for subtraction the inputs for the end of the minute. Inputs B are the inputs for the second addend and the subtraction inputs for the subtrahend. The result outputs have the designations C 1 to C 4 . The carry input is labeled x and the carry output is labeled y . The control line has the designation s . The inputs A 1 and A 2 and B 1 and B 2 and the outputs C 1 and C 2 have the value 1. The inputs A 3 and B 3 and the output C 3 have the value 2. The inputs A 4 and B 4 and the output C 4 have the value 5.
Die Wirkungsweise der Addier-Subtrahierschaltung Type A (Fig. 1 und 2) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition erfolgt durch Anlage von H-Potential an die Leitung s. Einer der beiden Summanden kommt 5211- codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5211-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingängen zur Anlage kommt, und am Übertrag-Eingang x nur L-Potential anliegt, weil kein Übertrag verarbeitet wird, hat in der Eingangs-Schaltung 1 a nur die Oder-Schaltung 13 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b, deren Negier-Komplementschaltung hierbei auf Geradeaus-Weiter- Leitung vor-angesteuert ist, die Oder-Schaltung 23 und die Und-Schaltung 24 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, hat hierbei nur an seinem Ausgang m H-Potential, weshalb hierbei die Schaltung 4 auf Anhebung um die Ziffer 1 vor-angesteuert ist. Die Haupt-Schaltung 2 hat hierbei an ihren Eingängen e 1 bis e 3 H-Potential und somit an ihren Ausgängen a bis c H-Potential. Damit hat in der Schaltung 4 die Und-Schaltung 37 an ihrem Ausgang H-Potential und die Oder-Schaltung 30 an ihrem Ausgang H-Potential und wird somit der duale Voll- Addierer 7, welcher die Wertigkeit 5 verarbeitet, an seinem Eingang f mit H-Potential angesteuert. Der duale Voll-Addierer 7 wird hierbei an seinen Eingängen g und h nur mit L- Potential angesteuert und hat somit an seinem Ausgang i H- Potential und an seinem Übertrag-Ausgang y L-Potential. In der Schaltung 5 hat hierbei die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLHH und somit 5211-codiert die Ziffer 7 und hat der Übertrag-Ausgang y L-Potential, weil diese Addition keinen Übertrag hat. The mode of operation of the add-subtract circuit type A (FIGS . 1 and 2) results from adding as follows: The setting for addition is made by applying H potential to the line s . One of the two summands is 5211-coded at the A inputs and the other summand also 5211-coded at the B inputs. If the number 3 is added to the number 4 and the number 4 is applied to the A inputs and the number 3 is applied to the B inputs, and only L potential is present at the carry input x because no carry is processed has, in the input circuit 1 a only the OR circuit 13 at its output H potential and in the input circuit 1 b , the negation complement circuit of which is pre-activated on a straight forward line, the OR Circuit 23 and the AND circuit 24 at their output H potential. The dual full adder 6 , which processes the valency 1, only has m H potential at its output, which is why the circuit 4 is precontrolled to increase it by the number 1. The main circuit 2 has in this case at their inputs e 1 to e 3 H-potential and thus at their outputs a to c H potential. Thus, in circuit 4, the AND circuit 37 has H potential at its output and the OR circuit 30 has H potential at its output, and thus the dual full adder 7 , which processes the valency 5, also has at its input f H potential controlled. The dual full adder 7 is driven at its inputs g and h only with L potential and thus has its output i H potential and its carry output y L potential. In circuit 5 , the OR circuit 42 has H potential at its output. The result outputs C thus have the potential series HLHH and thus 5211-coded the number 7 and the carry output y has L potential because this addition has no carry.
Falls die Ziffer 7 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 8 an den A- Eingängen zur Anlage kommt und die Ziffer 7 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 12 und die Oder-Schaltung 13 an ihrem Ausgang H-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b nur die Oder-Schaltung 23 und die Leitung r H-Potential. Damit hat der duale Voll-Addierer 6 nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei nur an ihren Eingängen e 1 und e 3 mit H-Potential angesteuert und hat somit nur an ihren Ausgängen a und b H-Potential. Hierbei hat in der Schaltung 4 die Und-Schaltung 35 an ihrem Ausgang H-Potential, weil diese auch hierbei auf Anhebung um die Ziffer 1 vor-angesteuert ist und außerdem die Oder-Schaltung 30 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addirer 7 an allen drei Eingängen (f bis h) mit H-Potential angesteuert, weshalb er hierbei an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential hat. In der Schaltung 5 hat hierbei keine Oder-Schaltung an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLL und somit 5211-codiert die Ziffer 5 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat. Falls bei diesen Additionen außerdem am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If the number 7 is added to the number 8 and only L potential is present at the carry-in input x and the number 8 is applied to the A inputs and the number 7 is applied to the B inputs, the input Circuit 1 a, the OR circuit 12 and the OR circuit 13 at its output H potential and the line q H potential and in the input circuit 1 b only the OR circuit 23 and the line r H potential. The dual full adder 6 thus has m H potential only at its output. The main circuit 2 is only driven with H potential at its inputs e 1 and e 3 and thus has H potential only at its outputs a and b . In this case, the AND circuit 35 in circuit 4 has H potential at its output, because it is also pre-driven to increase it by the number 1, and also the OR circuit 30 has H potential at its output. The dual full adder 7 is thus driven with H potential at all three inputs (f to h) , which is why it has H potential at its output i and at its carry output y . In circuit 5 , there is no OR circuit at its output with H potential. The result outputs C thus have the potential series HLLL and thus 5211-coded the number 5 and the carry output y has H potential because this addition has a carry. If these additions also have x H potential at the carry input, the number of results increases by 1.
Beim Subtrahieren ergibt sich die Wirkungsweise dieser Addier-Subtrahierschaltung wie folgt: Die Einstellung auf Subtraktion erfolgt durch Anlage von L-Potential an die Leitung s, womit die Negier-Komplementschaltung 8 auf Neuner- Komplementierung vor-angesteuert ist. Falls die Ziffer 3 von der Ziffer 7 subtrahiert wird, kommt der Minuend 7 an den A- Eingängen zur Anlage und der Subtrahend 3 an den B-Eingängen und hat die Schaltung 8 an ihren Ausgängen die Zahl 6. Damit hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 13 an ihrem Ausgang H-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung r H-Potential. Der duale Voll-Addierer 6 wird im Normalfall (kein wirklicher Übertrag) an seinem Eingang x mit H-Potential angesteuert und hat somit an seinem Ausgang m L-Potential und an seinem Übertrag-Ausgang n H-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen e 3 und e 4 mit H-Potential angesteuert und hat somit an ihren Ausgängen a und b H-Potential. Die Schaltung 4 ist hierbei auf Geradeaus-Weiterleitung vorangesteuert, weshalb hierbei die Und-Schaltung 34 an ihrem Ausgang H-Potential hat. Die Oder-Schaltung 30 hat hierbei an ihrem Ausgang L-Potential, weshalb hierbei der duale Voll- Addierer 7 nur an seinen Eingängen g und h mit H-Potential angesteuert wird und somit an seinem Ausgang i L-Potential und an seinem Übertrag-Ausgang y H-Potential hat. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHHH und somit 5211-codiert die Ziffer 4 und hat der Übertrag-Ausgang y einen Schaltungs-Übertrag und somit keinen wirklichen Übertrag, weil der Subtrahend in diesem Fall kleiner ist, als der Minuend.When subtracting, the operation of this add-subtract circuit results as follows: The setting for subtraction is carried out by applying L potential to the line s , with which the negation complement circuit 8 is pre-activated for nine's complementation. If the number 3 is subtracted from the number 7, the minuend 7 comes to the A - inputs and the subtrahend 3 comes to the B - inputs and the circuit 8 has the number 6 at its outputs. This means that the input circuit has 6 1 a the OR circuit 13 at its output H potential and the line q H potential and in the input circuit 1 b the OR circuit 22 at its output H potential and the line r H potential. The dual full adder 6 is normally driven (no real carry) at its input x with H potential and thus has m L potential at its output and n H potential at its carry output. The main circuit 2 is driven at its inputs e 3 and e 4 with H potential and thus has H potential at its outputs a and b . The circuit 4 is precontrolled to forward straight forward, which is why the AND circuit 34 has H potential at its output. In this case, the OR circuit 30 has L potential at its output, which is why the dual full adder 7 is only driven with H potential at its inputs g and h and thus at its output i L potential and at its carry output y has H potential. The result outputs C thus have the potential series LHHH and thus 5211-coded the number 4 and the carry output y has a circuit carry and thus no real carry, because in this case the subtrahend is smaller than the minuend.
Falls die Ziffer 7 von der Ziffer 5 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil von der vorherigen Subtraktion nur ein Schaltungs-Übertrag zu verarbeiten ist und der Minuend 5 an den A-Eingängen zur Anlage kommt und der Subtrahend 7 an den B-Eingängen zur Anlage kommt, hat die Schaltung 8 an ihren Ausgängen die Ziffer 2 in Form der Potentialreihe LHLL, welche sich jedoch genau so gut als Ziffer 2 verarbeiten läßt, wie die Potentialreihe LLHH. Bei dieser Subtraktion hat in der Eingangs-Schaltung 1 a nur die Leitung q H-Potential und in der Eingangs-Schaltung 1 b nur die Oder-Schaltung 23 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6 nur an seinem Eingang x mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei nur an ihrem Eingang e 1 mit H-Potential angesteuert und hat somit nur an ihrem Ausgang a H-Potential. In der Schaltung 4 hat hierbei die Und-Schaltung 33 an ihrem Ausgang H-Potential, weil diese auf Anhebung um die Ziffer 1 vor-angesteuert ist. Der duale Voll-Addierer 7 wird hierbei nur an seinem Eingang g mit H-Potential angesteuert und hat somit nur an seinem Ausgang i H-Potential. Damit haben die Ergebnis-Ausgänge C die Poten tialreihe HHLH und somit 5211-codiert die Ziffer 8 und hat der Übertrag-Ausgang y L-Potential, weil diese Subtraktion einen wirklichen Übertrag hat und somit keinen Schaltungs- Übertrag hat.If the number 7 is subtracted from the number 5 and is present at the carry input x H potential, because only one circuit carry is to be processed from the previous subtraction and the minuend 5 comes to bear on the A inputs and the subtrahend 7 comes into contact with the B inputs, the circuit 8 has the number 2 at its outputs in the form of the potential series LHLL, which can however be processed as well as number 2 as the potential series LLHH. In this subtraction in the input circuit 1 has only the H-potential of a line q and in the input circuit 1 b only the OR circuit 23 at its output H potential. The dual full adder 6 is thus only driven with H potential at its input x and thus has m H potential only at its output. The main circuit 2 is in this case only driven at its input e 1 with H potential and thus only has its potential a H at its output. In circuit 4 , the AND circuit 33 has H potential at its output, because it is pre-driven to be raised by the number 1. The dual full adder 7 is hereby g only at its input driven with H potential and thus has only at its output i H potential. The result outputs C thus have the potential series HHLH and thus 5211-coded the number 8 and the carry output y has L potential, because this subtraction has a real carry and thus has no circuit carry.
Falls bei einer Subtraktion ein Übertrag verarbeitet wird und somit am Übertrag-Eingang x kein H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If a carry is processed during a subtraction and there is therefore no H potential at the carry input x , the result number increases by the number 1.
Die Addier-Subtrahierschaltung Type B (Fig. 5 und 2) weist im Vergleich mit der Addier-Subtrahierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Haupt- Schaltung 2 die Haupt-Schaltung 2 b zur Verwendung kommt, welche aus 5 Einzel-Addierschaltungen 70 besteht. Die Einzel- Addierschaltungen 70 bestehen aus je einer Und-Schaltung 71 mit 2 Eingängen und je einer Oder-Schaltung 72 mit 2 Eingängen.The add-subtract circuit type B (FIGS . 5 and 2) has the difference in comparison with the add-subtract circuit type A (FIGS . 1 and 2) that the main circuit 2 b is used instead of the main circuit 2 comes, which consists of 5 individual adder circuits 70 . The individual adder circuits 70 each consist of an AND circuit 71 with 2 inputs and one OR circuit 72 with 2 inputs.
Falls diese Addier-Subtrahierschaltungen einzeln für serielle Addier-Subtrahierwerke verwendet werden und der Übertrag bei Subtraktion negiert gespeichert wird und somit dann ein Subtraktions-Übertrag gespeichert wird, wenn die Subtraktion einen wirklichen Übertrag hat, kommt für die Speicherung des Übertrags eine Zusatz-Schaltung nach Fig. 6 zur Verwendung, deren Eingang a vom Übertrag-Ausgang y angesteuert wird und deren Ausgang b den Übertrag-Eingang x ansteuert. Diese Zusatz-Schaltung 80 besteht aus dem Übertrag- Speicher 81 mit 4 Negier-Schaltungen 82 und 4 Und-Schaltungen 83 mit je 2 Eingängen und 2 Oder-Schaltungen 84 mit je 2 Eingängen. Bei Einstellung auf Addition liegt der Eingang E an H-Potential und bei Einstellung auf Subtraktion an L-Potential. An Stelle der Zusatz-Schaltung 80 kann auch die Zusatz-Schaltung 90 angeordnet werden. Diese Zusatz-Schaltung 90 besteht aus dem Übertrag-Speicher 91 und 2 Negier- Schaltungen 92 und 4 Oder-Schaltungen 93 mit je 2 Eingängen und 2 Und-Schaltungen 94 mit je 2 Eingängen.If these add-subtractor circuits are used individually for serial add-subtractor mechanisms and the carry is stored negatively in the case of subtraction, and thus a subtract carry is stored if the subtraction has an actual carry, an additional circuit is required for storing the carry Fig. 6 for use, whose input a is driven by the carry output y and whose output b drives the carry input x . This additional circuit 80 consists of the carry memory 81 with 4 negation circuits 82 and 4 AND circuits 83 , each with 2 inputs and 2 OR circuits 84 , each with 2 inputs. When set to addition, input E is at H potential and when set to subtraction at L potential. Instead of the additional circuit 80 , the additional circuit 90 can also be arranged. This additional circuit 90 consists of the carry memory 91 and 2 negation circuits 92 and 4 OR circuits 93 , each with 2 inputs and 2 AND circuits 94 , each with 2 inputs.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873729781 DE3729781A1 (en) | 1987-09-05 | 1987-09-05 | Addition-subtraction circuit in 5211 code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873729781 DE3729781A1 (en) | 1987-09-05 | 1987-09-05 | Addition-subtraction circuit in 5211 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3729781A1 true DE3729781A1 (en) | 1989-03-16 |
Family
ID=6335328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873729781 Withdrawn DE3729781A1 (en) | 1987-09-05 | 1987-09-05 | Addition-subtraction circuit in 5211 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3729781A1 (en) |
-
1987
- 1987-09-05 DE DE19873729781 patent/DE3729781A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3729781A1 (en) | Addition-subtraction circuit in 5211 code | |
DE3729779A1 (en) | Addition-subtraction circuit in 54321 code | |
DE3729782A1 (en) | Addition-subtraction circuit in 51111 code | |
DE3830873A1 (en) | Adder circuit in 5211 code | |
DE3620232A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3619365A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3403089A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3620281A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3403138A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3600423A1 (en) | Serial electronic adding and subtracting device in decimal code | |
DE3403100A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3720535A1 (en) | Adder circuit in 54321 code | |
DE3720537A1 (en) | Adder circuit in 51111 code | |
DE3910315A1 (en) | Multiplication circuit | |
DE3720533A1 (en) | Adder circuit in 54321 code | |
DE3831799A1 (en) | Adder circuit in 51111 code | |
DE3805320A1 (en) | Serial addition-subtraction circuit in decimal 1-out-of-10 code | |
DE3617650A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3721553A1 (en) | Adder circuit in 54321 code | |
DE3930802A1 (en) | Adder circuit e.g. for 54321 coded decimal numbers - uses dual full-adder for processing five digit numbers | |
DE3643346A1 (en) | Adder circuit using 5211 code | |
DE3625509A1 (en) | Serial addition-subtraction unit in 1-out-of-10 code | |
DE3728132A1 (en) | Subtraction circuit in 51111 code | |
DE3730961A1 (en) | Subtraction circuit in 5211 code | |
DE3805319A1 (en) | Adder circuit in 51111 code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |